JPH07302203A - 割込制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 バスに接続された複数の周辺基板内で発生し
た複数の割込要求を主基板上のプロセッサに通知するシ
ステムで複数の割込要求を一本の割込信号線上に多重で
かつエッジ割込にて確実に伝達することを可能にするこ
とを目的とする。 【構成】 割込を要求する側に、割込パルス信号が出力
されたことを監視する割込信号監視回路１５と、プロセ
ッサ１２がどの割込要求に対して受付けたのかを監視す
る割込受付監視回路１７と、他の割込要求が受付けられ
たときに再度割込パルス信号を出力する割込出力回路１
６と、割込処理がされたことを示すレジスタ１８とを備
えることにより、基板間のバス以外の結線を必要とする
ことなく、割込要因ごとに独立した割込パルス信号を出
力し、確実にプロセッサに割込要求を伝達でき、プロセ
ッサが複数の割込要求に対し特定の割込要求に偏ること
なく処理することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパソコンやワークステー
ションなどのコンピュータで使用される、プロセッサへ
の割込制御回路に関し、バスに接続された複数の周辺基
板内で発生した、基板内に１つの、あるいは複数の割込
要求を主基板上のプロセッサに通知するシステムで、複
数の割込要求を一本の割込信号線上に多重でかつエッジ
割込にて伝達することを可能にするために、複数の割込
要求をそれぞれ独立の割込パルスで出力することによ
り、エッジトリガモードにおける多重割込を可能にした
割込制御装置に関する。

【０００２】

【従来の技術】パソコンやワークステーションなどコン
ピュータでは周辺回路からプロセッサに対し割込みを使
って各種イベントを伝達する。周辺回路がプロセッサが
実装されている基板上に設けられている場合とバスに実
装された基板上に設けられている場合があり、後者の場
合はバス上の割込信号線を使用して周辺回路からプロセ
ッサへ割込みを伝達することになる。

【０００３】パソコンではバスの規格としてＩＳＡバス
（Industry Standard ArchitectureBus）と呼ばれるバ
スがあり、ＩＥＥＥにより規定されている（「PERSONAL
CONPUTER BUS STANDARD P996」DRAFT D2.02,January1
8,1990,CopyrightIEEE Inc.,1990）。現在はこのバスが
実質上の世界標準バスとなっている。

【０００４】このバスの割込線はエッジトリガとして規
定されており、また１５本の割込信号線があるが１２本
が既に使用されているか、パソコンに必須な回路に割り
当てられており、空いている割込信号線は３本である。
この３本を使ってバスに実装した周辺回路基板からプロ
セッサへ割込を要求することになる。基板を４枚以上、
割込要求の要因も４以上あると割込信号線が不足するこ
とになる。

【０００５】この問題を解決するための手法として１本
の割込信号線に割込要因ごとに独立のパルス信号を出力
することにより、エッジトリガでの多重割込を可能とす
る方法が提案されている（特開昭６３−３１６２３
６）。

【０００６】

【発明が解決しようとする課題】しかしながら上記の多
重割込を可能とする方法で示された構成では、割込要因
ごとに割込パルス信号を独立して出力するために、具備
された順序回路に複数の割込要因をすべて入力する必要
があり、特に割込要因が別基板上で発生するような物理
的構成をとったシステム、例えばパソコンのバスに実装
した複数の基板内で個々独立に割込要求が発生するよう
な場合には、基板間でその割込要因を伝えるための信号
が必要であり、基板と基板の間にバスとは別の信号線を
追加しなくてはならない。

【０００７】また、基板が実装された枚数により追加す
る信号線の本数も変化するため、基板の実装が複雑化す
るという欠点がある。

【０００８】さらに割込信号線に多重化した割込要求間
では、割込検出回路での割込受付優先制御が行われない
ため、多重化された割込要求のうち、特定の割込要求の
みが受付けられてしまい、システム全体の動作に支障を
きたす場合が発生する。

【０００９】本発明は、上記の問題点を解決するもの
で、１本の割込信号線のみにより複数の割込要因が他の
割込要因を示す信号を必要とすることなく、独立して割
込パルス信号を出力することのできる割込制御装置を提
供することを目的とする。

【００１０】

【課題を解決するための手段】この目的を達成するため
に本発明の割込制御装置は、第１に、割込信号のエッジ
により割込信号を検出する主基板上に設けられた割込検
出回路と、前記割込検出回路が自身の割込要求に対して
受付けたのか、他の割込要求に対して受付けたのかを監
視する、それぞれの割込要求ごとに設けられた割込受付
監視回路と、非同期に発生する複数の割込要求を一本の
割込信号線で多重に割込検出回路に伝達するために、割
込要求発生時に割込パルス信号を出力し、割込パルス信
号出力後、前記割込受付監視回路が、前記割込検出回路
が他の割込み要求に対して割込を受付けたことを検出し
た時に、再度割込パルス信号を出力するそれぞれの割込
要求ごとに設けられた割込出力回路を備えた構成となっ
ている。

【００１１】第２に、第１の構成に加え、割込信号線上
に他の割込要求による割込パルス信号が出力されたかを
監視する、それぞれの割込要求ごとに設けられた割込信
号監視回路と、自身の割込要求が発生したときに、前記
割込信号監視回路により他の割込要求による割込パルス
信号がまだ出力されていないことがわかっている時には
直ちに割込パルス信号を出力し、他の要因による割込パ
ルス信号が既に出力されており、この割込要求が受付け
られていないときは受付けられるのを待ち、受付けられ
た直後で決まった時間遅延後に割込パルス信号を出力す
る、それぞれの割込要求ごとに設けられた割込出力回路
を備えた構成となっている。

【００１２】第３に、上記第１または第２の構成に加
え、割込要求と前記割込要求の受付情報とを記憶するレ
ジスタを各基板毎に備え、プロセッサが前記レジスタに
記憶された情報に基づき割込の受付を選択する構成とな
っている。

【００１３】

【作用】上記第１の構成において、基板毎に設けられた
割込出力回路が、各基板毎に設けられた割込受付監視回
路の監視結果に基づき割込パルス信号を出力するため、
別基板上で非同期に発生するような割込要求に対して
も、基板と基板の間にバスとは別の信号線を追加するこ
となく、一本の割込信号線により割込の検出が可能とな
る。

【００１４】さらに、第２の構成において、割込信号監
視回路の監視結果を考慮することにより、割込が多発し
た場合でも割込要求の伝達効率を低下させることなくか
つ確実に割込要求を伝えることが可能となる。

【００１５】また、第３の構成において、割込検出回路
がレジスタに記憶された割込の履歴を考慮して割込の受
付を選択するため、複数の割込要求に対し特定の割込要
求に偏ることなく処理することができる。

【００１６】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の一実施例の割込制御
装置の回路図、図２は割込出力回路の状態遷移図、図
３、図４は割込制御装置のタイミングチャート、図５は
プロセッサの割込受付処理フローチャートである。

【００１７】図１において、１１は主基板、１２はプロ
セッサ、１３は割込信号線上の割込信号を検出し、割込
要求が発生したことをプロセッサに伝えるための割込検
出回路、１４は周辺基板、１５は割込信号線上に割込信
号が出力されたかを監視する割込信号監視回路、１６は
割込要因が発生したことを受け割込信号線に割込パルス
信号を出力する割込出力回路、１７はプロセッサがその
割込要求に対し割込を受付けたかを監視する割込受付監
視回路、１８は割込を要求しこれが受付完了したことを
示すレジスタ、１９は割込要因発生回路、例えば回線か
らデータを受信したのでプロセッサにこのデータを読み
出すことを要求したり、あるいは、ＰＣカードがソケッ
トから抜かれたことをプロセッサに知らせるなどの割込
要因が発生する回路である。

【００１８】２０はバス、２１はバスの一信号である割
込信号線である。割込出力回路から割込信号線へ出力す
るバッファは複数の割込パルス信号をワイヤードＯＲす
るために一般的にオープンコレクタバッファを用いる。
すなわち割込パルス信号は負論理の負パルス信号であ
る。

【００１９】以上のように構成された割込制御装置の動
作を、図２の状態遷移図と図３、図４のタイミングチャ
ートと図５のフローチャートを用いて説明する。

【００２０】割込出力回路１６はシステムリセットボタ
ンが押された時などのリセットイベントＲＳＴ発生時に
ＩＤＬＥ状態Ｐ１１に入る。

【００２１】ＩＤＬＥ状態Ｐ１１では割込要因発生回路
１９から来る割込要因発生イベントＲＥＱと、割込信号
監視回路１７から来る他要因割込信号検出イベントＩＲ
Ｑを監視する。他要因割込信号検出イベントＩＲＱは割
込信号線上に他の割込要因による割込パルス信号が検出
されたことを示すイベントである。割込要因発生イベン
トＲＥＱが真で他要因割込信号検出イベントＩＲＱが偽
であれば、割込出力回路１６は割込信号出力状態Ｐ１２
に遷移する。

【００２２】割込信号出力状態Ｐ１２では割込パルス信
号を割込信号線２１に出力し、ただちに割込要求受付待
ち状態Ｐ１３に遷移する。割込要求受付待ち状態Ｐ１３
に移ると割込パルス信号の出力を止める。すなわち、割
込信号線上にパルスが出力されたことになる。図３、図
４では割込信号が正論理の正パルス信号で示されてい
る。

【００２３】割込要求受付待ち状態Ｐ１３では割込受付
監視回路から来る自割込要求受付検出イベントＡＣＰ＿
Ｍか他割込要求受付検出イベントＡＣＰ＿Ｏを待つ。自
割込要求受付検出イベントＡＣＰ＿Ｍは、自身が出力し
た割込パルス信号をプロセッサが受付けたことを示すイ
ベントであり、他割込要求受付検出イベントＡＣＰ＿Ｏ
は、自身が出力した割込パルス信号をプロセッサは受付
けないで、同時に他の割込信号出力回路から出力された
割込パルス信号を受付けたことを示すイベントである。

【００２４】自割込要求受付検出イベントＡＣＰ＿Ｍが
真であるとＩＤＬＥ状態Ｐ１１に遷移し初期状態に戻
る。他割込要求受付検出イベントＡＣＰ＿Ｏが真となる
と自身が出力した割込パルス信号が受付けられなかった
ことなので、さらに割込パルス信号を出力するため、割
込信号出力状態Ｐ１２に遷移する。

【００２５】ＩＤＬＥ状態Ｐ１１で割込要因発生イベン
トＲＥＱが偽で他要因割込信号検出イベントＩＲＱが真
であれば、割込出力回路１６は他割込要因要求中状態Ｐ
１４に遷移する。

【００２６】この状態の目的は以下のとうりである。あ
る割込要因による割込パルス信号出力直後に、それ以外
の割込要因による割込パルス信号が出力されて重なり、
これが多数の割込パルス信号間で発生する場合が起きう
る。この場合、複数のパルスがわずかずつずれる場合が
あり、このときには信号が実際の信号レベルで”０”か
ら”１”になり直ちに”０”へと変化することになる。

【００２７】この場合を図４に示す。パソコンの割込検
出回路には８２５９というＩＣが使用されることが多
く、このＩＣは立上がりエッジ後一定時間”１”の状態
を保つ必要がある。この時間が保てない場合ノイズが入
ったものとして動作する。これを避けるために他の割込
信号出力回路から出力される割込パルス信号を常時監視
し、出力されたときは自身の割込要因が発生しても時間
を置くことが必要となる。このための状態が他割込要因
要求中状態Ｐ１４である。

【００２８】この状態では、割込要因発生イベントＲＥ
Ｑと他割込要求受付検出イベントＡＣＰ＿Ｏを監視し、
割込要因発生イベントＲＥＱが偽で、他割込要求受付検
出イベントＡＣＰ＿Ｏが真であればＩＤＬＥ状態Ｐ１１
に戻る。割込要因発生イベントＲＥＱが真で他割込要求
受付検出イベントＡＣＰ＿Ｏが偽のとき、これが前記の
「自身の割込要因が発生しても時間を置くことが必要」
の場合にあたり、他要因割込要求中かつ自要因発生中状
態Ｐ１５に遷移し、ここで一定時間待つことになる。割
込要因発生イベントＲＥＱが真で他割込要求受付検出イ
ベントＡＣＰ＿Ｏも真のとき、割込をプロセッサが受付
けられるのには一定時間かかるため、前記「自身の割込
要因が発生しても時間を置くことが必要」の条件はすで
に満たしており、また他の割込要求も完了したためただ
ちに割込パルス信号を出力するために割込信号出力状態
Ｐ１２に遷移する。

【００２９】他要因割込要求中かつ自要因発生中状態Ｐ
１５に遷移するのは他割込要因要求中状態Ｐ１４のほか
にＩＤＬＥ状態Ｐ１１からも遷移する。ＩＤＬＥ状態Ｐ
１１で割込要因発生イベントＲＥＱが真で他要因割込信
号検出イベントＩＲＱも真であれば、これも前記の「自
身の割込要因が発生しても時間を置くことが必要」の場
合にあたり、他要因割込要求中かつ自要因発生中状態Ｐ
１５に遷移する。他割込要求受付検出イベントＡＣＰ＿
Ｏが真のとき、すでに一定時間が経過していることにな
るので、ただちに割込パルス信号を出力するために割込
信号出力状態Ｐ１２に遷移する。以上が割込出力回路１
６の状態遷移である。

【００３０】割込要因が複数あり、それぞれから割込信
号が出力されるタイミング関係を図３で説明する。

【００３１】割込要因１が発生（Ａ）したとき過去には
割込パルス信号が出力されていないためただちにパルス
が出力される（Ｄ）。割込要因２、割込要因３が発生し
たとき（Ｂ、Ｃ）、すでに割込パルス信号が出力されて
いる（Ｄ）ので、割込要因２、割込要因３による割込パ
ルス信号出力は延期される。その後、プロセッサより割
込要因１による割込要求を受付たことを示すアクセスが
くるので（Ｇ）、直後に割込要因２、割込要因３による
割込パルス信号がワイヤードＯＲされて出力される
（Ｅ）。

【００３２】その後、プロセッサより割込要因２による
割込要求を受付たことを示すアクセスがくると（Ｈ）、
割込要因３による割込要求は受付けられなかったことに
なり、新たに割込パルス信号を出力する（Ｆ）。その
後、プロセッサより割込要因３による割込要求を受付た
ことを示すアクセスがくる。以上ですべての割込要求が
プロセッサに受付けられたことになる。

【００３３】次に、プロセッサ１２が複数の割込要求に
対し特定の割込要求に偏ることなく処理する方法を図５
のフローチャートで説明する。レジスタ１８には割込の
要求とその結果情報が記憶されるが、そのデータとして
は割込みを要求しこれがプロセッサに受付けられた場合
のみ所定の値をセットする第１の方法と、割込要求が受
付けられたときに所定の値をセットし、割込要求が受付
けられなかったときにこのレジスタの値を変え、このレ
ジスタの値により、何回割込要求が受付けられなかった
かを記憶する第２の方法がある。

【００３４】いずれの方法においても、割込要因が発生
し割込パルス信号が出力されると、プロセッサ１２の割
込処理が起動さ、プロセッサ１２は割込要因ごとに備え
てあるレジスタをすべて読み込む（Ｓ１１）。

【００３５】第１の方法を用いた場合は、レジスタがセ
ットされた割込要因以外の割込要因を選択し、この割込
要因側に割込を受付けたことを知らせる。第２の方法で
は、割込要求が受付けられなかった回数の多い割込要因
を選択し、この割込要因側に割込を受付けたことを知ら
せる（Ｓ１２、Ｓ１３）。この次に選択した割込要因に
対する処理を行い（Ｓ１４）、割込処理を完了する。

【００３６】第１の方法と第２の方法の違いは、第１の
場合はレジスタをセットする論理が第２に比べて簡単で
あるのに対して、特定の割込要求に偏ることなく処理す
る分散程度が第２の方法より劣ることである。どちらを
選択するかはシステム設計の制限による。

【００３７】以上のように本実施例によれば、バスに接
続された複数の周辺基板内で発生した割込要求を基板間
に特別な信号線を追加することなく、一本の割込信号線
によりに確実に伝えることができ、また、複数の割込要
求に対し特定の割込要求に偏ることなく処理することが
できる。

【００３８】

【発明の効果】以上のように本発明は、前記割込検出回
路が自身の割込要求に対して受付けたのか、他の割込要
求に対して受付けたのかを監視する、それそれの割込要
求ごとに設けられた割込受付監視回路と、非同期に発生
する複数の割込要求を一本の割込信号線で多重に割込検
出回路に伝達するために、割込要求発生時に割込パルス
信号を出力し、割込パルス信号出力後、前記割込受付監
視回路が、前記割込検出回路が他の割込み要求に対して
割込を受付けたことを検出した時に、再度割込パルス信
号を出力する機能を持った、それぞれの割込要求ごとに
設けられた割込出力回路を設けることにより、バスに接
続された複数の基板から主基板上のプロセッサに対して
一本の割込信号でもって割込をかける場合、複数の基板
から同時に割込パルスが出力されパルスが重なる場合が
ありこの場合にも確実に割込がかかるようにすることが
できる。

【００３９】また、割込信号線上に他の割込要求による
割込パルス信号が出力されたかを監視する、それぞれの
割込要求ごとに設けられた割込信号監視回路と、自身の
割込要求が発生したときに、前記割込信号監視回路によ
り他の割込要求による割込パルス信号がまだ出力されて
いないことがわかっている時には直ちに割込パルス信号
を出力し、他の要因による割込パルス信号が既に出力さ
れており、この割込要求が受付けられていないときは受
付けられるのを待ち、受付けられた直後で決まった時間
遅延後に割込パルス信号を出力する、それぞれの割込要
求ごとに設けられた割込出力回路を設けることにより、
割込要因が多い時に割込パルスが非同期に次から次へと
出力され、エッジが発生しない場合が頻発し、割込要求
の伝達効率が低下することを防ぎ、かつ割込検出回路に
必ず存在する信号を受付けるための仕様を満たすことが
できる。

【００４０】さらに、レジスタに格納された割込要求の
履歴を活用することにより複数の割込要求に対し特定の
割込要求に偏ることなく処理することができる。

【図面の簡単な説明】

【図１】本発明の実施例における割込制御装置の回路図

【図２】本発明の実施例における割込出力回路の状態遷
移図

【図３】本発明の実施例における割込制御装置のタイミ
ングチャート

【図４】本発明の実施例における割込制御装置のタイミ
ングチャート

【図５】本発明の実施例におけるプロセッサの割込受付
処理フローチャート

【符号の説明】

１１ 主基板 １２ プロセッサ １３ 割込検出回路 １４ 周辺基板 １５ 割込信号監視回路 １６ 割込出力回路 １７ 割込受付監視回路 １８ レジスタ １９ 割込要因発生回路 ２０ バス ２１ 割込信号線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 割込信号のエッジにより割込信号を検出
   する主基板上に設けられた割込検出回路と、前記主基板
   とバスを介して接続された基板毎に割込受付監視回路と
   割込出力回路とを備え、前記割込受付監視回路が前記割
   込検出回路が自基板の割込要求を受付けたのか他の基板
   からの割込要求を受付けたのかを監視し、前記割込出力
   回路が自基板内で発生した割込要求に対し割込要求発生
   時に割込パルス信号を前記主基板上の割込検出回路に各
   基板に共通の一本の割込信号線を用いて出力し、割込パ
   ルス信号出力後、前記割込受付監視回路が、前記割込検
   出回路が他の割込み要求に対して割込を受付けたことを
   検出した時に、再度割込パルス信号を出力することを特
   徴とする割込制御装置。
2. 【請求項２】 基板毎に割込信号線上に他の割込要求に
   よる割込パルス信号が出力されたかを監視する割込信号
   監視回路を備え、割込出力回路が自身の割込要求の発生
   に対し、前記割込信号監視回路により他の割込要求によ
   る割込パルス信号が検出されていない場合は直ちに割込
   パルス信号を出力し、他の割込要求が検出されている場
   合は、割込受付監視回路により前記他の割込要求の受付
   が検出された後、一定時間経過後に割込パルス信号を出
   力することを特徴とする請求項１記載の割込制御装置。
3. 【請求項３】 割込要求と前記割込要求の受付情報とを
   記憶するレジスタを基板毎に備え、プロセッサが前記レ
   ジスタに記憶された情報に基づき割込の受付を選択する
   ことを特徴とする請求項１記載の割込制御装置。