JPH07321519A

JPH07321519A - 電極形成方法

Info

Publication number: JPH07321519A
Application number: JP13122094A
Authority: JP
Inventors: Eisaku Miyauchi; 栄作宮内; Masayuki Yoshida; 政幸吉田; Genichi Watanabe; 源一渡辺; Junichi Sudo; 純一須藤; Koji Tashiro; 浩二田代; Hiromi Yamamoto; 弘美山本
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1994-05-21
Filing date: 1994-05-21
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】移動用乃至携帯用通信機器等に用いられてい
る誘電体フィルタ等のセラミック誘電体ブロックに付着
力の高い電極を効率的に形成する。【構成】セラミック誘電体ブロックの全面に導電性の
良好な無電解銅鍍金膜を無電解銅鍍金工程＃７により形
成し、該無電解銅鍍金膜上にはんだ付着性の良好なはん
だ又は錫鍍金膜を形成した後、第１及び第２の鍍金膜を
ある種のサンドブラスト加工を行うパウダービーム加工
工程＃１５で部分的に除去して所望のパターンを形成す
るものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動用乃至携帯用通信
機器等に用いられている誘電体フィルタ等のセラミック
誘電体ブロックに付着力の高い電極を効率的に形成する
ための電極形成方法に関する。

【０００２】

【従来の技術】近年、移動用乃至携帯用通信機器等にお
ける帯域通過フィルタとして、誘電体フィルタが広く使
用されるようになってきている。このような誘電体フィ
ルタは、セラミック誘電体ブロックに１個乃至複数個の
貫通穴を設け、該貫通穴の内面及び該貫通穴の軸方向に
平行な当該セラミック誘電体ブロックの外面に導体膜を
設けるとともに該貫通穴の一方が開口した端面にも導体
膜を設けた構成となっている。

【０００３】図１１の誘電体フィルタ１は最も基本的な
構成であって、円柱状セラミック誘電体ブロック２の中
心部に１個の貫通穴３を設け、貫通穴３の内面に内導体
膜４ａを設けるとともに貫通穴３の軸方向に平行な当該
セラミック誘電体ブロック２の外面及び貫通穴３の一方
が開口した端面に外導体膜４ｂを設けたものである。

【０００４】また、図１２の誘電体フィルタ１０は、角
柱状セラミック誘電体ブロック１２に３個の貫通穴１３
を設け、各貫通穴１３の内面に内導体膜１４ａを設ける
とともに貫通穴１３の軸方向に平行な当該セラミック誘
電体ブロック１２の外面及び各貫通穴１３の一方が開口
した端面に外導体膜１４ｂを設けたものである。この場
合、例えば３段の帯域通過フィルタ等を構成できる。

【０００５】さらに、図１３の誘電体フィルタ２０は、
角柱状セラミック誘電体ブロック２２に６個の貫通穴２
３を設け、各貫通穴２３の内面に内導体膜２４ａを設け
るとともに貫通穴２３の軸方向に平行な当該セラミック
誘電体ブロック２２の外面及び各貫通穴２３の一方が開
口した端面に外導体膜２４ｂを設けたものである。この
場合、例えば６段の帯域通過フィルタ等を構成できる。

【０００６】図１４の誘電体フィルタ３０は、側面に凹
凸を形成した角柱状セラミック誘電体ブロック３２に３
個の貫通穴３３を設け、各貫通穴３３の内面に内導体膜
３４ａを設けるとともに貫通穴３３の軸方向に平行な当
該セラミック誘電体ブロック３２の外面及び各貫通穴３
３の一方が開口した端面に外導体膜３４ｂを設けたもの
である。この場合、例えば３段の帯域通過フィルタ等を
構成できる。

【０００７】図１５の誘電体フィルタ４０は、角柱状セ
ラミック誘電体ブロック４２に３個の貫通穴４３を設
け、各貫通穴４３の内面に内導体膜４４ａを設けるとと
もに貫通穴４３の軸方向に平行な当該セラミック誘電体
ブロック４２の外面及び各貫通穴４３の一方が開口した
端面に外導体膜４４ｂを設けている。そして、さらに各
貫通穴４３の他方が開口したセラミック誘電体ブロック
４２の端面（開放端面）に前記内導体膜４４ａに接続す
る所定形状のパターンの導体膜４５が形成されるととも
に、セラミック誘電体ブロック４２の側面には導体膜４
５に静電容量で結合する入出力端子用導体膜４６が形成
されている。この場合も、例えば３段の帯域通過フィル
タ等を構成でき、入出力端子用導体膜４６を利用してア
ンテナ又は増幅手段等に接続できる。

【０００８】ところで、上記の如き誘電体フィルタの各
導体膜で構成される電極は、従来、セラミック誘電体ブ
ロックに銀ペーストを塗布又は印刷した後、焼き付ける
こと等で形成するのが普通であった。

【０００９】

【発明が解決しようとする課題】しかしながら、図１５
に例示した誘電体フィルタ４０のように、フィルタ特性
の改善もしくは調整のために内導体膜４４ａに接続する
特定形状のパターンを持つ導体膜４５やこれに結合する
入出力端子用導体膜４６等をセラミック誘電体ブロック
４２の複数の面にわたり形成する必要がある場合、銀ペ
ーストのスクリーン印刷により銀ペーストをセラミック
誘電体ブロック４２の各面に付着せしめなければならな
いが、このスクリーン印刷による工法では、各面毎に印
刷後乾燥という過程を繰り返す必要があり、工程が多
く、製品を得るのに要する時間、すなわちタクトタイム
が長くなる欠点がある。また、銀ペーストの印刷塗布、
焼き付けで電極を形成する場合、セラミック誘電体ブロ
ックに対する付着力が必ずしも充分とは言えず、はんだ
喰われが生じる嫌いもある。さらに、銀ペーストのスク
リーン印刷の場合、パターン精度を高くすることは限界
があり、後工程での電極トリミングに時間を要する問題
もあった。

【００１０】本発明の第１の目的は、上記の点に鑑み、
工程数が少なく、また各工程に要する時間が短く、効率
的にセラミック誘電体ブロックに対する電極形成が可能
な電極形成方法を提供することにある。

【００１１】本発明の第２の目的は、セラミック誘電体
ブロックに対する密着性が良好で、信頼性の高い電極を
形成可能な電極形成方法を提供することにある。

【００１２】本発明の第３の目的は、パターン精度の高
い電極を形成可能な電極形成方法を提供することにあ
る。

【００１３】本発明のその他の目的や新規な特徴は後述
の実施例において明らかにする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本願第１発明の電極形成方法は、セラミック誘電体
ブロックの全面に導電性の良好な第１の金属膜を無電解
鍍金により形成し、該第１の金属膜上にはんだ付着性の
良好な第２の金属膜を形成した後、第１及び第２の金属
膜をサンドブラスト加工で部分的に除去して所望のパタ
ーンを形成したことを特徴とするものである。

【００１５】本願第２発明の電極形成方法は、セラミッ
ク誘電体ブロックにレジスト膜を形成し、該レジスト膜
以外の前記セラミック誘電体ブロックの表面に導電性の
良好な第１の金属膜を無電解鍍金により形成し、該第１
の金属膜上にはんだ付着性の良好な第２の金属膜を形成
したことを特徴とするものである。

【００１６】また、本願第１又は第２発明において、前
記第１の金属膜の膜厚を５μｍ以上に設定することが好
ましい。

【００１７】本願第３発明の電極形成方法は、セラミッ
ク誘電体ブロックにレジスト膜を形成し、該レジスト膜
以外の前記セラミック誘電体ブロックの表面に導電性の
良好な第１の金属膜を無電解鍍金により形成し、該第１
の金属膜上に導電性の良好な第３の金属膜を電気鍍金に
より形成し、該第３の金属膜上にはんだ付着性の良好な
第２の金属膜を形成したことを特徴とするものである。

【００１８】この本願第３発明において、前記第１の金
属膜の膜厚が０．３μｍ以上で、かつ前記第３の金属膜
の膜厚が５μｍ以上となるように設定することが好まし
い。

【００１９】なお、本願第１、第２又は第３発明におい
て、前記第２の金属膜の膜厚を２μｍ以上に設定するこ
とが好ましい。

【００２０】

【作用】本発明の電極形成方法においては、円筒、角筒
形状等のセラミック誘電体ブロックの全面に必要な複数
層の金属膜を被着形成した後、不要部分をサンドブラス
ト加工で部分的に除去して所望のパターンを形成する
か、あるいはセラミック誘電体ブロックのパターン不要
部分にレジストマスキングを予め形成してから必要な複
数層の金属膜を被着形成するようにしており、いずれに
しても従来の銀ペーストのスクリーン印刷でセラミック
誘電体ブロックの各面に所定のパターンの印刷を実行す
る場合のように各面毎に印刷と乾燥とを繰り返す手間が
不要で、工程数の低減及び各工程の時間短縮ができる。

【００２１】また、導電性の良好な第１の金属膜を無電
解鍍金により形成しており、従来の銀ペーストの印刷、
焼き付けに比べて同等以上の剥離強度を確保できる。

【００２２】さらに、鍍金による金属膜形成後のサンド
ブラスト加工や、レジストマスキング後の鍍金による金
属膜形成で得られた電極パターン精度は、スクリーン印
刷によるパターン精度よりも高精度とすることができ、
後工程での電極トリミングの省略乃至電極トリミングの
時間短縮を図ることができる。また、各種製品形状への
電極形成の対応が容易である。

【００２３】

【実施例】以下、本発明に係る電極形成方法の実施例を
図面に従って説明する。

【００２４】図１乃至図４で本発明の第１実施例を説明
する。まず、図１のように、バレル研磨工程＃１で例え
ば図２（Ａ）の如きセラミック誘電体ブロック２の全面
をバレル研磨する。すなわち、容器中に球状セラミック
とセラミック誘電体ブロックを入れて表面を研磨する。
次に、洗浄工程＃２でセラミック誘電体ブロックの表面
を溶剤で洗浄し、エッチング工程＃３でセラミック誘電
体ブロック２の表面を後工程の無電解鍍金の付着性が良
くなるようにエッチングする（表面を粗くする）。さら
に、洗浄工程＃４でセラミック誘電体ブロックの表面を
溶剤で洗浄した後、触媒化工程＃５で後工程の無電解鍍
金の化学反応が良好に行われるようにセラミック誘電体
ブロックの表面を触媒化処理する。

【００２５】触媒化処理後のセラミック誘電体ブロック
２を洗浄工程＃６で溶剤により洗浄した後、無電解銅鍍
金（Ｃｕメッキ）工程＃７を実行する。すなわち、セラ
ミック誘電体ブロック２の全面（貫通穴内面も含む）に
導電性の良好な第１の金属膜としての無電解銅鍍金膜５
１が５μｍ以上の膜厚で形成される。そして、洗浄工程
＃８で溶剤により洗浄した後、電気はんだ又は錫鍍金
（Ｐｂ−Ｓｎメッキ又はＳｎメッキ）工程＃９を実行す
る。すなわち、無電解銅鍍金膜５１上にはんだ付着性の
良好な第２の金属膜としてのはんだ又は錫鍍金膜５２が
２μｍ以上の膜厚で形成される。この結果、図２（Ｂ）
及び図３の如きセラミック誘電体ブロック２の全面（貫
通穴内面も含む）に導電性の良好な第１の金属膜として
の無電解銅鍍金膜５１を形成し、その上にはんだ付着性
の良好な第２の金属膜としてのはんだ又は錫鍍金膜５２
を形成したものが得られる。なお、無電解銅鍍金膜５１
は５μｍ未満であると、誘電体共振器を構成したときの
共振先鋭度Ｑの低下を招くので好ましくない。また、は
んだ又は錫鍍金膜５２は２μｍ未満であると、はんだ付
け作業時のはんだ付着性の低下や、はんだ付け時に無電
解銅鍍金膜５１が劣化する危険性が発生するので望まし
くない。

【００２６】その後、工程＃１０乃至１９の電極パター
ン形成工程を実行する。すなわち、まず工程＃１０でワ
ークとしてのセラミック誘電体ブロック２を治具にセッ
トし、工程＃１１でフィルムレジストをセラミック誘電
体ブロック２のパターン面２ａ上にラミネートする。そ
の後、工程＃１２で紫外線（ＵＶ）を照射し、工程＃１
３で現像（中和、水洗、乾燥）し、工程＃１４でポスト
ベークし、加熱することにより現像して残ったレジスト
を硬化させる。この結果、図２（Ｃ）のようにセラミッ
ク誘電体ブロックのパターン形成面にレジストマスキン
グ５５が形成される（レジストマスキングは無電解銅鍍
金膜５１及びはんだ又は錫鍍金膜５２の電極パターンと
して残す部分を覆う）。その後、工程＃１５でパウダー
ビーム加工（サンドブラスト加工の一種）を実行し、Ｓ
ｉＣの微細粒子をセラミック誘電体ブロックのパターン
形成面に当てることによってレジストマスキング５５で
覆われていない部分の無電解銅鍍金膜５１及びはんだ又
は錫鍍金膜５２を図４のように除去して部分的にセラミ
ック誘電体ブロックの表面を露出する。このパウダービ
ームによるパターン形成は、パターン精度を±１０μｍ
以下にすることが可能で、スクリーン印刷（±２０乃至
３０μｍ）の場合よりもパターン精度の向上を図ること
ができる。そして、工程＃１６でセラミック誘電体ブロ
ックを治具から取り出し、工程＃１７でセラミック誘電
体ブロック上の鍍金膜５１，５２を覆っているレジスト
を剥離し、工程＃１８で洗浄した後、工程＃１９で乾燥
させ、図２（Ｄ）の如き所望の電極パターンを持つ誘電
体フィルタを得る。

【００２７】パターン形成面が図２のように一面である
場合は、これで電極パターン形成工程が完了し、以後検
査工程に進むことになるが、図１５に示した誘電体フィ
ルタ４０のように、内導体膜４４ａに接続する特定形状
のパターンを持つ導体膜４５やこれに結合する入出力端
子用導体膜４６を有するものである場合、パターン形成
面が複数面となるため、工程＃２０でセラミック誘電体
ブロックの加工面を変更して（セラミック誘電体ブロッ
クの向きを変えて）、再度工程＃１０乃至工程＃１９の
電極パターン形成工程を実行する。

【００２８】セラミック誘電体ブロックのパターン形成
面の全てのパウダービーム加工が終了することで、図２
（Ｄ）又は図１５等のように、無電解銅鍍金膜５１上に
はんだ又は錫鍍金膜５２を形成してなる所望の電極パタ
ーンを持つ誘電体フィルタが得られる。以後検査工程に
進む。

【００２９】図５は無電解銅鍍金膜５１及びはんだ又は
錫鍍金膜５２をセラミック誘電体ブロック２に被着形成
した第１実施例の場合の引っ張り強度と、従来の銀ペー
ストの印刷焼き付け品の引っ張り強度とを比較して示
す。但し、成膜後にはんだ付けして引っ張り強度を測定
し、はんだ付け面積は１．５ｍｍ×４ｍｍとした。図
中、丸印は第１実施例（但し、無電解銅鍍金膜５１の膜
厚６μｍ、はんだ鍍金膜５２の膜厚２μｍとした。）の
状態における引っ張り強度、三角印は従来の銀ペースト
の印刷焼き付け品の引っ張り強度を示している。この図
から、第１実施例の場合の引っ張り強度は、従来の銀ペ
ーストの印刷焼き付け品と同等以上であることがわか
る。

【００３０】この第１実施例によれば、以下の効果を得
ることができる。

【００３１】(1) セラミック誘電体ブロックの全面
に、無電解鍍金によって導電性の良好な第１の金属膜と
しての無電解銅鍍金膜５１を被着形成し、その上に電気
鍍金によってはんだ付着性の良好な第２の金属膜として
のはんだ又は錫鍍金膜５２を形成した後、パウダービー
ム加工によって所望の電極パターンを高精度で形成して
おり、銀ペーストのスクリーン印刷でセラミック誘電体
ブロックの各面に所定のパターンの印刷を実行する場合
のように各面毎に印刷と乾燥とを繰り返す手間が不要
で、工程数の低減及び各工程の時間短縮ができる。

【００３２】(2) セラミック誘電体ブロックに接する
第１の金属膜を、無電解鍍金によって無電解銅鍍金膜５
１として被着形成しており、従来の銀ペーストの印刷、
焼き付けに比べて同等以上の電極の剥離強度を確保でき
る。

【００３３】(3) 無電解銅鍍金膜５１及びはんだ又は
錫鍍金膜５２をパウダービーム加工で部分的に除去する
ことによって得られた電極パターン精度は、スクリーン
印刷によるパターン精度よりも高精度とすることがで
き、後工程での電極トリミングの省略乃至電極トリミン
グの時間短縮を図ることができる。また、各種製品形状
への電極形成の対応が容易である。

【００３４】(4) 導電性の良好な第１の金属膜として
の無電解銅鍍金膜５１の膜厚を５μｍ以上としたので、
誘電体フィルタの共振先鋭度Ｑを良好にすることができ
る。なお、無電解銅鍍金膜５１の膜厚が５μｍ未満であ
るとＱの値が低下するので望ましくない。

【００３５】(5) 無電解銅鍍金膜５１上にはんだ付着
性の良好なはんだ又は錫鍍金膜５２を電気鍍金で被着形
成しており、はんだ付けを良好に行うことができる。ま
た、はんだ又は錫鍍金膜５２の膜厚が２μｍ以上である
ため、はんだ付け時に無電解銅鍍金膜５１が劣化するの
を抑制することができ、信頼性を高くすることができ
る。

【００３６】なお、第１実施例において、無電解銅鍍金
膜５１及びはんだ又は錫鍍金膜５２の膜厚の上限値は、
パウダービーム加工が可能な範囲であれば良いが、成膜
時間等を考慮すると１０μｍ以下が望ましいと考えられ
る。

【００３７】図６乃至図８で本発明の第２実施例を説明
する。この場合、図７（Ａ）の如きセラミック誘電体ブ
ロック２に対して図６のバレル研磨工程＃１乃至洗浄工
程＃４を実行することは第１実施例と同じである。

【００３８】そして、セラミック誘電体ブロック２の洗
浄工程＃４終了後、乾燥工程＃２１でセラミック誘電体
ブロック２を乾燥させる。そして、工程＃２２乃至工程
＃２５のレジストマスキング形成工程を実行する。すな
わち、レジスト印刷工程＃２２でセラミック誘電体ブロ
ック２のパターン面２ａに耐鍍金性レジストを印刷し、
ＵＶ照射工程＃２３で印刷されたレジストに対し紫外線
（ＵＶ）を照射して硬化させる。この結果、図７（Ｂ）
のように、パターン面２ａの金属膜を設けない領域に耐
鍍金性レジストマスキング６０を形成する。パターン形
成面が図７のように一面である場合は、これでレジスト
マスキング形成工程が完了し、以後触媒化工程＃２６に
進むことになるが、図１５に示した誘電体フィルタ４０
のように、内導体膜４４ａに接続する特定形状のパター
ンを持つ導体膜４５やこれに結合する入出力端子用導体
膜４６を有するものである場合、入出力端子用導体膜４
６を有する側面部分もパターン形成面となるため、セラ
ミック誘電体ブロックの加工面を変更して（セラミック
誘電体ブロックの向きを変えて）、端子面に対するレジ
スト印刷工程＃２４及びＵＶ照射工程＃２５により同様
にしてレジストマスキングを形成する。

【００３９】セラミック誘電体ブロックの必要とされる
面にレジストマスキングを形成後、触媒化工程＃２６で
後工程の無電解鍍金の化学反応が良好に行われるように
セラミック誘電体ブロックの表面を触媒化処理する。触
媒化処理後のセラミック誘電体ブロック２を洗浄工程＃
２７で溶剤により洗浄した後、無電解銅鍍金（Ｃｕメッ
キ）工程＃２８を実行する。すなわち、図７の場合セラ
ミック誘電体ブロック２のレジストマスキング６０で覆
われている部分を除いた全面（貫通穴内面も含む）に導
電性の良好な第１の金属膜としての無電解銅鍍金膜６１
を０．３μｍ乃至１μｍの膜厚で形成する。ここで無電
解銅鍍金膜６１の膜厚が０．３μｍ未満であると、膜厚
が不足してセラミック誘電体ブロックに対する付着力が
弱くなる恐れがあり、１μｍより膜厚を大きくすること
は後工程で電気銅鍍金を行うことを考慮したとき、処理
時間が長くなるので好ましくない。それから、洗浄工程
＃２９で溶剤により洗浄した後、無電解銅鍍金膜６１上
に電気銅鍍金工程＃３０にて導電性の良好な第３の金属
膜としての電気銅鍍金膜６２を５μｍ以上形成する。こ
の結果、図７（Ｃ）のように、レジストマスキング６０
で覆われている部分を除く全面に銅鍍金膜６１，６２を
被着形成したものが得られる。前記電気銅鍍金膜６２は
鍍金時間や鍍金によるパターン精度の低下を考慮すると
１０μｍ以下の膜厚が好ましい。

【００４０】銅鍍金膜６１，６２形成処理後のセラミッ
ク誘電体ブロック２を洗浄工程＃３１で溶剤により洗浄
した後、電気はんだ又は錫鍍金（Ｐｂ−Ｓｎメッキ又は
Ｓｎメッキ）工程＃３２を実行する。すなわち、電気銅
鍍金膜６２上にはんだ付着性の良好な第２の金属膜とし
てのはんだ又は錫鍍金膜６３が２μｍ以上の膜厚で形成
される。この結果、図７（Ｄ）の如きセラミック誘電体
ブロック２のレジストマスキング６０で覆われている部
分を除く全面に導電性の良好な第１及び第３の金属膜と
しての銅鍍金膜６１，６２及びはんだ付着性の良好な第
２の金属膜としてのはんだ又は錫鍍金膜６３を順次重ね
て形成したものが得られる。なお、前記はんだ又は錫鍍
金膜６３の膜厚は鍍金時間や鍍金によるパターン精度の
低下を考慮すると１０μｍ以下の膜厚が好ましい。

【００４１】その後、セラミック誘電体ブロック２を洗
浄工程＃３３で溶剤により洗浄し、乾燥工程＃３４で乾
燥処理した後、レジスト剥離工程＃３５でレジストマス
キング６０を除去し、洗浄工程＃３６で溶剤により洗浄
することで、図７（Ｅ）及び図８のように、セラミック
誘電体ブロック２の必要部分に導電性の良好な第１及び
第３の金属膜としての銅鍍金膜６１，６２及びはんだ付
着性の良好な第２の金属膜としてのはんだ又は錫鍍金膜
６３を多層に重ねて形成した誘電体フィルタが得られ
る。以後、検査工程に進む。

【００４２】この第２実施例の場合、セラミック誘電体
ブロックの電極パターンを設けない面に予めレジストマ
スキングを設けるので、電極パターン精度はレジストマ
スキングの精度で決まり、パターン精度を±１０μｍ以
下にすることが可能で、スクリーン印刷（±２０乃至３
０μｍ）の場合よりもパターン精度の向上を図ることが
できる。また、導電性の良好な第１の金属膜としての無
電解銅鍍金膜６１上に導電性の良好な第３の金属膜とし
ての電気銅鍍金膜６２を重ねて形成するようにしてお
り、全体として充分な膜厚の銅鍍金膜を形成できる。な
お、その他の作用効果は前述の第１実施例と同様であ
る。

【００４３】図９は本発明の第３実施例を示す。この場
合、前述の第２実施例における電気銅鍍金工程＃３０と
洗浄工程＃３１を省略し、その代わり無電解銅鍍金工程
＃２８において５μｍ以上の膜厚の無電解銅鍍金膜６１
を一度に形成するようにしている。その他の工程は全て
前述の第２実施例と同じである。なお、無電解銅鍍金膜
６１の膜厚は、鍍金時間や鍍金によるパターン精度の低
下を考慮すると１０μｍ以下が好ましい。

【００４４】この第３実施例では、工程数を低減可能な
効果がある。その他の作用効果は前述の第２実施例と同
様である。

【００４５】図１０は本発明の第４実施例を示す。この
場合、前述の第２実施例における電気銅鍍金工程＃３０
の前にレジスト剥離工程＃３５を実行している。すなわ
ち、無電解銅鍍金工程＃２８にてセラミック誘電体ブロ
ックのレジストマスキングで覆われている部分を除いた
全面（貫通穴内面も含む）に導電性の良好な第１の金属
膜としての無電解銅鍍金膜６１を０．３μｍ乃至１μｍ
の膜厚で形成し、洗浄工程＃２９で溶剤により洗浄した
後、レジスト剥離工程＃３５でレジストマスキングを除
去し、洗浄工程３６で溶剤により洗浄する。その後、無
電解銅鍍金膜６１上に電気銅鍍金工程＃３０にて導電性
の良好な第３の金属膜としての電気銅鍍金膜６２を５μ
ｍ以上形成する。銅鍍金膜６１，６２形成処理後のセラ
ミック誘電体ブロック２を洗浄工程＃３１で溶剤により
洗浄した後、電気はんだ又は錫鍍金（Ｐｂ−Ｓｎメッキ
又はＳｎメッキ）工程＃３２を実行し、電気銅鍍金膜６
２上にはんだ付着性の良好な第２の金属膜としてのはん
だ又は錫鍍金膜６３を２μｍ以上の膜厚で形成する。そ
の後、セラミック誘電体ブロック２を洗浄工程＃３３で
溶剤により洗浄し、乾燥工程＃３４で乾燥処理する。そ
の他の工程は前述した第２実施例と同様である。

【００４６】この第４実施例は、レジスト剥離工程＃３
５の処理順序が第２実施例と異なるだけであり、作用効
果は前述した第２実施例と実質的に同じである。

【００４７】なお、無電解鍍金又は電気鍍金で成膜する
導電性の良好な第１又は第３の金属膜としてＣｕ系のＣ
ｒ−Ｃｕ，ＮｉＣｒ−Ｃｕ，Ｎｉ−Ｃｕ等の銅合金を採
用しても良いし、銀又は銀合金を採用することもでき
る。

【００４８】以上本発明の実施例について説明してきた
が、本発明はこれに限定されることなく請求項の記載の
範囲内において各種の変形、変更が可能なことは当業者
には自明であろう。例えば、本発明は、図１１乃至図１
５の各種形状の誘電体フィルタやその他のセラミック誘
電体ブロックを用いる素子の電極形成に適用できる。

【００４９】

【発明の効果】以上説明したように、本発明の電極形成
方法によれば、セラミック誘電体ブロックに無電解鍍金
でセラミックに対して付着性の良好な良導電性の第１の
金属膜を形成できるとともに、その上にはんだ付着性の
良好な第２の金属膜を鍍金で形成可能であり、電極パタ
ーンはサンドブラスト加工又はレジストマスキング形成
により容易に高精度に規定できる利点があり、スクリー
ン印刷でセラミック誘電体ブロックの各面に所定のパタ
ーンの印刷を実行する場合のように各面毎に印刷と乾燥
とを繰り返す手間が不要で、工程数の低減及び各工程の
時間短縮ができる。この結果、製品を得るために要する
時間、すなわちタクトタイムの短縮が可能となり、原価
低減を図ることができる。

【００５０】また、各金属膜をサンドブラスト加工で部
分的に除去するか、予めレジストマスキングにより各金
属膜の形成範囲を規定することによって得られた電極パ
ターン精度は、スクリーン印刷によるパターン精度より
も高精度とすることができ、後工程での電極トリミング
の省略乃至電極トリミングの時間短縮を図ることができ
る。また、各種製品形状への電極形成の対応が容易であ
る。

【００５１】また、セラミック誘電体ブロックに接する
最下層の第１の金属膜を、無電解鍍金により被着形成し
ており、従来の銀ペーストの印刷、焼き付けに比べて同
等以上の電極の剥離強度を確保できる。

【図面の簡単な説明】

【図１】本発明に係る電極形成方法の第１実施例を示す
工程図である。

【図２】第１実施例による電極形成順序を円柱状の誘電
体フィルタを例にとって示す説明図である。

【図３】第１実施例において第１及び第２の金属膜を形
成した後の正断面図である。

【図４】第１実施例において電極形成終了後の誘電体フ
ィルタを示す正断面図である。

【図５】第１実施例において鍍金成膜した金属膜の引っ
張り強度と従来の銀ペーストの印刷焼き付け品の引っ張
り強度とを比較して示すグラフである。

【図６】本発明の電極形成方法の第２実施例を示す工程
図である。

【図７】第２実施例による電極形成順序を円柱状の誘電
体フィルタを例にとって示す説明図である。

【図８】第２実施例において電極形成終了後の誘電体フ
ィルタを示す正断面図である。

【図９】本発明の電極形成方法の第３実施例を示す工程
図である。

【図１０】本発明の電極形成方法の第４実施例を示す工
程図である。

【図１１】円柱状セラミック誘電体ブロックを用いた誘
電体フィルタを示す斜視図である。

【図１２】角柱状セラミック誘電体ブロックを用いた誘
電体フィルタの１例を示す斜視図である。

【図１３】角柱状セラミック誘電体ブロックを用いた誘
電体フィルタの他の例を示す斜視図である。

【図１４】角柱状セラミック誘電体ブロックを用いた誘
電体フィルタのさらにもう一つの例を示す斜視図であ
る。

【図１５】角柱状セラミック誘電体ブロックを用いた誘
電体フィルタであって、入出力端子用導体膜を有する例
を示す斜視図である。

【符号の説明】１，１０，２０，３０，４０誘電体フィルタ２，１２，２２，３２，４２セラミック誘電体ブロッ
ク３，１３，２３，３３，４３貫通穴４ａ，４ｂ，１４ａ，１４ｂ，２４ａ，２４ｂ，３４
ａ，３４ｂ，４４ａ，４４ｂ，４５，４６導体膜５１，６１無電解銅鍍金膜５２，６３はんだ又は錫鍍金膜５５，６０レジストマスキング６２電気銅鍍金膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｐ 7/04 (72)発明者須藤純一東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内 (72)発明者田代浩二東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内 (72)発明者山本弘美東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内

Claims

【特許請求の範囲】

【請求項１】セラミック誘電体ブロックの全面に導電
性の良好な第１の金属膜を無電解鍍金により形成し、該
第１の金属膜上にはんだ付着性の良好な第２の金属膜を
形成した後、第１及び第２の金属膜をサンドブラスト加
工で部分的に除去して所望のパターンを形成したことを
特徴とする電極形成方法。
【請求項２】セラミック誘電体ブロックにレジストマ
スキングを形成し、該レジストマスキング以外の前記セ
ラミック誘電体ブロックの表面に導電性の良好な第１の
金属膜を無電解鍍金により形成し、該第１の金属膜上に
はんだ付着性の良好な第２の金属膜を形成したことを特
徴とする電極形成方法。
【請求項３】セラミック誘電体ブロックにレジストマ
スキングを形成し、該レジストマスキング以外の前記セ
ラミック誘電体ブロックの表面に導電性の良好な第１の
金属膜を無電解鍍金により形成し、該第１の金属膜上に
導電性の良好な第３の金属膜を電気鍍金により形成し、
該第３の金属膜上にはんだ付着性の良好な第２の金属膜
を形成したことを特徴とする電極形成方法。
【請求項４】前記第１の金属膜の膜厚が５μｍ以上で
ある請求項１又は２記載の電極形成方法。
【請求項５】前記第１の金属膜の膜厚が０．３μｍ以
上で、かつ前記第３の金属膜の膜厚が５μｍ以上である
請求項３記載の電極形成方法。
【請求項６】前記第２の金属膜の膜厚が２μｍ以上で
ある請求項１，２，３，４又は５記載の電極形成方法。