JPH0817901A - Semiconductor wafer storage apparatus and its imperfect accommodation detection method - Google Patents

Semiconductor wafer storage apparatus and its imperfect accommodation detection method

Info

Publication number
JPH0817901A
JPH0817901A JP14422294A JP14422294A JPH0817901A JP H0817901 A JPH0817901 A JP H0817901A JP 14422294 A JP14422294 A JP 14422294A JP 14422294 A JP14422294 A JP 14422294A JP H0817901 A JPH0817901 A JP H0817901A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
carrier
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14422294A
Other languages
Japanese (ja)
Inventor
Chizuko Furuya
千津子 古家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP14422294A priority Critical patent/JPH0817901A/en
Publication of JPH0817901A publication Critical patent/JPH0817901A/en
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Warehouses Or Storage Devices (AREA)
  • Controlling Sheets Or Webs (AREA)
  • Sheets, Magazines, And Separation Thereof (AREA)

Abstract

PURPOSE:To detect erroneous insertion of a wafer and prevent a scratch on a wafer, when a wafer is placed in a carrier or taken out from the carrier, or the set position of a wafer is changed when handling. CONSTITUTION:When a wafer is placed in a carrier or taken out from the carrier when handling, the carrier is set on a carrier cassette 5 equipped with a light emitting part 50 and a photo detection sensor 60. The light emitting part 50 and the photo detection sensor 60 are arranged in the part (a protruding part 21 between carrier trenches) which a wafer essentially does not intersect. When a wafer 32 intersects the part, an alarm sound is generated, and a scratch on the wafer 32 is prevented. Handling is not disturbed and abnormality can be detected in an early stage, by arranging the light emitting part 50 and the photo detection sensor 60 on the diagonal line of the front surface of the carrier.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体ウェハの保管装置
及び半導体ウェハの不良収納検出方法に関し、特に半導
体ウェハの不良収納状態を未然に検出する装置とその検
出方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer storage device and a semiconductor wafer defective storage detection method, and more particularly to an apparatus for detecting the defective storage state of a semiconductor wafer and its detection method.

【0002】[0002]

【従来の技術】図5は従来の半導体ウェハの保管装置で
あるキャリアと呼ばれる収納箱を上方から見た上面図で
ある。図6において、このキャリア2内には、半導体ウ
ェハを多数平行に配列して収納すべく、各ウェハの周縁
部(端部)を入れる溝20が、第1のサイド3とこれに
対向した第2のサイド9とに形成され、場合によっては
各ウェハの下方の周縁部にも形成されている。ウェハ1
0とこのとなりのウェハ13との溝20の間には凸部2
1が形成され、収納・取出しのハンドリングが難かしく
ならないように、その凸部21の幅が定められている。
溝20のみぞ幅及びみぞの深さは、収納されるべきウェ
ハの厚み及び直径から所定の寸法上の余裕を持たせてい
る。
2. Description of the Related Art FIG. 5 is a top view of a storage box called a carrier, which is a conventional semiconductor wafer storage device, viewed from above. In FIG. 6, in order to accommodate a large number of semiconductor wafers arranged in parallel in this carrier 2, a groove 20 for accommodating the peripheral edge portion (end portion) of each wafer is provided with a first side 3 and a first side 3 facing this side. 2 and the side 9 of the wafer, and in some cases, it is also formed on the lower peripheral edge of each wafer. Wafer 1
The convex portion 2 is provided between the groove 20 between 0 and the adjacent wafer 13.
1 is formed, and the width of the convex portion 21 is determined so that handling of storing and taking out is not difficult.
The groove width and the groove depth of the groove 20 have a certain dimensional margin from the thickness and diameter of the wafer to be housed.

【0003】キャリア2は、図示されていないカセット
に装着される。このようなキャリア2は、半導体ウェハ
の各製造工程間において、従来から使用されており、不
可欠のものである。ここで、ウェハ10,13は正常の
収納状態、ウェハ12は一方がとなりの溝20内に入っ
ており誤収納状態示す。
The carrier 2 is mounted in a cassette (not shown). Such a carrier 2 has been used conventionally and is indispensable during each manufacturing process of semiconductor wafers. Here, the wafers 10 and 13 are in a normally stored state, and the wafer 12 is in an erroneously stored state because one of the wafers 12 is in the adjacent groove 20.

【0004】一方、誤って収納された半導体ウェハの傾
斜状態を、2位置のセンサを用いて検出する特開昭63
−300525号公報によれば、半導体ウェハを収納し
たキャリアを上下動させながら計測する構造となってお
り、しかもウェハの傾斜度は、演算・計算することによ
り、得られる装置である。
On the other hand, the tilted state of a semiconductor wafer that has been erroneously stored is detected using a two-position sensor.
According to Japanese Patent Laid-Open No. 300525/1993, a structure in which a carrier accommodating a semiconductor wafer is moved up and down is measured, and the inclination of the wafer is obtained by calculation and calculation.

【0005】この装置を示す図7を参照すると、アーム
93の走行路でウェハ91間にはウェハ位置検出機構が
設けられ、この機構は光センサを用いており、収納され
たキャリア92を介在して一方、例えばアーム93側に
は、発光素子を内蔵した発光部94a,94bが2系統
配設され、これらと対を成す受光素子を内蔵した2系統
の受光部95a,95bはキャリア92を介した反対側
の固定部分98bに設けられている。
Referring to FIG. 7 showing this apparatus, a wafer position detecting mechanism is provided between the wafers 91 in the traveling path of the arm 93, and this mechanism uses an optical sensor, and an accommodated carrier 92 is interposed. On the other hand, for example, on the side of the arm 93, two systems of light emitting units 94a and 94b having a light emitting element are disposed, and two systems of light receiving units 95a and 95b having a pair of light receiving elements are provided via a carrier 92. It is provided on the fixed portion 98b on the opposite side.

【0006】[0006]

【発明が解決しようとする課題】図6に示した従来のキ
ャリア2に、半導体ウェハを順次ハンドリング手段等で
収納する場合、図5のウェハ12のように、対向した正
しい位置の溝20に収納されず、一方がとなりの溝に入
ってしまい、傾斜した状態となることがある。
When semiconductor wafers are successively stored in the conventional carrier 2 shown in FIG. 6 by handling means or the like, the semiconductor wafers are stored in the grooves 20 at the correct facing positions like the wafer 12 shown in FIG. However, one of them may enter the groove next to the other, resulting in an inclined state.

【0007】これは、溝20の幅が狭いのに対して、対
向した溝間の距離が大きいことに起因して、発生する事
故である。目視で半導体ウェハを収納する場合に生じ易
いが、機械的なハンドリング手段でも、生じることがあ
る。
This is an accident caused by the fact that the width of the groove 20 is narrow but the distance between the grooves facing each other is large. This is likely to occur when the semiconductor wafer is stored by visual inspection, but may also occur with mechanical handling means.

【0008】図6では、右側に傾斜したウェハ12が示
されており、当然左側に傾斜する場合もありえるが、い
ずれの場合もとなりのウェハ1又は13と接触してしま
い、この接触によって、ウェハの主表面の端部にすでに
形成されている半導体層等が破壊されるだけでなく、擦
過傷による屑が発生した場合にはこの屑が他のウェハの
主表面に付着し、不良率を著しく低下させる原因とな
る。
In FIG. 6, the wafer 12 tilted to the right is shown, and of course, the wafer 12 may tilt to the left, but in either case, the wafer 12 comes into contact with the adjacent wafer 1 or 13, and this contact causes the wafer 12 to tilt. Not only is the semiconductor layer, etc., already formed on the edges of the main surface of the wafer destroyed, but when scraps are generated due to scratches, these scraps adhere to the main surface of other wafers, significantly reducing the defect rate. Cause

【0009】また、上記公報の技術では、半導体ウェハ
を水平位で取扱っており、収納の一部過程を自然落下に
まかせることができず、また主表面に塵埃が付着し易
く、その点での信頼性が低下する欠点がある。また、こ
の構成は、傾斜収納を未然に防止する構成ではなく、一
旦収納されたウェハの傾斜度を計測するものであり、ま
たその構成も極めて複雑なものになっている。また、上
記2系統のセンサは、半導体ウェハの収納・取出し方向
と平行な光線となっているため、収納取出しの方法が複
雑となる。さらに、一枚一枚半導体ウェハを上下動させ
ながら検出するため、さら判定時間を要する。
Further, in the technique of the above publication, the semiconductor wafer is handled in a horizontal position, and it is not possible to let a part of the storing process fall naturally, and dust is likely to adhere to the main surface. There is a drawback that reliability is reduced. In addition, this configuration is not a configuration for preventing the tilt storage, but is for measuring the inclination of the wafer once stored, and the configuration is also extremely complicated. Further, since the two systems of sensors have light rays that are parallel to the storage / removal direction of the semiconductor wafer, the storage / removal method becomes complicated. Furthermore, since each semiconductor wafer is detected while moving up and down, further determination time is required.

【0010】以上のような従来技術の諸問題を解決すべ
く、本発明は、次のような各課題を掲げる。 (A)半導体装置の傾斜収納を未然に防止すること。 (B)半導体ウェハの主表面のうち、特に周囲部分の表
面を破壊しないようにすること。 (C)擦過傷等による屑の発生を防止すること。 (D)半導体ウェハの製造歩留りを向上させること。 (E)比較的簡単な構成でしかも迅速に検出できるよう
にすること。 (F)ハンドリング作業者にも不良収納を未然に知らせ
るようにすること。 (G)一度に同時に多数の半導体ウェハの傾斜収納の検
出ができるようにすること。 (H)作業性を低下させず、製造工程を増加させないよ
うにすること。 (I)バッチ式の立て替え機にも利用できること。 (J)半導体ウェハその主表面を水平位にせず、垂直位
の状態で取扱うようにすること。 (K)直径の大きな半導体ウェハでも、傾斜収納されな
いようにすること。
In order to solve the above-mentioned problems of the prior art, the present invention has the following problems. (A) To prevent the tilted storage of the semiconductor device. (B) Of the main surface of the semiconductor wafer, the peripheral surface should not be destroyed. (C) Prevent the generation of scraps due to scratches and the like. (D) To improve the manufacturing yield of semiconductor wafers. (E) To enable detection with a relatively simple structure and quickly. (F) The handling operator should also be notified of defective storage. (G) To be able to detect tilted storage of many semiconductor wafers at the same time. (H) Do not reduce workability and increase the number of manufacturing processes. (I) It can also be used as a batch type turning machine. (J) The semiconductor wafer should be handled in the vertical position, not in the horizontal position. (K) Even semiconductor wafers with a large diameter should not be stored in an inclined manner.

【0011】[0011]

【課題を解決するための手段】本発明の第1の構成は、
半導体ウェハの端部が挿入される溝が、所定の幅の凸部
をへだてて多数配列されたキャリアを備えた半導体ウェ
ハの保管装置において、前記凸部の一方からこれと対向
した他方の凸部へ向う平面に沿って、所定の光線を放射
する発光手段と、この発光手段からの光線を感知する受
光手段とを備え、この受光手段で感知した光線を所定の
電気信号として出力する検出手段を有することを特徴と
する。
The first structure of the present invention is as follows.
In a storage device for a semiconductor wafer, wherein a groove into which an end portion of a semiconductor wafer is inserted has a plurality of protrusions arranged with a protrusion having a predetermined width, and in the semiconductor wafer storage device, one of the protrusions is opposed to the other protrusion. A light emitting means for emitting a predetermined light beam and a light receiving means for detecting the light beam from the light emitting means are provided along a plane toward the detecting means, and a detecting means for outputting the light beam detected by the light receiving means as a predetermined electric signal is provided. It is characterized by having.

【0012】本発明の他の構成は、半導体ウェハをキャ
リアに収納する際に、このウェハが投光された光線を遮
断するか否かで、このウェハの位置ずれを検出する半導
体ウェハ不良収納検出方法において、前記ウェハの収納
する方向と所定の角度をなす斜方向に、前記光線を放射
することを特徴とする。
According to another structure of the present invention, when a semiconductor wafer is stored in a carrier, the semiconductor wafer defect storage detection is performed by detecting the positional deviation of the wafer depending on whether or not the light beam projected by the wafer is blocked. In the method, the light beam is emitted in an oblique direction that forms a predetermined angle with the housing direction of the wafer.

【0013】[0013]

【実施例】図1は本発明の第1の実施例の半導体ウェハ
の保管装置の半導体ウェハ不良収納検出手段を示す上面
図であり、図2は図1の発光部−受光センサに沿って切
断してみた断面図である。
1 is a top view showing a semiconductor wafer defect storage detecting means of a semiconductor wafer storage device according to a first embodiment of the present invention, and FIG. 2 is a sectional view taken along the light emitting part-light receiving sensor of FIG. It is the sectional view which it tried.

【0014】図1,図2において、この実施例は、多数
の半導体ウェハを収納するキャリア2と、このキャリア
2をセットしたキャリアカセット5と、溝20の間の凸
部21のほぼ中央に設けた発光部50,51,52と、
この発光部50,51,52にそれぞれ対向した受光セ
ンサ60,61,62とを備える。
In FIGS. 1 and 2, in this embodiment, a carrier 2 for accommodating a large number of semiconductor wafers, a carrier cassette 5 in which the carrier 2 is set, and a protrusion 21 between the grooves 20 are provided substantially in the center. Light emitting parts 50, 51, 52,
Light receiving sensors 60, 61, 62 facing the light emitting units 50, 51, 52 respectively are provided.

【0015】ここで、発光部50等は、発光ダイオード
やレーザ光線等の発光体と、この発光体からの光線を光
学的に収束して投光するためのレンズ系とを備え、キャ
リアカセット5の一端に設けられ、その光線は下方から
斜め上方に放射される光線40となっており、各凸部2
1にそれぞれ対応して多数配列される。この発光部50
等からの光線40,41等は、キャリア2内に形成した
開口部48を通過する。この開口部48には、光透過性
のガラス等や樹脂等が嵌入されていてもよい。ここで、
キャリア2が光線を透過させ得るものであれば、開口部
48は必要ない。
The light emitting section 50 and the like are provided with a light emitting body such as a light emitting diode or a laser beam, and a lens system for optically converging and projecting the light beam from the light emitting body, and the carrier cassette 5 Is provided at one end of each of the projections 2 and is a light ray 40 emitted obliquely upward from below.
A large number are arranged corresponding to each one. This light emitting unit 50
Rays 40, 41, etc. from the like pass through an opening 48 formed in the carrier 2. Light-transmissive glass, resin, or the like may be fitted into the opening 48. here,
The opening 48 is not necessary as long as the carrier 2 can transmit light rays.

【0016】斜め上方に向かう光線40等は、キャリア
2内から上方へ出て、キャリアカセット5の他端に設け
た受光センサ60等に入射する。ここで、光線40の長
さのほぼ半分は、キャリア2の開口部2′のラインから
外に位置していることが好ましく、少なくともこの光線
40の一部が開口部2′から外にある必要がある。この
構成により、半導体ウェハ35がキャリア2内に入り切
らないうちに、傾斜収納を検出することができる。
The light rays 40 and the like traveling obliquely upward go out from the inside of the carrier 2 and enter the light receiving sensor 60 and the like provided at the other end of the carrier cassette 5. Here, it is preferable that about half of the length of the light ray 40 is located outside the line of the opening 2 ′ of the carrier 2, and at least a part of the light ray 40 needs to be outside the opening 2 ′. There is. With this configuration, the tilted storage can be detected before the semiconductor wafer 35 has completely entered the carrier 2.

【0017】光線40は、ウェハ35の収納・取出し方
向に対して所定の角度で斜めの光線となっていることが
好ましく、図2では光線40が上下方向の収納・取出し
方向に対して45°前後の斜方向として示されており、
最も好ましい実施例である。この光線40は、正しくキ
ャリア2内に挿入されたウェハ35の主表面がなす面と
ほぼ平行な面に沿っており、かつ上記斜めとなっている
光線である。
The light beam 40 is preferably an oblique light beam at a predetermined angle with respect to the storage / removal direction of the wafer 35. In FIG. 2, the light beam 40 is 45 ° with respect to the vertical storage / removal direction. It is shown as a front-back diagonal direction,
This is the most preferred embodiment. This light ray 40 is a light ray which is along the plane substantially parallel to the plane formed by the main surface of the wafer 35 properly inserted into the carrier 2 and which is oblique.

【0018】この構成は、特にウェハの垂直状態でのハ
ンドリング作業性を確保するためたに、一方の側を開放
しておく必要があるからでもある。即ち、発光部50と
受光センサ60とをキャリア2の側面の対角線に備える
ことで、収納・取出し時のハンドリングの支障になら
ず、かつ早期に検出できる。尚、発光部50と受光セン
サ60との位置は、互いに入れ換えることができるが、
発光部が下方に位置する方が、照明の影響を受けないと
いう点でより好ましい。
This structure is also because one side needs to be opened in order to secure the handling workability especially in the vertical state of the wafer. That is, by providing the light emitting unit 50 and the light receiving sensor 60 on the diagonal line of the side surface of the carrier 2, there is no hindrance to the handling at the time of storing and taking out, and early detection is possible. The positions of the light emitting unit 50 and the light receiving sensor 60 can be interchanged with each other.
It is more preferable that the light emitting portion is located below since it is not affected by illumination.

【0019】図2の光線40は、図1の相対向する凸部
21のほぼ中心位置を結ぶことにより得られる平面上に
存在することが最も好ましく、上記中心位置からのずれ
がないことが好ましい。
The light beam 40 in FIG. 2 is most preferably present on a plane obtained by connecting the substantially central positions of the convex portions 21 facing each other in FIG. 1, and it is preferable that there is no deviation from the central position. .

【0020】発光部50,受光センサ60には、入出力
の配線が必要であるが、この配線はキャリア2とカセッ
ト5との間の空域を利用してもよく、ここでは図示を省
く。この出力配線の処理回路は後述する。キャリア2,
カセット5は、静電気によるウェハ35内の形成素子の
破壊を防止するため、電気的に絶縁性の低い樹脂が好ま
しい。
The light emitting portion 50 and the light receiving sensor 60 require input / output wiring, but this wiring may use the air space between the carrier 2 and the cassette 5, and is not shown here. The output wiring processing circuit will be described later. Carrier 2,
The cassette 5 is preferably made of a resin having a low electrical insulation property in order to prevent the formation elements in the wafer 35 from being destroyed by static electricity.

【0021】キャリア2は、下方が半導体ウェハ35の
直系に沿った半円形上の凸部21を呈しているが、この
ような半円形でなく、方形であってもよく、また底部に
溝がなくてもよいが、図1に示す如く上面から見て、相
対向する位置に溝20と凸部21とを設けることは不可
欠である。光線40,41等は、正常位置に半導体ウェ
ハが収納される過程にあれば、さえぎられることがな
く、また実際に収納されている場合でも正常位置にウェ
ハがあれば遮られることがない。
The carrier 2 has a semi-circular convex portion 21 on the lower side along the direct line of the semiconductor wafer 35. However, the carrier 2 may have a rectangular shape instead of such a semi-circular shape, and a groove is formed on the bottom. Although not necessary, it is indispensable to provide the groove 20 and the convex portion 21 at positions facing each other as seen from the upper surface as shown in FIG. The rays 40, 41, etc. are not interrupted if the semiconductor wafer is stored in the normal position, and are not blocked even if the semiconductor wafer is actually stored in the normal position.

【0022】キャリア2内に半導体ウェハを収納する作
業において、発光部50,51,52等からの光線は、
対応する受光センサ60,61,62等にそれぞれ入射
しており、どれか一つの受光センサ入射がなければ、直
に警報音を発する手段を設ける。尚、受光センサとして
は、CCD素子等の光感知素子が用いられる。警報音の
かわりに警報ランプを点燈又は点滅させるようにしても
よく、あるいはこれらランプと警報音とを並用してもよ
い。
In the work of storing the semiconductor wafer in the carrier 2, the light rays from the light emitting parts 50, 51, 52, etc.
It is incident on the corresponding light receiving sensor 60, 61, 62, etc., and if any one of the light receiving sensors is not incident, means for directly issuing an alarm sound is provided. As the light receiving sensor, a light sensing element such as a CCD element is used. Instead of an alarm sound, an alarm lamp may be turned on or blinked, or these lamps and an alarm sound may be used together.

【0023】今、ハンドリング49で吸着又は嵌合した
半導体ウェハ35は、キャリア2の上方から注意深く、
所定の一対の溝20に入るように下方に移動させられ
る。この際、第1のウェハ30,第2のウェハ31は、
光線40,41等に触れることなく、すでに正常に収納
されている。
Now, the semiconductor wafer 35 sucked or fitted by the handling 49 should be carefully checked from above the carrier 2.
It is moved downward so as to enter a predetermined pair of grooves 20. At this time, the first wafer 30 and the second wafer 31 are
It has already been stored normally without touching the light rays 40, 41 and the like.

【0024】次に、第3のウェハ32をキャリア2内に
上方から下方に近づけてゆくと、この第3のウェハ32
は一方の溝20が正規の位置のとなりの溝20に入って
しまうように傾斜しているため、キャリア2内に収納さ
れる直前に、光線42はさえぎられて、受光センサ62
にこの光線42は届かなくなり、直ちに警報音等が発せ
られ、ウェハ32の下方移動を中止し、警報音等が消え
るまでウェハ32の傾斜補正を行うことができる。この
ため、傾斜収納を未然に防止することができる。
Next, when the third wafer 32 is moved closer to the inside of the carrier 2 from the upper side to the lower side, the third wafer 32 is obtained.
Since one of the grooves 20 is inclined so as to enter the groove 20 next to the regular position, the light beam 42 is interrupted immediately before being housed in the carrier 2 and the light receiving sensor 62
Then, the light beam 42 does not reach, an alarm sound is immediately emitted, the downward movement of the wafer 32 is stopped, and the inclination of the wafer 32 can be corrected until the alarm sound disappears. Therefore, it is possible to prevent the tilt storage.

【0025】尚、第3のウェハ32は一方が右方の溝に
収納される位置にあるが、これとは逆にすでに収納され
ている第2のウェハ31の一方の溝に収納されてしまう
ような傾斜にある場合もあるが、このような場合も、同
様に作用する。
Although one of the third wafers 32 is accommodated in the groove on the right side, conversely, the third wafer 32 is accommodated in one groove of the second wafer 31 already accommodated. There is a case where there is such an inclination, but in such a case, the same operation is performed.

【0026】図3は、上記第1の実施例の受光センサで
得られた信号を処理する回路を示したブロック図であ
る。図3において、図1,2と共通する発光部70,7
1からの発光した光線は各々受光センサ72,73に達
し、ここでの信号レベルは必要レベルにまで増幅器7
4,75で各々増幅され、この出力は各々論理レベル
〔1〕、
FIG. 3 is a block diagram showing a circuit for processing a signal obtained by the light receiving sensor of the first embodiment. In FIG. 3, light emitting units 70 and 7 common to FIGS.
The light rays emitted from No. 1 reach the light receiving sensors 72 and 73, respectively, and the signal level here reaches the required level by the amplifier 7
4, 75 are amplified respectively, and the outputs are respectively logic levels [1],

〔0〕にまで変換器76,77で変換され、こ
の出力をORゲート78に入力し、その出力は出力処理
部79で目的に応じて処理される。
It is converted to [0] by the converters 76 and 77, the output is input to the OR gate 78, and the output is processed by the output processing unit 79 according to the purpose.

【0027】ここでの処理出力の一つは、警報音を発す
る警報手段80に接続され、他に目視のできる点灯又は
点滅発光体からなる発光手段81に接続され、あるいは
コンピュータの入力等や工業用ロボットのハンドリング
手段のストップ信号等として使用する出力端子82に接
続される。上記各手段80,81,82は、必要に応じ
て一つの手段が選択され、あるいは二つ以上の手段が選
択される。尚、図3の構成において、受光部から変換器
までは二系列についてのみ説明したが、実際には、収納
されるウェハの枚数に応じて、必要数用意される。
One of the processing outputs here is connected to an alarm means 80 which emits an alarm sound, and is connected to a light emitting means 81 composed of a visually illuminating or blinking light emitting body, or input to a computer or industrial industry. It is connected to an output terminal 82 used as a stop signal or the like of the handling means of the robot. For each of the above-mentioned means 80, 81, 82, one means is selected or two or more means are selected as required. In the configuration of FIG. 3, only the two series from the light receiving unit to the converter have been described, but in reality, a necessary number is prepared according to the number of wafers to be stored.

【0028】上記構成において、受光センサ72,73
のうち少なくとも一つの入射光がないと、変換器76,
77に「1」,又は「0」のレベルとなって出力され、
ORゲート78にて、少なくともその一つが「入射光
無」の状態になれば、この状態を検出して、出力処理部
79に送られる。以上の通り、半導体ウェハの傾斜収納
が、未然に防止できる。
In the above structure, the light receiving sensors 72, 73
Without at least one of the incident light, the converter 76,
It is output to 77 as a level of "1" or "0",
When at least one of the OR gates 78 is in the state of “no incident light”, this state is detected and sent to the output processing unit 79. As described above, the tilted storage of the semiconductor wafer can be prevented in advance.

【0029】尚、図3のブロック図の他に、次の態様を
とりうる。即ち、増幅器74,75,変換器76,77
を共用すべく増幅器の入力部を制御回路でスキャンニン
グし、時分割した形で一つの増幅器に入力させてもよ
い。この場合は、ORゲート78の入力部分に一時的に
記憶するレジスタを用意する必要があるが、多数のウェ
ハのある場合回路を簡略化する上で有利である。
In addition to the block diagram of FIG. 3, the following modes can be adopted. That is, the amplifiers 74 and 75, the converters 76 and 77
The input part of the amplifier may be scanned by the control circuit so as to be shared, and input to one amplifier in a time division manner. In this case, it is necessary to prepare a register for temporarily storing at the input portion of the OR gate 78, which is advantageous in simplifying the circuit when there are many wafers.

【0030】図3のブロック図の他に、さらに次の態様
もとりうる。即ち、発光部−受光センサ−増幅器−発光
体又は警報音体からなる構成を、半導体ウェハ間のキャ
リアに各々設ける。この構成は、極めて簡単な回路で、
しかも遮られた光線の位置が(発光体の場合)直ちに認
識できるという利点がある。
In addition to the block diagram of FIG. 3, the following modes can also be adopted. That is, a structure including a light emitting unit, a light receiving sensor, an amplifier, a light emitting body, or a warning sound body is provided on each carrier between semiconductor wafers. This configuration is a very simple circuit,
Moreover, there is an advantage that the position of the blocked light ray can be recognized immediately (in the case of the light emitter).

【0031】図4は、本発明の第2の実施例の半導体ウ
ェハの保管装置を部分的に示す斜視図である。図4にお
いて、この実施例は、受光センサを用いていない点を除
いて、上記第1の実施例を示す図1,図2とほぼ共通す
るため、共通部分は共通の参照数字で示すに留め、その
説明を省略する。
FIG. 4 is a perspective view partially showing a semiconductor wafer storage device according to a second embodiment of the present invention. In FIG. 4, this embodiment is almost the same as FIG. 1 and FIG. 2 showing the first embodiment except that a light receiving sensor is not used. Therefore, common parts are indicated by common reference numerals. , The description is omitted.

【0032】この実施例は、図1の受光センサ60,6
1,62等が設けられておらず、放射した光線の当たる
受光面60,61,62等を用いるか、これら受光面を
包括する受光部64に、アルミニウム粉末を表面に固着
した接着シールを貼って、視認性を良好にすることが好
ましい。発光部50,51,52等からの各光線40,
41,42等は、前下方から後上方(図2と共通)に向
って放射され、各光線の直系は3mm乃至6mm以上が
好ましいが、特に視認性を良くするためには凸部21の
幅まで広げることが好ましい。また各光線は、可視光線
に限られる。
In this embodiment, the light receiving sensors 60 and 6 shown in FIG.
1, 62, etc. are not provided, and the light-receiving surfaces 60, 61, 62, etc. on which the emitted light rays strike are used, or the light-receiving part 64 including these light-receiving surfaces is provided with an adhesive seal having aluminum powder adhered to the surface. Therefore, it is preferable to improve the visibility. Each light ray 40 from the light emitting parts 50, 51, 52,
41, 42, etc. are radiated from the lower front to the upper rear (common to FIG. 2), and the direct system of each ray is preferably 3 mm to 6 mm or more, but the width of the convex portion 21 is particularly preferable in order to improve visibility. It is preferable to extend to. Moreover, each light ray is limited to a visible light ray.

【0033】図4の斜視図は、作業者自信の目の位置か
ら実際に見える図である。この作業者は、第3のウェハ
32を挟んだ専用グリップ65を右手55で掴み、矢印
で示す挿入方向64に沿って、キャリア2内の溝20に
挿入しようとしているところである。第3の半導体ウェ
ハ32の両主表面上には、光線42,43がそれぞれ放
射されている。
The perspective view of FIG. 4 is a view actually seen from the position of the operator's eyes. This operator is about to grasp the exclusive grip 65 sandwiching the third wafer 32 with the right hand 55 and to insert it into the groove 20 in the carrier 2 along the insertion direction 64 indicated by the arrow. Light rays 42 and 43 are emitted on both main surfaces of the third semiconductor wafer 32, respectively.

【0034】今図示されているように、第3の半導体ウ
ェハ32が傾斜して所定位置から外れて収納されようと
すると、光線42は第3の半導体ウェハの一主表面に長
い楕円形状の受光面62′が形成されると共に、受光面
62が光らなくなる。これを、作業者は直ちに視認でき
るから、第3のウェハ32の傾斜を正して正常挿入の位
置にもどして、所定の溝20に収納することができる。
As shown in the figure, when the third semiconductor wafer 32 is tilted to be accommodated out of a predetermined position, the light beam 42 is received in a long elliptical shape on one main surface of the third semiconductor wafer. As the surface 62 'is formed, the light receiving surface 62 does not illuminate. Since this can be visually recognized by the operator immediately, it is possible to correct the inclination of the third wafer 32, return it to the position of normal insertion, and store it in the predetermined groove 20.

【0035】この際、第3の半導体ウェハ32の傾斜を
正し過ぎ、反対方向に傾斜してしまうと、光線43がさ
えぎられて今度は受光面63が光らなくなり、作業者は
直ちに過剰補正であることが視認できるから、適正位置
にもどしながら、挿入を進めることができる。
At this time, if the third semiconductor wafer 32 is tilted too much and tilted in the opposite direction, the light ray 43 is blocked and the light-receiving surface 63 is no longer illuminated, and the operator immediately makes an overcorrection. Since it can be visually recognized, the insertion can be advanced while returning to the proper position.

【0036】この実施例は、受光手段や電気的に変換す
る回路例えば図3のような検出手段等を用いないで済む
ため、極めて簡単な構成となり、廉価に誤挿入防止手段
を提供できるという効果がある。
In this embodiment, since it is not necessary to use the light receiving means or the circuit for electrically converting, for example, the detecting means as shown in FIG. 3, the structure is extremely simple, and the erroneous insertion preventing means can be provided at a low cost. There is.

【0037】以上の実施例では、半導体ウェハを一枚づ
つ順次収納する場合について述べたが、一度に二枚づつ
ハンドリング手段で収納する場合でも、上記構成で同様
の効果が得られる。
In the above embodiments, the case where the semiconductor wafers are sequentially stored one by one has been described. However, even when the semiconductor wafers are stored two by one by the handling means, the same effect can be obtained with the above configuration.

【0038】次に、キャリアカセット内に収納された多
数の半導体ウェハを一度に他のキャリアカセットに移し
変えるいわゆるバッチ式処理の場合について説明する。
Next, a case of so-called batch processing in which a large number of semiconductor wafers stored in a carrier cassette are transferred to another carrier cassette at one time will be described.

【0039】次に本発明の第3の実施例として、バッチ
式の立替え機の例を図5を参照して説明する。図4にお
いて、この第2の実施例は、単独で用いられる他に、ウ
ェット処理装置や拡散処理のボードの立替え等にも広く
使用できるもので、多数の半導体ウェハ1が立て替え機
100の中にすでに収納されており、キャリア2へ移し
替える場合には、この立て替え機100は上下を逆にす
るが、チャック部8が設けられているため、ウェハ1は
落下しない。まず、上下逆になった立て替え機100
を、キャリア2の上に設定する(設定手段は図示してい
ない)。
Next, as a third embodiment of the present invention, an example of a batch type sorting machine will be described with reference to FIG. In FIG. 4, this second embodiment can be used not only alone but also widely for replacement of wet processing devices and boards for diffusion processing. In the case where the wafer 1 is already stored in the carrier 2 and is to be transferred to the carrier 2, the upright machine 100 is turned upside down, but since the chuck portion 8 is provided, the wafer 1 does not drop. First, the upright machine 100 upside down
Is set on the carrier 2 (setting means is not shown).

【0040】この状態で、まず多数のウェハの位置ずれ
を、受光部7、受光センサ6を用いて、上記第1の実施
例と同様に検出する。仮に、すでに位置ずれがあれば、
立て替え機をもとにもどして、この位置ずれを直し、再
度キャリアカセット5のキャリア2上に設定する。位置
ずれがない場合には、チャック部8を解放して、多数の
半導体ウェハ1を一度にキャリア2内へ落下させる。落
下させた後のウェハ1の位置ずれも、さらに確認する。
以上で移し替えが終了する。
In this state, first, positional deviations of a large number of wafers are detected by using the light receiving section 7 and the light receiving sensor 6 as in the first embodiment. If there is already a displacement,
Then, the setting machine is returned to the original position to correct this positional deviation and set again on the carrier 2 of the carrier cassette 5. When there is no displacement, the chuck part 8 is released and a large number of semiconductor wafers 1 are dropped into the carrier 2 at once. The displacement of the wafer 1 after being dropped is also checked.
This completes the transfer.

【0041】以上の通り、バッチ式の立て替え機におい
て、キャリアからキャリアへウェハを立て替える際、立
て替え時のウェハのキャリア溝に対する平行状態を確認
し、隣の溝にわたっているウェハがあればそれを検出で
きる。
As described above, in the batch type turnover machine, when the wafers are turned from carrier to carrier, the parallel state of the wafers at the time of turnover is confirmed, and if there is a wafer extending over the adjacent groove, it is detected. it can.

【0042】尚上記第1,第2の実施例ともに、発光器
及び光センサとしては、紫外線、可視光線赤外線だけで
なく、レーザ光線も使用できる。また、第3の実施例に
ついては、アラームだけでなく、特に制御系のフィード
バック機構にも入力することができる。
In both the first and second embodiments, not only ultraviolet rays and visible light rays but also laser rays can be used as the light emitter and the light sensor. Further, in the third embodiment, not only the alarm but also the feedback mechanism of the control system can be input.

【0043】[0043]

【発明の効果】以上の通り、本発明によれば、半導体ウ
ェハの傾斜収納が未然に検出できるように、少なくとも
発光部を設けたので、上記各課題が解決され、半導体ウ
ェハが傾斜収納されることがなくなり、ウェハのキズ発
生を防止することができる等の効果が得られる。
As described above, according to the present invention, since at least the light emitting portion is provided so that the tilted storage of the semiconductor wafer can be detected in advance, the above problems are solved and the semiconductor wafer is tilted and stored. This prevents the occurrence of scratches on the wafer and other effects.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す上面図である。FIG. 1 is a top view showing a first embodiment of the present invention.

【図2】図1の光線面に沿って切断して見た断面図であ
る。
FIG. 2 is a cross-sectional view taken along a ray plane of FIG.

【図3】第1の実施例で使用される検出装置を示すブロ
ック図である。
FIG. 3 is a block diagram showing a detection device used in the first embodiment.

【図4】本発明の第2の実施例を示す斜視図である。FIG. 4 is a perspective view showing a second embodiment of the present invention.

【図5】本発明の第3の実施例を示す側面図である。FIG. 5 is a side view showing a third embodiment of the present invention.

【図6】従来のキャリアを示す上面図である。FIG. 6 is a top view showing a conventional carrier.

【図7】従来の傾斜収納検出装置を示す斜視図である。FIG. 7 is a perspective view showing a conventional tilt storage detection device.

【符号の説明】[Explanation of symbols]

2,92 キャリア 2′ キャリアの収納口 3 第1のサイド 5 キャリアカセット 9 第2のサイド 10乃至13,30乃至32,35,91 半導体ウ
ェハ 20 溝 21 凸部 40乃至42 光線 48 開口部 49 ハンドリング 50,51,52,70,71 発光部 60,61,62,72,73 受光センサ 74,75 増幅器 76,77 変換器 78 ORゲート 79 出力処理部 80 警報手段 81 発光手段 82 出力端子 93 アーム 95a,95b 受光部 98a 固定部分 100 立て替え機
2, 92 carrier 2'carrier storage port 3 first side 5 carrier cassette 9 second side 10 to 13, 30 to 32, 35, 91 semiconductor wafer 20 groove 21 convex portion 40 to 42 light beam 48 opening portion 49 handling 50, 51, 52, 70, 71 Light emitting part 60, 61, 62, 72, 73 Light receiving sensor 74, 75 Amplifier 76, 77 Converter 78 OR gate 79 Output processing part 80 Warning means 81 Light emitting means 82 Output terminal 93 Arm 95a , 95b Light receiving part 98a Fixed part 100 Rebuilding machine

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハの端部が挿入される溝が、
所定の幅の凸部をへだてて多数配列されたキャリアを備
えた半導体ウェハの保管装置において、前記凸部の一方
からこれと対向した他方の凸部へ向う平面に沿って、所
定の光線を放射する発光手段と、この発光手段からの光
線を感知する受光手段とを備え、この受光手段で感知し
た光線を所定の電気信号として出力する検出手段を有す
ることを特徴とする半導体ウェハの保管装置。
1. A groove into which an end portion of a semiconductor wafer is inserted,
In a storage device for semiconductor wafers provided with a large number of carriers arranged with convex portions having a predetermined width, a predetermined light ray is emitted along a plane from one of the convex portions to the other convex portion facing the convex portion. 2. A semiconductor wafer storage device, comprising: a light emitting means for detecting a light beam from the light emitting means; and a light receiving means for detecting a light beam from the light emitting means, and a detecting means for outputting the light beam detected by the light receiving means as a predetermined electric signal.
【請求項2】 前記検出手段に、警報音又は警報光を発
する手段を設けた請求項1記載の半導体ウェハの保管装
置。
2. The semiconductor wafer storage device according to claim 1, wherein the detecting means is provided with means for emitting an alarm sound or an alarm light.
【請求項3】 前記発光手段からの光線が、前記ウェハ
の挿入方向に対して所定の角度をなす斜め光線となって
いる請求項1記載の半導体ウェハの保管装置。
3. The semiconductor wafer storage device according to claim 1, wherein the light beam from the light emitting means is an oblique light beam forming a predetermined angle with respect to the insertion direction of the wafer.
【請求項4】 前記発光手段から前記受光手段にまで達
する光線の一部は、前記キャリアの収納口から外に存在
するように配置されている請求項1記載の半導体ウェハ
の保管装置。
4. The semiconductor wafer storage device according to claim 1, wherein a part of the light beam reaching the light receiving means from the light emitting means is arranged so as to exist outside the storage opening of the carrier.
【請求項5】 半導体ウェハの端部が挿入される溝が、
所定の幅の凸部をへだてて多数配列されたキャリアを備
えた半導体ウェハの保管装置において、前記凸部の一方
からこれと対向した他方の凸部へ向う平面に沿った可視
光線を所定の角度で放射する発光手段を設けたこと特徴
とする半導体ウェハの保管装置。
5. A groove into which an end portion of a semiconductor wafer is inserted,
In a storage device for a semiconductor wafer provided with a plurality of carriers arranged with a convex portion having a predetermined width, the visible light along a plane extending from one of the convex portions to the other convex portion opposed to the convex portion at a predetermined angle. A semiconductor wafer storage device, characterized in that it is provided with a light emitting means for radiating the semiconductor wafer.
【請求項6】 半導体ウェハをキャリアに収納する際
に、このウェハが投光された光線を遮断するか否かで、
このウェハの位置ずれを検出する半導体ウェハ不良収納
検出方法において、前記ウェハの収納する方向と所定の
角度をなす斜方向に、前記光線を放射することを特徴と
する半導体ウェハの不良収納検出方法。
6. When a semiconductor wafer is housed in a carrier, whether or not the wafer blocks a projected light beam,
In this semiconductor wafer defect storage detection method for detecting a wafer misalignment, the semiconductor wafer defect storage detection method is characterized in that the light beam is emitted in an oblique direction forming a predetermined angle with the wafer storage direction.
【請求項7】 第1のキャリア内の多数の半導体ウェハ
を一度に第2のキャリア内に移し替える際に、前記斜方
向の光線を用いる請求項6記載の半導体ウェハの不良収
納検出方法。
7. The method for detecting defective storage of a semiconductor wafer according to claim 6, wherein the oblique light rays are used when a large number of semiconductor wafers in the first carrier are transferred to the second carrier at a time.
JP14422294A 1994-06-27 1994-06-27 Semiconductor wafer storage apparatus and its imperfect accommodation detection method Pending JPH0817901A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14422294A JPH0817901A (en) 1994-06-27 1994-06-27 Semiconductor wafer storage apparatus and its imperfect accommodation detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14422294A JPH0817901A (en) 1994-06-27 1994-06-27 Semiconductor wafer storage apparatus and its imperfect accommodation detection method

Publications (1)

Publication Number Publication Date
JPH0817901A true JPH0817901A (en) 1996-01-19

Family

ID=15357088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14422294A Pending JPH0817901A (en) 1994-06-27 1994-06-27 Semiconductor wafer storage apparatus and its imperfect accommodation detection method

Country Status (1)

Country Link
JP (1) JPH0817901A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270674A (en) * 2001-03-14 2002-09-20 Disco Abrasive Syst Ltd Unloading device
KR100481279B1 (en) * 2002-09-12 2005-04-07 한국디엔에스 주식회사 A wafer boat for a semiconductor device fabrication
KR100775086B1 (en) * 2006-06-02 2007-11-08 주식회사 케이씨텍 Foreign object detection device and method
US7427354B2 (en) 2005-01-26 2008-09-23 Aquatech, Ltd. Degradation treatment process and system for organics in organically-polluted water
CN102956526A (en) * 2012-11-15 2013-03-06 上海集成电路研发中心有限公司 System and method for obtaining silicon wafer position information by static synchronous scanning
JP2013162048A (en) * 2012-02-07 2013-08-19 Disco Abrasive Syst Ltd Tabular object processor
JP2018044858A (en) * 2016-09-14 2018-03-22 株式会社レクザム Inclination inspection apparatus for robot hand and inclination inspection method thereof
CN114864458A (en) * 2022-05-24 2022-08-05 深圳市深科达智能装备股份有限公司 Wafer cassette, wafer transfer apparatus, control method, electrical apparatus, and storage medium
JP2022136524A (en) * 2021-03-08 2022-09-21 日鉄テックスエンジ株式会社 Inclination detection device, inclination detection method, separation device, and separation method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04321253A (en) * 1991-04-19 1992-11-11 Tokyo Electron Ltd Wafer conveyance apparatus and detection method for inclination of wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04321253A (en) * 1991-04-19 1992-11-11 Tokyo Electron Ltd Wafer conveyance apparatus and detection method for inclination of wafer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270674A (en) * 2001-03-14 2002-09-20 Disco Abrasive Syst Ltd Unloading device
KR100481279B1 (en) * 2002-09-12 2005-04-07 한국디엔에스 주식회사 A wafer boat for a semiconductor device fabrication
US7427354B2 (en) 2005-01-26 2008-09-23 Aquatech, Ltd. Degradation treatment process and system for organics in organically-polluted water
KR100775086B1 (en) * 2006-06-02 2007-11-08 주식회사 케이씨텍 Foreign object detection device and method
JP2013162048A (en) * 2012-02-07 2013-08-19 Disco Abrasive Syst Ltd Tabular object processor
CN102956526A (en) * 2012-11-15 2013-03-06 上海集成电路研发中心有限公司 System and method for obtaining silicon wafer position information by static synchronous scanning
JP2018044858A (en) * 2016-09-14 2018-03-22 株式会社レクザム Inclination inspection apparatus for robot hand and inclination inspection method thereof
JP2022136524A (en) * 2021-03-08 2022-09-21 日鉄テックスエンジ株式会社 Inclination detection device, inclination detection method, separation device, and separation method
CN114864458A (en) * 2022-05-24 2022-08-05 深圳市深科达智能装备股份有限公司 Wafer cassette, wafer transfer apparatus, control method, electrical apparatus, and storage medium
CN114864458B (en) * 2022-05-24 2025-11-04 深圳市深科达智能装备股份有限公司 Wafer boxes, wafer handling equipment and control methods, electrical equipment and storage media

Similar Documents

Publication Publication Date Title
JP4578173B2 (en) Method and apparatus for mapping of wafers placed inside a closed wafer cassette
KR102775998B1 (en) Container, container partition plate, substrate processing system, and substrate tranfer method
TWI745816B (en) Substrate conveying robot and automatic teaching method
CN111584390B (en) loading port
JPH04321253A (en) Wafer conveyance apparatus and detection method for inclination of wafer
TW201543601A (en) Wafer mapping device and loading device having the same
KR101785790B1 (en) Alignment apparatus
JPH0817901A (en) Semiconductor wafer storage apparatus and its imperfect accommodation detection method
JPS61289692A (en) Parts attitude detection device
JP2011134822A (en) Substrate storage condition detecting device, and method of detecting substrate storage condition
JPH07153818A (en) Semiconductor wafer recognition equipment
TWI808408B (en) Alignment detection device and loading port for plate-shaped objects
JP2007227781A (en) Substrate misalignment inspection mechanism, processing system, and substrate misalignment inspection method
JP3568482B2 (en) Plate-like scratch detection method and device
JP7419693B2 (en) Wafer mapping equipment and load port equipment
JP2001267399A (en) Substrate presence detection method and substrate storage device
JPH06345261A (en) Transporting hand of automatic transport device
JP2000114350A (en) Wafer detection apparatus and detection method
JPH0669323A (en) Wafer detection device and wafer positioning device
JP2005083959A (en) Transport substrate defect detection device and laser trimming machine equipped with the transport substrate failure detection device
US20250199420A1 (en) Reticle clamping module
JP7504300B2 (en) Fault detection device and display device
WO2021131186A1 (en) Conveyance system
JPH0756273Y2 (en) Wafer detector
JP3007650U (en) Electronic parts packaging inspection device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961217