JPH08195417A - フィルム基板及び半導体装置 - Google Patents
フィルム基板及び半導体装置Info
- Publication number
- JPH08195417A JPH08195417A JP7004349A JP434995A JPH08195417A JP H08195417 A JPH08195417 A JP H08195417A JP 7004349 A JP7004349 A JP 7004349A JP 434995 A JP434995 A JP 434995A JP H08195417 A JPH08195417 A JP H08195417A
- Authority
- JP
- Japan
- Prior art keywords
- film substrate
- electrode
- semiconductor device
- semiconductor chip
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 半導体チップの電極に、直接フィルム基板の
電極を接続する構成の半導体装置において、半導体チッ
プとフィルム基板、或いは実装基板とフィルム基板間の
熱的不整合を緩和して、半導体装置の信頼性及び歩留り
を向上させる。 【構成】 電極2aを有する半導体チップ2に、フィル
ム基板5をフィルム基板5の上面に設けられた上部半田
電極4aと、下面に設けられた下部半田電極4bとによ
って接続する。フィルム基板5の上面5aに、上部電極
4aの高さ以下の厚さに接着材13を塗布すると共に、
フィルム基板5の下面5bに、下面電極4bの高さ以下
の厚さに接着材13を塗布する。
電極を接続する構成の半導体装置において、半導体チッ
プとフィルム基板、或いは実装基板とフィルム基板間の
熱的不整合を緩和して、半導体装置の信頼性及び歩留り
を向上させる。 【構成】 電極2aを有する半導体チップ2に、フィル
ム基板5をフィルム基板5の上面に設けられた上部半田
電極4aと、下面に設けられた下部半田電極4bとによ
って接続する。フィルム基板5の上面5aに、上部電極
4aの高さ以下の厚さに接着材13を塗布すると共に、
フィルム基板5の下面5bに、下面電極4bの高さ以下
の厚さに接着材13を塗布する。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特に
ASIC用として注目されているチップサイズパッケー
ジに関する。半導体チップを封止せずに、フィルム基板
に直接搭載する構成の半導体装置は、大きさを半導体チ
ップと略同じにすることができることからチップサイズ
パッケージとも呼ばれている。チップサイズパッケージ
は、特に端子数の多いASIC用の半導体チップの実装
に適用される場合が多いが、近年のASICのI/Oの
増加に伴い、高密度実装への要求がますます強くなって
いる。
ASIC用として注目されているチップサイズパッケー
ジに関する。半導体チップを封止せずに、フィルム基板
に直接搭載する構成の半導体装置は、大きさを半導体チ
ップと略同じにすることができることからチップサイズ
パッケージとも呼ばれている。チップサイズパッケージ
は、特に端子数の多いASIC用の半導体チップの実装
に適用される場合が多いが、近年のASICのI/Oの
増加に伴い、高密度実装への要求がますます強くなって
いる。
【0002】高密度実装には、例えば半田バンプのよう
な突起電極を用いたフリップチップ・ボンディングが有
効であるが、突起電極による実装方法は実装が良好に行
われたかを目視で認識しにくい上に、電機的導通試験も
行いにくい。よって、接続の信頼性に対しては特に留意
する必要がある。
な突起電極を用いたフリップチップ・ボンディングが有
効であるが、突起電極による実装方法は実装が良好に行
われたかを目視で認識しにくい上に、電機的導通試験も
行いにくい。よって、接続の信頼性に対しては特に留意
する必要がある。
【0003】
【従来の技術】図9に従来の半導体装置1の概略構成を
示す。半導体装置1は大別して半導体チップ2と、ポリ
イミドフィルムより構成されるフィルム基板5より構成
される。半導体チップ2には半導体チップ2に形成され
た電子回路の電気的信号を外部に取り出す電極2aが設
けられている。
示す。半導体装置1は大別して半導体チップ2と、ポリ
イミドフィルムより構成されるフィルム基板5より構成
される。半導体チップ2には半導体チップ2に形成され
た電子回路の電気的信号を外部に取り出す電極2aが設
けられている。
【0004】一方、図中に示した上記の構成のフィルム
基板5は、例えば異方導電コネクタ「セットアクシス」
と呼ばれ、すでに製品化されているものである(日東電
工(株)社製)。フィルム基板5には突起電極となる半
田電極4が上面5a、下面5bにそれぞれ突出して設け
られている。半田電極4のうち、説明の都合上フィルム
基板5の上部に突出した部分を上部半田電極4a、下面
に突出する部分を下部半田電極4bとする。上下の半田
電極4a、4bはスルーホール中の半田材4cによって
電気的に接続し一体化した構成とされている。上部半田
電極4aは半導体チップ2の電極2aとのコンタクトを
得るために設けられた電極である。また、下部電極4b
は半導体装置1の実装時において実装基板とのコンタク
トをとるために設けられたものである。
基板5は、例えば異方導電コネクタ「セットアクシス」
と呼ばれ、すでに製品化されているものである(日東電
工(株)社製)。フィルム基板5には突起電極となる半
田電極4が上面5a、下面5bにそれぞれ突出して設け
られている。半田電極4のうち、説明の都合上フィルム
基板5の上部に突出した部分を上部半田電極4a、下面
に突出する部分を下部半田電極4bとする。上下の半田
電極4a、4bはスルーホール中の半田材4cによって
電気的に接続し一体化した構成とされている。上部半田
電極4aは半導体チップ2の電極2aとのコンタクトを
得るために設けられた電極である。また、下部電極4b
は半導体装置1の実装時において実装基板とのコンタク
トをとるために設けられたものである。
【0005】半導体チップ2は、フィルム基板5に搭載
されて半導体装置1となった後に、特性の試験及びバー
インを行い良品と判断されたものが出荷され、実装基板
(図示せず)に実装される。また、半導体チップ2とフ
ィルム基板5の間に樹脂材を用いる構成のものも、従来
より使われている。この構成を図10に示す。樹脂材3
は半導体チップ2をフィルム基板5に搭載した後に半導
体チップ2とフィルム基板5間に充填(アンンダーフィ
ル)され、半導体装置1の実装工程で係る熱によって半
田電極4aに加わる応力を緩和するものである。樹脂材
3には、膨張係数が半導体チップ2とフィルム基板5の
間に位置するような値を有するエポキシ樹脂材が選ばれ
る。
されて半導体装置1となった後に、特性の試験及びバー
インを行い良品と判断されたものが出荷され、実装基板
(図示せず)に実装される。また、半導体チップ2とフ
ィルム基板5の間に樹脂材を用いる構成のものも、従来
より使われている。この構成を図10に示す。樹脂材3
は半導体チップ2をフィルム基板5に搭載した後に半導
体チップ2とフィルム基板5間に充填(アンンダーフィ
ル)され、半導体装置1の実装工程で係る熱によって半
田電極4aに加わる応力を緩和するものである。樹脂材
3には、膨張係数が半導体チップ2とフィルム基板5の
間に位置するような値を有するエポキシ樹脂材が選ばれ
る。
【0006】
【発明が解決しようとする課題】電極2aに上部半田電
極4aを接続する際には上部半田電極4aの表面を溶融
する加熱処理が必要である。この加熱処理で加えられた
熱は半導体チップ2、フィルム基板5にも及ぶ。よって
このチップ付け後に両者の膨張係数の違いにより上部半
田電極電極4aに応力が加わって、上部半田電極4aが
電極2aから剥がれてしまうという問題が生じる。
極4aを接続する際には上部半田電極4aの表面を溶融
する加熱処理が必要である。この加熱処理で加えられた
熱は半導体チップ2、フィルム基板5にも及ぶ。よって
このチップ付け後に両者の膨張係数の違いにより上部半
田電極電極4aに応力が加わって、上部半田電極4aが
電極2aから剥がれてしまうという問題が生じる。
【0007】また、上部半田電極4aと半導体チップ2
の接続が問題無く完了して半導体チップ1aが完成した
としても、半導体チップ1aは実装基板に実装される際
に再び加熱処理を受ける。この熱により、上部半田電極
4aが再び溶融して電極2aとの接続に支障をきたすこ
とになる。また、実装基板への実装後も半導体チップ
2、フィルム基板5に影響して再び上部半田電極4aに
応力が加わることになる。上部半田電極4aに加わった
応力は上部半田電極4aを電極2から剥がす方向に作用
する。このため、半導体装置1を実装基板に実装した後
も、半導体チップ2がフィルム基板5上の半田電極4a
から剥がれる危険性がある。
の接続が問題無く完了して半導体チップ1aが完成した
としても、半導体チップ1aは実装基板に実装される際
に再び加熱処理を受ける。この熱により、上部半田電極
4aが再び溶融して電極2aとの接続に支障をきたすこ
とになる。また、実装基板への実装後も半導体チップ
2、フィルム基板5に影響して再び上部半田電極4aに
応力が加わることになる。上部半田電極4aに加わった
応力は上部半田電極4aを電極2から剥がす方向に作用
する。このため、半導体装置1を実装基板に実装した後
も、半導体チップ2がフィルム基板5上の半田電極4a
から剥がれる危険性がある。
【0008】一方図9に示した半導体装置10では、半
導体チップ2とフィルム基板5の間に樹脂材3を充填
し、実装後に上部半田電極に加わる応力を緩和する構成
とされている。しかし、半導体装置10では、電極2a
と上部半田電極4aを接続した後に、樹脂材3が充填さ
れている。電極2aとフィルム基板5の間隔は上部半田
電極4aの高さと略等しい(約0.1mm)狭い空間と
なっている。この狭い空間に粘性を有する樹脂を充填
(アンダーフィル)する場合、半導体チップ2とフィル
ム基板5の間に樹脂材3が行き渡らないで空洞部分(以
下ボイドという)が発生することがあった。
導体チップ2とフィルム基板5の間に樹脂材3を充填
し、実装後に上部半田電極に加わる応力を緩和する構成
とされている。しかし、半導体装置10では、電極2a
と上部半田電極4aを接続した後に、樹脂材3が充填さ
れている。電極2aとフィルム基板5の間隔は上部半田
電極4aの高さと略等しい(約0.1mm)狭い空間と
なっている。この狭い空間に粘性を有する樹脂を充填
(アンダーフィル)する場合、半導体チップ2とフィル
ム基板5の間に樹脂材3が行き渡らないで空洞部分(以
下ボイドという)が発生することがあった。
【0009】以下にボイドの発生によって生じる問題に
ついて説明する。樹脂材3には、僅かながら(0.3%
以下)空気中の水分を吸収するという性質がある。樹脂
材3が吸収した水分は空洞となっているボイドに侵入す
る。半導体装置10に樹脂材3の充填が行われた後に続
いて下部半田電極4bを実装基板に接合する処理が行わ
れる。この処理で加えられる下部半田電極4bの表面を
溶融するための熱によって、ボイド中の水が気化して体
積膨張すると、樹脂材3に亀裂(以降この亀裂をクラッ
クと記す)が生じてしまう場合がある。クラックの発生
は、樹脂材3が半導体チップ2と上部半田電極4aとの
熱的不整合を緩和する効果を不充分にするばかりでは無
く、時として上部半田電極4aを半導体チップ2から剥
がす原因ともなり得る。
ついて説明する。樹脂材3には、僅かながら(0.3%
以下)空気中の水分を吸収するという性質がある。樹脂
材3が吸収した水分は空洞となっているボイドに侵入す
る。半導体装置10に樹脂材3の充填が行われた後に続
いて下部半田電極4bを実装基板に接合する処理が行わ
れる。この処理で加えられる下部半田電極4bの表面を
溶融するための熱によって、ボイド中の水が気化して体
積膨張すると、樹脂材3に亀裂(以降この亀裂をクラッ
クと記す)が生じてしまう場合がある。クラックの発生
は、樹脂材3が半導体チップ2と上部半田電極4aとの
熱的不整合を緩和する効果を不充分にするばかりでは無
く、時として上部半田電極4aを半導体チップ2から剥
がす原因ともなり得る。
【0010】ボイドの発生が少なくなるように粘性がよ
り低く、充填性のより高い樹脂材も開発されているが、
この樹脂材には熱膨張係数が高く熱的不整合を緩和する
効果が小さく、樹脂自身の耐湿性が低く水分を吸収し易
い性質がある。よって半導体装置10の信頼性を高める
には不充分である。
り低く、充填性のより高い樹脂材も開発されているが、
この樹脂材には熱膨張係数が高く熱的不整合を緩和する
効果が小さく、樹脂自身の耐湿性が低く水分を吸収し易
い性質がある。よって半導体装置10の信頼性を高める
には不充分である。
【0011】本発明は上記の点に鑑みて行われたもので
あり、より信頼性の高いチップサイズパッケージタイプ
の半導体装置を提供することを目的とするものである。
あり、より信頼性の高いチップサイズパッケージタイプ
の半導体装置を提供することを目的とするものである。
【0012】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では以下の各手段を講じたことを特徴とす
るものである。請求項1記載のフィルム基板では、上面
に接着材を設けたフィルム基板において、接着材の熱膨
張係数が、フィルム基板よりも小さいことを特徴とする
ものである。
めに、本発明では以下の各手段を講じたことを特徴とす
るものである。請求項1記載のフィルム基板では、上面
に接着材を設けたフィルム基板において、接着材の熱膨
張係数が、フィルム基板よりも小さいことを特徴とする
ものである。
【0013】請求項2記載のフィルム基板では、フィル
ム基板の上面に接着材が設けられると共に、下面にも接
着材が設けられ、かつ上面の接着材と下面の接着材が共
にフィルム基板よりも小さい熱膨張係数を有することを
特徴とするものである。
ム基板の上面に接着材が設けられると共に、下面にも接
着材が設けられ、かつ上面の接着材と下面の接着材が共
にフィルム基板よりも小さい熱膨張係数を有することを
特徴とするものである。
【0014】請求項3記載のフィルム基板では、予め上
面に接着材が設けられると共にスルーホール,上部電
極,及び下部電極が形成されたフィルム基板に、電極を
有する半導体チップを搭載した半導体装置において、接
着材の熱膨張係数が、フィルム基板よりも小さいことを
特徴とするものである。
面に接着材が設けられると共にスルーホール,上部電
極,及び下部電極が形成されたフィルム基板に、電極を
有する半導体チップを搭載した半導体装置において、接
着材の熱膨張係数が、フィルム基板よりも小さいことを
特徴とするものである。
【0015】請求項4記載のフィルム基板では、フィル
ム基板の上面に接着材が設けられると共に、下面にも接
着材が設けられたことを特徴とするものである。請求項
5記載のフィルム基板では、電極を有する半導体チップ
と、半導体チップを搭載するフィルム基板と、半導体チ
ップ下面とフィルム基板の上面の間隙に充填される第1
の樹脂材と、第1の樹脂材表面を被覆する第2の樹脂材
とよりなり、第1の樹脂が、第2の樹脂よりも高い充填
性を有し、かつ第2の樹脂が第1の樹脂よりも高い耐湿
性を有することを特徴とするものである。
ム基板の上面に接着材が設けられると共に、下面にも接
着材が設けられたことを特徴とするものである。請求項
5記載のフィルム基板では、電極を有する半導体チップ
と、半導体チップを搭載するフィルム基板と、半導体チ
ップ下面とフィルム基板の上面の間隙に充填される第1
の樹脂材と、第1の樹脂材表面を被覆する第2の樹脂材
とよりなり、第1の樹脂が、第2の樹脂よりも高い充填
性を有し、かつ第2の樹脂が第1の樹脂よりも高い耐湿
性を有することを特徴とするものである。
【0016】請求項6記載のフィルム基板では、突起電
極のうち、フィルム基板の上部に突出する電極を、フィ
ルム基板の下部に突出する電極を形成する金属部材より
も融点の高い金属部材によって形成することを特徴とす
るものである。
極のうち、フィルム基板の上部に突出する電極を、フィ
ルム基板の下部に突出する電極を形成する金属部材より
も融点の高い金属部材によって形成することを特徴とす
るものである。
【0017】請求項7記載のフィルム基板では、請求項
3乃至6のいずれかに記載の半導体装置において、フィ
ルム基板上に、半導体チップの電極と電気的に接続され
る配線と、配線と電気的に接続する試験用電極とを設け
て、半導体装置を実装する前後に半導体装置の試験を行
うことが可能である構成とすることを特徴とするもので
ある。
3乃至6のいずれかに記載の半導体装置において、フィ
ルム基板上に、半導体チップの電極と電気的に接続され
る配線と、配線と電気的に接続する試験用電極とを設け
て、半導体装置を実装する前後に半導体装置の試験を行
うことが可能である構成とすることを特徴とするもので
ある。
【0018】請求項8記載のフィルム基板では、配線
と、試験用電極を設けたフィルム基板にスリットを設け
て、実装時にフィルム基板を折り曲げて実装することを
特徴とするものである。
と、試験用電極を設けたフィルム基板にスリットを設け
て、実装時にフィルム基板を折り曲げて実装することを
特徴とするものである。
【0019】
【作用】上記の各手段は下記のように作用する。請求項
1及び3記載の発明によれば、フィルム基板の上面にフ
ィルム基板よりも熱膨張係数の小さな材料よりなる接着
材を塗布することによって、フィルム基板の熱膨張後の
収縮を緩和する。よって、突起電極にかかる応力が緩和
されて、突起電極が半導体チップの電極から剥がれてし
まうことを防ぐことができる。
1及び3記載の発明によれば、フィルム基板の上面にフ
ィルム基板よりも熱膨張係数の小さな材料よりなる接着
材を塗布することによって、フィルム基板の熱膨張後の
収縮を緩和する。よって、突起電極にかかる応力が緩和
されて、突起電極が半導体チップの電極から剥がれてし
まうことを防ぐことができる。
【0020】請求項2及び4記載の発明によれば、フィ
ルム基板の上面にフィルム基板よりも熱膨張係数の小さ
な材料よりなる接着材を塗布することにに加えて、フィ
ルム基板の下面にも接着材を塗布する。よって、半導体
装置を実装基板に実装する際にもフィルム基板の熱膨張
後の収縮を緩和するから、突起電極にかかる応力が緩和
され、突起電極が半導体チップの電極、実装基板上の電
極から剥がれてしまうことを防ぐことができる。
ルム基板の上面にフィルム基板よりも熱膨張係数の小さ
な材料よりなる接着材を塗布することにに加えて、フィ
ルム基板の下面にも接着材を塗布する。よって、半導体
装置を実装基板に実装する際にもフィルム基板の熱膨張
後の収縮を緩和するから、突起電極にかかる応力が緩和
され、突起電極が半導体チップの電極、実装基板上の電
極から剥がれてしまうことを防ぐことができる。
【0021】請求項5記載の発明によれば、フィルム基
板の上面に充填性の高い第1の樹脂材を充填することに
よって、ボイドの発生を抑止する。ボイドの発生を低減
する。また、耐湿性の高い第2の樹脂材によって第1の
樹脂材表面を被覆することにより、第1の樹脂に水分が
吸収されることを防いでボイドによるクラックの発生を
防ぐことができる。
板の上面に充填性の高い第1の樹脂材を充填することに
よって、ボイドの発生を抑止する。ボイドの発生を低減
する。また、耐湿性の高い第2の樹脂材によって第1の
樹脂材表面を被覆することにより、第1の樹脂に水分が
吸収されることを防いでボイドによるクラックの発生を
防ぐことができる。
【0022】請求項6記載の発明によれば、突起電極の
うち、フィルム基板の上部に突出する電極を、フィルム
基板の下部に突出する電極を形成する金属部材よりも融
点の高い金属部材によって形成する。このことにより、
先に行うフィルム基板に半導体チップを搭載するプロセ
スよりも、後に行う半導体装置を実装基板に実装するプ
ロセスを低い温度で行うことができる。半導体チップを
フィルム基板に搭載する突起電極は、後で行われる実装
工程で再び溶融して半導体チップとフィルム基板との接
続に支障をきたすことが無い。
うち、フィルム基板の上部に突出する電極を、フィルム
基板の下部に突出する電極を形成する金属部材よりも融
点の高い金属部材によって形成する。このことにより、
先に行うフィルム基板に半導体チップを搭載するプロセ
スよりも、後に行う半導体装置を実装基板に実装するプ
ロセスを低い温度で行うことができる。半導体チップを
フィルム基板に搭載する突起電極は、後で行われる実装
工程で再び溶融して半導体チップとフィルム基板との接
続に支障をきたすことが無い。
【0023】請求項7記載の発明によれば、フィルム基
板上で半導体チップの試験及びバーインを行うことによ
って、実装基板への実装以前に良品チップの選別及び半
導体チップと突起電極の電気的な接続が正常に行われて
いるかの試験を行うことができ。よって不良チップを実
装基板へ実装することを回避することができる。
板上で半導体チップの試験及びバーインを行うことによ
って、実装基板への実装以前に良品チップの選別及び半
導体チップと突起電極の電気的な接続が正常に行われて
いるかの試験を行うことができ。よって不良チップを実
装基板へ実装することを回避することができる。
【0024】また、実装後に半導体装置と実装基板の接
続を試験する場合において、実装基板との接続不良やど
の半導体装置が不良の原因となっているかを容易に発見
できる。不良と判断された半導体装置の接続部の再接合
や不良と判断された半導体チップのみを交換することに
より実装基板全体の歩留りを向上させることができる。
続を試験する場合において、実装基板との接続不良やど
の半導体装置が不良の原因となっているかを容易に発見
できる。不良と判断された半導体装置の接続部の再接合
や不良と判断された半導体チップのみを交換することに
より実装基板全体の歩留りを向上させることができる。
【0025】請求項8記載の発明によれば、フィルム基
板にスリットを設けたことによって、実装時にフィルム
基板を折り曲げて実装することができるため、半導体装
置の平面状の大きさは略半導体チップと同程度となる。
フィルム基板に試験用の配線や電極を設けても尚、半導
体装置の実装密度を高く維持することができる。
板にスリットを設けたことによって、実装時にフィルム
基板を折り曲げて実装することができるため、半導体装
置の平面状の大きさは略半導体チップと同程度となる。
フィルム基板に試験用の配線や電極を設けても尚、半導
体装置の実装密度を高く維持することができる。
【0026】
【実施例】図1は、本発明の第1実施例の半導体装置1
1の構成を示す図である。以下に、図1を用いて本発明
の第1実施例の構成について述べる。半導体装置11
は、大別して半導体チップ2とフィルム基板5とから構
成されている。
1の構成を示す図である。以下に、図1を用いて本発明
の第1実施例の構成について述べる。半導体装置11
は、大別して半導体チップ2とフィルム基板5とから構
成されている。
【0027】図中、前記した従来の半導体装置1と同一
の構成については、同一符号を記して示すものとする。
半導体チップ2の電極2aはアルミニウム製で、チップ
下面の周辺部分に3列に設けられている。フィルム基板
5はポリイミド製のテープで、電極2aに当接する位置
にスルーホール6が設けられている。電極4のうちスル
ーホール6より上面に突出する部分を上部半田電極4
a、下部に突出する部分を下部半田電極を4bとする。
の構成については、同一符号を記して示すものとする。
半導体チップ2の電極2aはアルミニウム製で、チップ
下面の周辺部分に3列に設けられている。フィルム基板
5はポリイミド製のテープで、電極2aに当接する位置
にスルーホール6が設けられている。電極4のうちスル
ーホール6より上面に突出する部分を上部半田電極4
a、下部に突出する部分を下部半田電極を4bとする。
【0028】電極2aとフィルム基板5の上面との間隙
には接着材13が介装されている。接着材13は半導体
チップ2を搭載する以前に、予めフィルム基板5に塗布
されたものである。ここで、本実施例で用いたスルーホ
ール6に半田電極4を設ける工程について説明する。
には接着材13が介装されている。接着材13は半導体
チップ2を搭載する以前に、予めフィルム基板5に塗布
されたものである。ここで、本実施例で用いたスルーホ
ール6に半田電極4を設ける工程について説明する。
【0029】先ずスルーホール6内に半田材4cを充填
する。続いてフィルム基板5の面5aから、上部半田電
極4aとなる半田ボールを半田材4c上に載置して、半
田が溶融する温度以上の温度で加熱する。半田の表面張
力により半田材4cと半田ボールとが接着して上部電極
4aとなる。同様にフィルム基板5の面5bから、塗布
された半田材4c上に半田ボールを載置して220℃〜
230℃の高い温度で加熱すると、下部電極4bが形成
される。
する。続いてフィルム基板5の面5aから、上部半田電
極4aとなる半田ボールを半田材4c上に載置して、半
田が溶融する温度以上の温度で加熱する。半田の表面張
力により半田材4cと半田ボールとが接着して上部電極
4aとなる。同様にフィルム基板5の面5bから、塗布
された半田材4c上に半田ボールを載置して220℃〜
230℃の高い温度で加熱すると、下部電極4bが形成
される。
【0030】上記工程を経て完成したフィルム基板5を
半導体チップ2と接続してチップサイズパッケージ型の
半導体装置11を構成する。半導体チップ2の電極2a
と上部半田電極4aを接続する場合においても共晶半田
が溶融する温度以上の、220℃〜230℃の温度を加
えなければならない。この工程で加えられる熱によって
フィルム基板5、半導体チップ2も加熱されるから両者
共に熱膨張を起こす。加熱された時点では上部半田電極
4aも溶融した状態であるから半導体チップ2、フィル
ム基板5が膨張しても接続した状態でいることが可能で
ある。
半導体チップ2と接続してチップサイズパッケージ型の
半導体装置11を構成する。半導体チップ2の電極2a
と上部半田電極4aを接続する場合においても共晶半田
が溶融する温度以上の、220℃〜230℃の温度を加
えなければならない。この工程で加えられる熱によって
フィルム基板5、半導体チップ2も加熱されるから両者
共に熱膨張を起こす。加熱された時点では上部半田電極
4aも溶融した状態であるから半導体チップ2、フィル
ム基板5が膨張しても接続した状態でいることが可能で
ある。
【0031】しかし、冷却後に半導体チップ2、フィル
ム基板5共に収縮する際には、上部半田電極4aは固ま
っている。半導体チップ2の基板であるSiの熱膨張係
数は3×10-6cm/cm/℃であり、ポリイミドフィ
ルムからなるフィルム基板5の熱膨張係数は2×10-5
cm/cm/℃である。両者の熱膨張係数の違いによっ
て上部半田電極4aが固まった冷却後に、ポリイミドフ
ィルム5の方が大きく収縮する。よって、上部半田電極
4aに応力が加わり、時には上部半田電極4aが電極2
aから剥がれてしまうこともある。
ム基板5共に収縮する際には、上部半田電極4aは固ま
っている。半導体チップ2の基板であるSiの熱膨張係
数は3×10-6cm/cm/℃であり、ポリイミドフィ
ルムからなるフィルム基板5の熱膨張係数は2×10-5
cm/cm/℃である。両者の熱膨張係数の違いによっ
て上部半田電極4aが固まった冷却後に、ポリイミドフ
ィルム5の方が大きく収縮する。よって、上部半田電極
4aに応力が加わり、時には上部半田電極4aが電極2
aから剥がれてしまうこともある。
【0032】本実施例の特徴となる構成である接着材1
3は、この応力を緩和するために電極2aとフィルム基
板5とを接続する前に予め塗布されたものである。即
ち、膨張係数の異なる半導体チップ2と、フィルム基板
5を合わせて加熱した場合、両者は加熱時に膨張し、常
温へ戻った時にはもとの大きさに収縮する。つまり、加
熱時と常温時では大きさが変動するわけであるが、この
変動の大きさは両者の熱膨張係数の差と相関を持つ。よ
って接着材13には、低応力エポキシ樹脂のようにポリ
イミドフィルムよりも熱膨張係数の小さな部材が用いら
れる。
3は、この応力を緩和するために電極2aとフィルム基
板5とを接続する前に予め塗布されたものである。即
ち、膨張係数の異なる半導体チップ2と、フィルム基板
5を合わせて加熱した場合、両者は加熱時に膨張し、常
温へ戻った時にはもとの大きさに収縮する。つまり、加
熱時と常温時では大きさが変動するわけであるが、この
変動の大きさは両者の熱膨張係数の差と相関を持つ。よ
って接着材13には、低応力エポキシ樹脂のようにポリ
イミドフィルムよりも熱膨張係数の小さな部材が用いら
れる。
【0033】半導体チップ2とフィルム基板5を接続す
る際の加熱後にフィルム基板5は半導体チップ2よりも
収縮する度合いが大きい。上部半田電極4aは電極2a
上に固定されたままで、フィルム基板5の収縮に合わせ
て外側に引かれる応力が加わることになる。この時、接
着材13の膨張係数はフィルム基板5よりも小さく、半
導体チップ2よりも大きいため、フィルム基板5の膨張
を抑制して上部半田電極4aに印加される応力を緩和す
ることができる。
る際の加熱後にフィルム基板5は半導体チップ2よりも
収縮する度合いが大きい。上部半田電極4aは電極2a
上に固定されたままで、フィルム基板5の収縮に合わせ
て外側に引かれる応力が加わることになる。この時、接
着材13の膨張係数はフィルム基板5よりも小さく、半
導体チップ2よりも大きいため、フィルム基板5の膨張
を抑制して上部半田電極4aに印加される応力を緩和す
ることができる。
【0034】また、接着材13はフィルム基板5に半導
体チップ2を接続する以前に塗布するので、フィルム基
板5上に一様に塗布することが可能である。一様に塗布
された接着材13は、フィルム基板5に半導体チップ2
を接続した際にフィルム基板5と半導体チップ2の間を
隙間無く埋めて、ボイド等を発生することが無い。
体チップ2を接続する以前に塗布するので、フィルム基
板5上に一様に塗布することが可能である。一様に塗布
された接着材13は、フィルム基板5に半導体チップ2
を接続した際にフィルム基板5と半導体チップ2の間を
隙間無く埋めて、ボイド等を発生することが無い。
【0035】但し、接着材13の塗布された厚みが上部
半田電極4aの高さよりも厚いと、上部半田電極4aと
電極2aが接触することを妨げて、上部半田電極4aと
電極2aの抵抗値高くなる。よって、接着材13の塗布
に当たっては、塗布厚を上部半田ボール4aの高さ以下
にすることが必要である。
半田電極4aの高さよりも厚いと、上部半田電極4aと
電極2aが接触することを妨げて、上部半田電極4aと
電極2aの抵抗値高くなる。よって、接着材13の塗布
に当たっては、塗布厚を上部半田ボール4aの高さ以下
にすることが必要である。
【0036】尚、半田電極を形成する工程において、フ
ィルム基板の上面と下面の半田ボールの大きさを異なら
せることも可能である。この例としてフィルム基板25
を図2に示す。フィルム基板25では下部半田電極4b
が、上部半田電極4aよりも大きい構成となっている。
これは半導体チップ2上の電極2aが小さいために、電
極2aと接続する上部半田電極4aを小さく形成する必
要がある。しかし下部半田電極4bは、半導体チップを
低い抵抗,インダクタンスで実装基板に実装することが
好ましい。よって、実装基板と接触する面積が広くなる
ように大きく形成されるのである。
ィルム基板の上面と下面の半田ボールの大きさを異なら
せることも可能である。この例としてフィルム基板25
を図2に示す。フィルム基板25では下部半田電極4b
が、上部半田電極4aよりも大きい構成となっている。
これは半導体チップ2上の電極2aが小さいために、電
極2aと接続する上部半田電極4aを小さく形成する必
要がある。しかし下部半田電極4bは、半導体チップを
低い抵抗,インダクタンスで実装基板に実装することが
好ましい。よって、実装基板と接触する面積が広くなる
ように大きく形成されるのである。
【0037】本実施例によれば、予めフィルム基板5に
塗布された接着材13を用いることによって、ボイドの
発生が無い良好な状態で半導体チップ2とフィルム基板
5を接続することができた。よって、両者の熱膨張の違
いによって起こる熱的不整合を緩和することができる。
塗布された接着材13を用いることによって、ボイドの
発生が無い良好な状態で半導体チップ2とフィルム基板
5を接続することができた。よって、両者の熱膨張の違
いによって起こる熱的不整合を緩和することができる。
【0038】次に本発明の第2実施例について以下に述
べる。図3は第2実施例の概略構成を示す図である。図
3においても先に説明したものと同一の構成に対しては
同一符号を記すものとする。第2実施例の特徴となる点
は、接着材13を半導体チップ2とフィルム基板5の間
に介装すると共に、実装する実装基板(図示せず)とフ
ィルム基板5との間にも接着材33を介装した構成とし
た点である。
べる。図3は第2実施例の概略構成を示す図である。図
3においても先に説明したものと同一の構成に対しては
同一符号を記すものとする。第2実施例の特徴となる点
は、接着材13を半導体チップ2とフィルム基板5の間
に介装すると共に、実装する実装基板(図示せず)とフ
ィルム基板5との間にも接着材33を介装した構成とし
た点である。
【0039】半導体装置21は実装基板に実装される際
に再び半田の溶融する温度以上の熱を加えられる。面5
bに塗布された接着材33は、実装基板と半導体装置2
1とを加熱処理により接続した後、下部半田電極4bに
加わる応力を緩和するための構成である。
に再び半田の溶融する温度以上の熱を加えられる。面5
bに塗布された接着材33は、実装基板と半導体装置2
1とを加熱処理により接続した後、下部半田電極4bに
加わる応力を緩和するための構成である。
【0040】半導体装置21を構成するフィルム基板5
は実装工程で、先に行われた搭載工程と同様に加熱処理
によって膨張し、加熱終了後、常温に戻るにつれて収縮
する。半導体装置21のフィルム基板5は、実装基板2
よりも膨張、収縮する度合いが大きいから、収縮時には
下部半田電極4bに剥がれ方向の応力が加わえられる。
このことによって実装が完了した半導体装置21が、実
装工程後にフィルム基板5より剥がれてしまうことが起
こり得る。 従って、接着材33には膨張係数がフィル
ム基板5よりも小さく、半導体チップ2よりも大きく、
実装基板に近似する部材を用いて、フィルム基板5の膨
張を抑制して下部半田電極4bに係る応力を緩和するこ
とができるように構成する。
は実装工程で、先に行われた搭載工程と同様に加熱処理
によって膨張し、加熱終了後、常温に戻るにつれて収縮
する。半導体装置21のフィルム基板5は、実装基板2
よりも膨張、収縮する度合いが大きいから、収縮時には
下部半田電極4bに剥がれ方向の応力が加わえられる。
このことによって実装が完了した半導体装置21が、実
装工程後にフィルム基板5より剥がれてしまうことが起
こり得る。 従って、接着材33には膨張係数がフィル
ム基板5よりも小さく、半導体チップ2よりも大きく、
実装基板に近似する部材を用いて、フィルム基板5の膨
張を抑制して下部半田電極4bに係る応力を緩和するこ
とができるように構成する。
【0041】また、接着材33は実装工程の以前に予め
フィルム基板5の面5bに塗布するので、面5b上に一
様に塗布することが可能である。一様に塗布された接着
材33は、半導体装置11を実装基板に実装する際に、
フィルム基板5と実装基板の間を隙間無く埋めて、ボイ
ド等を発生することが無い。
フィルム基板5の面5bに塗布するので、面5b上に一
様に塗布することが可能である。一様に塗布された接着
材33は、半導体装置11を実装基板に実装する際に、
フィルム基板5と実装基板の間を隙間無く埋めて、ボイ
ド等を発生することが無い。
【0042】但し、接着材33の塗布された厚みが下部
半田電極4bの高さよりも厚いと、下部半田電極4bと
実装基板の電極が接触することを妨げられて、下部半田
電極4bと実装基板との抵抗値を高くする。よって、接
着材33の塗布に当たっては、塗布厚を下部半田電極4
bの高さ以下にすることが必要である。
半田電極4bの高さよりも厚いと、下部半田電極4bと
実装基板の電極が接触することを妨げられて、下部半田
電極4bと実装基板との抵抗値を高くする。よって、接
着材33の塗布に当たっては、塗布厚を下部半田電極4
bの高さ以下にすることが必要である。
【0043】尚、接着材13と接着材33には同じ種類
のものを用いても良いが、より半導体チップ2をフィル
ム基板5に実装するのに適した部材と、半導体装置21
の実装に使用するのに適した部材がある場合には両者を
異なる部材とすることも可能である。
のものを用いても良いが、より半導体チップ2をフィル
ム基板5に実装するのに適した部材と、半導体装置21
の実装に使用するのに適した部材がある場合には両者を
異なる部材とすることも可能である。
【0044】次に本発明の第3実施例について述べる。
図4は第3実施例の半導体装置31の概略構成を図示し
たものである。本実施例の半導体装置31の特徴は、半
導体チップ2とフィルム基板15の間に充填された第1
の樹脂材23の表面に、樹脂材43を第2の樹脂材とし
て塗布した構成となっている点である。半導体チップ2
とフィルム基板5との間に充填された樹脂材23は、半
導体チップ2とフィルム基板5間のボイドの発生が少な
く、熱膨張係数がフィルム基板よりも小さい部材であ
る。但し、第1の樹脂材23のみで耐湿性をも含めたす
べての特性に優れることは困難である。
図4は第3実施例の半導体装置31の概略構成を図示し
たものである。本実施例の半導体装置31の特徴は、半
導体チップ2とフィルム基板15の間に充填された第1
の樹脂材23の表面に、樹脂材43を第2の樹脂材とし
て塗布した構成となっている点である。半導体チップ2
とフィルム基板5との間に充填された樹脂材23は、半
導体チップ2とフィルム基板5間のボイドの発生が少な
く、熱膨張係数がフィルム基板よりも小さい部材であ
る。但し、第1の樹脂材23のみで耐湿性をも含めたす
べての特性に優れることは困難である。
【0045】よって、例えばより耐湿性の高い第2の樹
脂材43を表面に塗布し、樹脂材23に水分が吸収され
ることを防ぐ構成としている。上記構成によって、樹脂
材23の充填及び熱的整合性における長所と、樹脂材4
3の耐湿性が高い特性の長所の両方を生かすことが可能
となる。
脂材43を表面に塗布し、樹脂材23に水分が吸収され
ることを防ぐ構成としている。上記構成によって、樹脂
材23の充填及び熱的整合性における長所と、樹脂材4
3の耐湿性が高い特性の長所の両方を生かすことが可能
となる。
【0046】よって、ボイドの発生の低減と耐湿性の向
上の両方を実現できることによって、半導体装置31の
信頼性が高められる。次に本発明の第4実施例について
述べる。図5は第4実施例の半導体装置41の構成につ
いて図示するものである。
上の両方を実現できることによって、半導体装置31の
信頼性が高められる。次に本発明の第4実施例について
述べる。図5は第4実施例の半導体装置41の構成につ
いて図示するものである。
【0047】半導体装置41は基本的には半導体装置1
1と同様の構成である。但し、本実施例では上部半田電
極14と下部半田電極24の融点が異なることが特徴と
なる。2種類の半田のうち、上部半田電極14を形成す
る半田を高融点半田14a、下部半田電極24を形成す
る半田を低融点24aとする。両者の違いは、鉛(P
b)と、錫(Sn)との組成比によるものである。
1と同様の構成である。但し、本実施例では上部半田電
極14と下部半田電極24の融点が異なることが特徴と
なる。2種類の半田のうち、上部半田電極14を形成す
る半田を高融点半田14a、下部半田電極24を形成す
る半田を低融点24aとする。両者の違いは、鉛(P
b)と、錫(Sn)との組成比によるものである。
【0048】上部半田電極14の形成する高融点半田1
4aには、例えば前記してきた実施例で使用した90P
b/10Sn(数字は組成比を重量wt%で表してい
る)の半田を用いる。この90Pb/10Sn半田の液
相温度は216℃である。これに対して下部半田電極2
4を形成した低融点半田24aには、例えば63Pb/
37Snを用いる。この融点は183℃である。
4aには、例えば前記してきた実施例で使用した90P
b/10Sn(数字は組成比を重量wt%で表してい
る)の半田を用いる。この90Pb/10Sn半田の液
相温度は216℃である。これに対して下部半田電極2
4を形成した低融点半田24aには、例えば63Pb/
37Snを用いる。この融点は183℃である。
【0049】以下に、上部と下部で融点の異なる半田に
よって電極を形成する工程を述べる。先ず、高融点半田
14aをフィルム基板5に設けたスルーホール6の中に
充填して、更に下面5bに引き出す。次に上面に高融点
半田14aによって形成した上部半田電極14を載置す
る。上部半田電極14に半導体チップ2の電極2aを合
わせて250〜260℃で加熱する。続いて引き出した
高融点半田14aの上に低融点半田24aの下部半田電
極24を載置して220〜230℃の熱を加える。加熱
された下部半田電極24は高融点半田14a上に接続す
る。尚、下面5bの配線パターンを内側に引き入れて
(ファン・イン)下部半田電極34をエリア・アレイ状
に形成することも可能である。
よって電極を形成する工程を述べる。先ず、高融点半田
14aをフィルム基板5に設けたスルーホール6の中に
充填して、更に下面5bに引き出す。次に上面に高融点
半田14aによって形成した上部半田電極14を載置す
る。上部半田電極14に半導体チップ2の電極2aを合
わせて250〜260℃で加熱する。続いて引き出した
高融点半田14aの上に低融点半田24aの下部半田電
極24を載置して220〜230℃の熱を加える。加熱
された下部半田電極24は高融点半田14a上に接続す
る。尚、下面5bの配線パターンを内側に引き入れて
(ファン・イン)下部半田電極34をエリア・アレイ状
に形成することも可能である。
【0050】本実施例の構成では、上部半田電極14
と、下部半田電極24とで異なる融点の半田を用いるこ
とによって、先に設けられた上部半田電極14に溶融す
るような温度を加えることが無くなる。よって半導体チ
ップ2と半田電極14との接続が実装時に損なわれるこ
とが無くなって半導体装置41の信頼性を高くする。
と、下部半田電極24とで異なる融点の半田を用いるこ
とによって、先に設けられた上部半田電極14に溶融す
るような温度を加えることが無くなる。よって半導体チ
ップ2と半田電極14との接続が実装時に損なわれるこ
とが無くなって半導体装置41の信頼性を高くする。
【0051】次に本発明の第5実施例について述べる。
第5実施例は、本発明の信頼性をより高めるために半導
体装置の試験及びバーインを行える構成とした事を特徴
とするものである。図6(a)及び(b)は本発明の第
5実施例の要部の構成を示す図である。図6(a)は試
験用の電極12を設けたフィルム基板15の平面図で、
図6(b)は図6(a)に示したフィルム基板15の上
面に半導体チップ2を搭載した状態の平面図である。
第5実施例は、本発明の信頼性をより高めるために半導
体装置の試験及びバーインを行える構成とした事を特徴
とするものである。図6(a)及び(b)は本発明の第
5実施例の要部の構成を示す図である。図6(a)は試
験用の電極12を設けたフィルム基板15の平面図で、
図6(b)は図6(a)に示したフィルム基板15の上
面に半導体チップ2を搭載した状態の平面図である。
【0052】フィルム基板15は先に、第1乃至第4実
施例で述べたフィルム基板5と同様のフィルム基板に半
導体装置を試験するための回路が設けられたものであ
る。先ず図6(a)で示すフィルム基板15の構成を説
明する。フィルム基板15はフィルム基板5同様にポリ
イミド製のテープである。15aはフィルム基板15上
にパッド12、配線34のマスクパターンをエッチング
によってパターニングするための位置合わせ及びテープ
送り孔である。上部半田電極4aは後で搭載される半導
体チップ2の電極に相当する位置に予め設けられる。上
部半田電極4aの周囲には銅箔をエッチングし無電解ス
ズ或いは無電解ニッケル/金を施されたパッド12が設
けられており、上部半田電極4aはパッド12と配線3
4によってつながれている。
施例で述べたフィルム基板5と同様のフィルム基板に半
導体装置を試験するための回路が設けられたものであ
る。先ず図6(a)で示すフィルム基板15の構成を説
明する。フィルム基板15はフィルム基板5同様にポリ
イミド製のテープである。15aはフィルム基板15上
にパッド12、配線34のマスクパターンをエッチング
によってパターニングするための位置合わせ及びテープ
送り孔である。上部半田電極4aは後で搭載される半導
体チップ2の電極に相当する位置に予め設けられる。上
部半田電極4aの周囲には銅箔をエッチングし無電解ス
ズ或いは無電解ニッケル/金を施されたパッド12が設
けられており、上部半田電極4aはパッド12と配線3
4によってつながれている。
【0053】次に図6(a)で示したフィルム基板15
に半導体チップ2を搭載した半導体装置61について図
6(b)を用いて説明する。図中2で示すのは半導体チ
ップ2の背面である。これに対向する面上には電極2a
が上部半田電極4aと同様の配置で設けられている。電
極2aが上部半田電極4aと接続されるように半導体チ
ップ2をフィルム基板15上に合わせてフリップチップ
・ボンディングで接続すると、電極2a、上部半田電極
4a、配線34、パッド12は電気的に接続された状態
となる。従って、半導体装置31は実装以前に、パッド
12を使って半導体チップ2の特性を測定できる構成と
なる。
に半導体チップ2を搭載した半導体装置61について図
6(b)を用いて説明する。図中2で示すのは半導体チ
ップ2の背面である。これに対向する面上には電極2a
が上部半田電極4aと同様の配置で設けられている。電
極2aが上部半田電極4aと接続されるように半導体チ
ップ2をフィルム基板15上に合わせてフリップチップ
・ボンディングで接続すると、電極2a、上部半田電極
4a、配線34、パッド12は電気的に接続された状態
となる。従って、半導体装置31は実装以前に、パッド
12を使って半導体チップ2の特性を測定できる構成と
なる。
【0054】本発明の半導体装置は半導体チップ2に直
接上部半田電極4aを接続した構成であるから、樹脂等
で封止した半導体装置と比較すると、実装時の加熱処理
によって影響されやすく、信頼性の評価はより重要にな
る。更に、実装基板に多数の半導体チップ2を実装して
から不良半導体チップが検出された場合、実装された半
導体チップ2のうちどれが不良の原因か判別する手順は
煩雑である。
接上部半田電極4aを接続した構成であるから、樹脂等
で封止した半導体装置と比較すると、実装時の加熱処理
によって影響されやすく、信頼性の評価はより重要にな
る。更に、実装基板に多数の半導体チップ2を実装して
から不良半導体チップが検出された場合、実装された半
導体チップ2のうちどれが不良の原因か判別する手順は
煩雑である。
【0055】よって、実装前に半導体チップ2の試験及
びバーインを行いknown−good−dieを得る
ことができる本実施例の構成は半導体装置31及び半導
体装置31を実装した実装基板の歩留りを向上に寄与す
るものである。また、フィルム表面のパッド12を用い
て実装基板への実装後にインサーキット・テストを行う
ことで、半田実装後の不良箇所を容易に特定することが
できることも特徴の一つである。
びバーインを行いknown−good−dieを得る
ことができる本実施例の構成は半導体装置31及び半導
体装置31を実装した実装基板の歩留りを向上に寄与す
るものである。また、フィルム表面のパッド12を用い
て実装基板への実装後にインサーキット・テストを行う
ことで、半田実装後の不良箇所を容易に特定することが
できることも特徴の一つである。
【0056】但し、本実施例の構成ではフィルム基板1
5にパッド12、配線34を設けるスペースが必要とな
るために、フィルム基板15の大きさが半導体チップ2
よりも大きくなる。フィルム基板15の大きさが大きく
なれば、半導体装置31の大きさも大きくなり、実装の
高密度化に不利である。そこで、本実施例では図7に示
すようにフィルム基板15の四隅にスリット17を設け
た。スリット17を設けることによって、フィルム基板
15を折り曲げて実装することが可能となった。
5にパッド12、配線34を設けるスペースが必要とな
るために、フィルム基板15の大きさが半導体チップ2
よりも大きくなる。フィルム基板15の大きさが大きく
なれば、半導体装置31の大きさも大きくなり、実装の
高密度化に不利である。そこで、本実施例では図7に示
すようにフィルム基板15の四隅にスリット17を設け
た。スリット17を設けることによって、フィルム基板
15を折り曲げて実装することが可能となった。
【0057】フィルム基板15を折り曲げて実装した半
導体装置31を図8に示す。図示するように、スリット
17の端部からフィルム基板15を折り曲げた半導体装
置31は略半導体チップ2の大きさと同等の大きさとな
り、実装密度を低下させることが無い。
導体装置31を図8に示す。図示するように、スリット
17の端部からフィルム基板15を折り曲げた半導体装
置31は略半導体チップ2の大きさと同等の大きさとな
り、実装密度を低下させることが無い。
【0058】
【発明の効果】上述のように本発明によれば、下記の種
々の効果を実現することがてきる。請求項1及び3記載
の発明によれば、フィルム基板の上面に接着材を塗布す
ることによって、半導体チップとフィルム基板間の熱的
不整合を緩和させることができる。このために突起電極
にかかる剥がれ方向の応力を抑止して半導体装置の信頼
性を高めることが可能となる。
々の効果を実現することがてきる。請求項1及び3記載
の発明によれば、フィルム基板の上面に接着材を塗布す
ることによって、半導体チップとフィルム基板間の熱的
不整合を緩和させることができる。このために突起電極
にかかる剥がれ方向の応力を抑止して半導体装置の信頼
性を高めることが可能となる。
【0059】また、この時フィルム基板上に予め接着材
を塗布しておくことによって充分に電極間を接着材で埋
めることが可能となり、接着材中にボイドが発生するこ
とを防止することができる。よって、ボイドによるクラ
ックの発生を低減することによっても半導体装置の歩留
りを向上させると共に信頼性を高めることが可能とな
る。
を塗布しておくことによって充分に電極間を接着材で埋
めることが可能となり、接着材中にボイドが発生するこ
とを防止することができる。よって、ボイドによるクラ
ックの発生を低減することによっても半導体装置の歩留
りを向上させると共に信頼性を高めることが可能とな
る。
【0060】また、請求項2及び4記載の発明によれ
ば、フィルム基板の上面及び下面に接着材を塗布するこ
とによって、半導体チップとフィルム基板、実装基板の
熱的不整合を緩和させることができる。このために突起
電極にかかる剥がれ方向の応力を抑止して半導体装置の
信頼性を高めることが可能となる。
ば、フィルム基板の上面及び下面に接着材を塗布するこ
とによって、半導体チップとフィルム基板、実装基板の
熱的不整合を緩和させることができる。このために突起
電極にかかる剥がれ方向の応力を抑止して半導体装置の
信頼性を高めることが可能となる。
【0061】また、この時フィルム基板の上下面に予め
接着材を塗布しておくことによって充分に電極間を接着
材で埋めることが可能となり、接着材中にボイドが発生
することを防止することができる。よって、ボイドによ
るクラックの発生を低減することによっても半導体装置
の歩留りを向上させると共に信頼性を高めることが可能
となる。
接着材を塗布しておくことによって充分に電極間を接着
材で埋めることが可能となり、接着材中にボイドが発生
することを防止することができる。よって、ボイドによ
るクラックの発生を低減することによっても半導体装置
の歩留りを向上させると共に信頼性を高めることが可能
となる。
【0062】また、請求項5記載の発明によれば、充填
性に優れる第1の樹脂材を充填することにより、フィル
ム基板と半導体チップの間にボイドを発生させることな
く樹脂材の充填を行うことができる。また、この表面に
耐湿性に優れる第2の樹脂材を塗布することによって、
樹脂材の耐湿性を高める効果を得ることができる。更
に、従来より使用されてきた樹脂材を組み合わせて使う
ことによって、全ての特徴を満足する新たな材料の検討
を行う必要がなく開発に係る時間を短縮することができ
る。
性に優れる第1の樹脂材を充填することにより、フィル
ム基板と半導体チップの間にボイドを発生させることな
く樹脂材の充填を行うことができる。また、この表面に
耐湿性に優れる第2の樹脂材を塗布することによって、
樹脂材の耐湿性を高める効果を得ることができる。更
に、従来より使用されてきた樹脂材を組み合わせて使う
ことによって、全ての特徴を満足する新たな材料の検討
を行う必要がなく開発に係る時間を短縮することができ
る。
【0063】また、請求項6記載の発明によれば、突起
電極のうち、フィルム基板の上部に突出する電極を、フ
ィルム基板の下部に突出する電極を形成する金属部材よ
りも融点の低い金属部材によって形成し、先に行うフィ
ルム基板と半導体チップとの接続を後に行う実装工程で
損なうことを防止することができる。また、半導体回路
等を損なわないためには、半導体装置の製造プロセス
は、成るべく低温で処理することが望ましいため、実装
工程が低温で処理することによって半導体装置の信頼性
を高めることが可能となる。
電極のうち、フィルム基板の上部に突出する電極を、フ
ィルム基板の下部に突出する電極を形成する金属部材よ
りも融点の低い金属部材によって形成し、先に行うフィ
ルム基板と半導体チップとの接続を後に行う実装工程で
損なうことを防止することができる。また、半導体回路
等を損なわないためには、半導体装置の製造プロセス
は、成るべく低温で処理することが望ましいため、実装
工程が低温で処理することによって半導体装置の信頼性
を高めることが可能となる。
【0064】また、請求項7記載の発明によれば、実装
以前に半導体装置の試験を行うことによって不良品であ
る半導体チップを実装基板に実装することを防ぐことが
でき、よって不良半導体装置を実装基板に実装する無駄
な労力が省かれて作業効率を高めることができる。ま
た、実装後にもインサーキット・テストを容易に行うこ
とができるため半導体装置が実装される電子機器の信頼
性も高めることができる。更に、試験用の回路を残した
まま実装することによって、実装基板において不良が発
生した場合、どの半導体チップが原因であるのかを容易
に判別することが可能となる。
以前に半導体装置の試験を行うことによって不良品であ
る半導体チップを実装基板に実装することを防ぐことが
でき、よって不良半導体装置を実装基板に実装する無駄
な労力が省かれて作業効率を高めることができる。ま
た、実装後にもインサーキット・テストを容易に行うこ
とができるため半導体装置が実装される電子機器の信頼
性も高めることができる。更に、試験用の回路を残した
まま実装することによって、実装基板において不良が発
生した場合、どの半導体チップが原因であるのかを容易
に判別することが可能となる。
【0065】更に、請求項8記載の発明によれば、フィ
ルム基板にスリットを設けて、実装時に試験用の回路が
設けられた部分を折り畳むことによって、平面状の大き
さが半導体チップと略同等となり、よって試験用の回路
をフィルム基板に設けても半導体装置の実装密度の低下
を防止することができる。
ルム基板にスリットを設けて、実装時に試験用の回路が
設けられた部分を折り畳むことによって、平面状の大き
さが半導体チップと略同等となり、よって試験用の回路
をフィルム基板に設けても半導体装置の実装密度の低下
を防止することができる。
【図1】本発明の第1実施例の構成を示す断面図であ
る。
る。
【図2】第1実施例の応用例を示す図である。
【図3】本発明の第2実施例の構成を示す断面図であ
る。
る。
【図4】本発明の第3実施例の構成を示す平面図であ
る。
る。
【図5】本発明の第4実施例の構成を示す断面図であ
る。
る。
【図6】本発明の第5実施例の要部の構成を示す断面図
である。
である。
【図7】本発明の第5実施例の応用例の構成を示す平面
図である。
図である。
【図8】図6に示した構成の効果を説明する図である
【図9】従来のフィルム基板の構成を示す図である。
【図10】従来のパッケージサイズの半導体装置の別の
構成を示す図である。
構成を示す図である。
2 半導体チップ 3、23 樹脂材 4、14、24 半田電極 5、15、25 フィルム基板 6 スルーホール 11、10、21、31、41、51、61 半導体装
置 12 パッド 13、33 接着材 34 配線
置 12 パッド 13、33 接着材 34 配線
Claims (8)
- 【請求項1】 上面に接着材を設けたフィルム基板にお
いて、該接着材の熱膨張係数が、該フィルム基板よりも
小さいことを特徴とするフィルム基板。 - 【請求項2】 該フィルム基板の上面に接着材が設けら
れると共に、下面にも接着材が設けられ、かつ上面の接
着材と下面の接着材が共に該フィルム基板よりも小さい
熱膨張係数を有することを特徴とする請求項1記載のフ
ィルム基板。 - 【請求項3】 予め上面に接着材が設けられると共にス
ルーホール,上部電極,及び下部電極が形成されたフィ
ルム基板に、電極を有する半導体チップを搭載した半導
体装置において、 該接着材の熱膨張係数が、該フィルム基板よりも小さい
ことを特徴とする半導体装置。 - 【請求項4】 該フィルム基板の上面に該接着材が設け
られると共に、下面にも接着材が設けられたことを特徴
とする請求項3記載の半導体装置。 - 【請求項5】 電極を有する半導体チップと、 該半導体チップを搭載するフィルム基板と、 該半導体チップ下面と該フィルム基板の上面の間隙に充
填される第1の樹脂材と、 該第1の樹脂材表面を被覆する第2の樹脂材とよりな
り、 該第1の樹脂が、該第2の樹脂よりも高い充填性を有
し、かつ該第2の樹脂が該第1の樹脂よりも高い耐湿性
を有することを特徴とする半導体装置。 - 【請求項6】 該突起電極のうち、該フィルム基板の上
部に突出する電極を、該フィルム基板の下部に突出する
電極を形成する金属部材よりも融点の高い金属部材によ
って形成することを特徴とする請求項3乃至5のいずれ
かに記載の半導体装置。 - 【請求項7】 請求項3乃至6のいずれかに記載の半導
体装置において、 該フィルム基板上に、半導体チップの電極と電気的に接
続される配線と、 該配線と電気的に接続する試験用電極とを設けて、該半
導体装置を実装する前後に該半導体装置の試験を行うこ
とが可能である構成とすることを特徴とする半導体装
置。 - 【請求項8】 該配線と、該試験用電極を設けた該フィ
ルム基板にスリットを設けて、実装時に該フィルム基板
を折り曲げて実装することを特徴とする請求項7記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7004349A JPH08195417A (ja) | 1995-01-13 | 1995-01-13 | フィルム基板及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7004349A JPH08195417A (ja) | 1995-01-13 | 1995-01-13 | フィルム基板及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195417A true JPH08195417A (ja) | 1996-07-30 |
Family
ID=11581953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7004349A Pending JPH08195417A (ja) | 1995-01-13 | 1995-01-13 | フィルム基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08195417A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249043B1 (en) | 1998-06-02 | 2001-06-19 | Oki Electric Industry Co., Ltd. | Resin-sealed type semiconductor device, and method of manufacturing the same |
| WO2002058131A1 (fr) * | 2001-01-22 | 2002-07-25 | Stmicroelectronics Sa | Procede de fabrication d'un bootier semi-conducteur et boitier semi-conducteur a puces de circuits integres |
| CN104078440A (zh) * | 2013-03-27 | 2014-10-01 | 精工爱普生株式会社 | 半导体装置 |
-
1995
- 1995-01-13 JP JP7004349A patent/JPH08195417A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249043B1 (en) | 1998-06-02 | 2001-06-19 | Oki Electric Industry Co., Ltd. | Resin-sealed type semiconductor device, and method of manufacturing the same |
| WO2002058131A1 (fr) * | 2001-01-22 | 2002-07-25 | Stmicroelectronics Sa | Procede de fabrication d'un bootier semi-conducteur et boitier semi-conducteur a puces de circuits integres |
| FR2819936A1 (fr) * | 2001-01-22 | 2002-07-26 | St Microelectronics Sa | Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a puces de circuits integres |
| CN104078440A (zh) * | 2013-03-27 | 2014-10-01 | 精工爱普生株式会社 | 半导体装置 |
| JP2014192298A (ja) * | 2013-03-27 | 2014-10-06 | Seiko Epson Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7859095B2 (en) | Method of manufacturing semiconductor device | |
| US6084308A (en) | Chip-on-chip integrated circuit package and method for making the same | |
| US6265775B1 (en) | Flip chip technique for chip assembly | |
| US20020132463A1 (en) | Semiconductor device and manufacturing method of the same | |
| US8101468B2 (en) | Method of manufacturing a semiconductor device | |
| JP2004128476A (ja) | エリアアレイ配線チップのtabテスト | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| JP2006049569A (ja) | スタック型半導体装置パッケージおよびその製造方法 | |
| US20030042618A1 (en) | Semiconductor device and a method of manufacturing the same | |
| TWI487921B (zh) | 半導體封裝件之測試方法 | |
| JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
| JP2003100948A (ja) | 半導体装置及びその製造方法 | |
| CN106463427A (zh) | 半导体装置及其制造方法 | |
| JPH08195417A (ja) | フィルム基板及び半導体装置 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| KR19980025889A (ko) | 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조 | |
| JPH05315396A (ja) | 半導体装置の封止方法と封止構造 | |
| JP2001007257A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH01209734A (ja) | 半導体回路チップの実装方法 | |
| KR19980022524A (ko) | 적층 칩 패키지 제조 방법 | |
| JPH11168148A (ja) | 半導体装置 | |
| JP2000294693A (ja) | 半導体装置用中継基板及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030318 |