JPH08204172A - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JPH08204172A JPH08204172A JP1126595A JP1126595A JPH08204172A JP H08204172 A JPH08204172 A JP H08204172A JP 1126595 A JP1126595 A JP 1126595A JP 1126595 A JP1126595 A JP 1126595A JP H08204172 A JPH08204172 A JP H08204172A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- electrode
- diode
- pressure contact
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】冷却が不十分となる素子端部への通流を制御す
ることで局部温度上昇を抑えて大電流動作可能な高耐圧
素子を安定して提供する。 【構成】ダイオード部１０３とペレット端部１０４との
間に抵抗Ａを設けて、通流部を内側に制御した、ダイオ
ード部とペレット端部との間にダイオードの接合と反対
の極性の拡散層を設ける。 【効果】動作電流を制御できるので局部温度上昇を抑
え、大電流動作可能な高耐圧素子を安定して提供する。
ることで局部温度上昇を抑えて大電流動作可能な高耐圧
素子を安定して提供する。 【構成】ダイオード部１０３とペレット端部１０４との
間に抵抗Ａを設けて、通流部を内側に制御した、ダイオ
ード部とペレット端部との間にダイオードの接合と反対
の極性の拡散層を設ける。 【効果】動作電流を制御できるので局部温度上昇を抑
え、大電流動作可能な高耐圧素子を安定して提供する。
Description
【０００１】
【産業上の利用分野】本発明は、高耐圧大容量半導体装
置に係り、特に圧接型半導体装置に関する。
置に係り、特に圧接型半導体装置に関する。
【０００２】
【従来の技術】従来より圧接型半導体においては、熱の
発生源である半導体ペレットの面内で、圧接電極が十分
強く当たっている部分の放熱は良好であるが、圧接電極
が当たっていない部分の放熱は非常に悪いという特徴を
持っており、半導体ペレットの面内で圧接電極が当たら
ない部分が冷却不足で加熱し、半導体素子が破壊すると
いう問題があった。そのため特開平3−145161 号の様に
圧接が不足する半導体ペレット端部に対し、電子線照射
やプロトン照射により、ペレット端部でのライフタイム
を低減させ、熱の発生を抑えるという方法が取られてき
た。しかしながら、この方法は、ペレット全体のライフ
タイムコントロールである電子線照射，プロトン照射，
放射線照射，重金属ドープ等を行い、さらに電子線照射
を実施するものであり、半導体素子全体としては非常に
難しい制御法となっている。特に、逆導通ＧＴＯにおい
ては、外周側のダイオード部とペレット端部のライフタ
イム短縮部の境界の明確化が困難なため、ペレット端部
の影響を大きく受ける。このため、ペレット間でのライ
フタイムコントロールのバラツキにより、各素子間にて
特性が大きくバラツキ、素子単独においては特に問題な
かったが、実際には、これらの素子は、素子を複数個並
列または直列に接続して使用するため、この素子特性の
バラツキは大きな問題となっており、これは、大電流素
子にてより顕著な問題であった。
発生源である半導体ペレットの面内で、圧接電極が十分
強く当たっている部分の放熱は良好であるが、圧接電極
が当たっていない部分の放熱は非常に悪いという特徴を
持っており、半導体ペレットの面内で圧接電極が当たら
ない部分が冷却不足で加熱し、半導体素子が破壊すると
いう問題があった。そのため特開平3−145161 号の様に
圧接が不足する半導体ペレット端部に対し、電子線照射
やプロトン照射により、ペレット端部でのライフタイム
を低減させ、熱の発生を抑えるという方法が取られてき
た。しかしながら、この方法は、ペレット全体のライフ
タイムコントロールである電子線照射，プロトン照射，
放射線照射，重金属ドープ等を行い、さらに電子線照射
を実施するものであり、半導体素子全体としては非常に
難しい制御法となっている。特に、逆導通ＧＴＯにおい
ては、外周側のダイオード部とペレット端部のライフタ
イム短縮部の境界の明確化が困難なため、ペレット端部
の影響を大きく受ける。このため、ペレット間でのライ
フタイムコントロールのバラツキにより、各素子間にて
特性が大きくバラツキ、素子単独においては特に問題な
かったが、実際には、これらの素子は、素子を複数個並
列または直列に接続して使用するため、この素子特性の
バラツキは大きな問題となっており、これは、大電流素
子にてより顕著な問題であった。
【０００３】また、ペレット端部は主耐圧を得るための
特別な接合最終領域であるが、過大なライフタイムコン
トロールによる耐圧特性への影響が考慮されておらず、
このため、耐電圧の低い素子では問題ないが、高耐圧の
素子に適用した際、耐圧特性が悪化するという問題があ
った。
特別な接合最終領域であるが、過大なライフタイムコン
トロールによる耐圧特性への影響が考慮されておらず、
このため、耐電圧の低い素子では問題ないが、高耐圧の
素子に適用した際、耐圧特性が悪化するという問題があ
った。
【０００４】
【発明が解決しようとする課題】上記したように従来の
構造では、半導体素子間にて特性の均一性が悪く、高耐
圧素子での耐圧特性が悪いという問題があった。
構造では、半導体素子間にて特性の均一性が悪く、高耐
圧素子での耐圧特性が悪いという問題があった。
【０００５】本発明の目的は、上記の問題点を解決し、
特性のバラツキが小さく、高電圧，大電流の圧接型半導
体装置を提供することにある。
特性のバラツキが小さく、高電圧，大電流の圧接型半導
体装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的はダイオード部
とペレット端部との間に抵抗領域を設けて、通流部を制
限することにより達成できる。この際、抵抗はアノード
側，カソード側のどちらでも構わないが、高耐圧素子に
おいては耐圧をまかなう主接合より遠いダイオードのカ
ソード側に設定するのが望ましい。また、抵抗を設ける
のと同様の効果を出すため、ダイオードの接合と反対の
極性の拡散層を設けることによっても達成できる。
とペレット端部との間に抵抗領域を設けて、通流部を制
限することにより達成できる。この際、抵抗はアノード
側，カソード側のどちらでも構わないが、高耐圧素子に
おいては耐圧をまかなう主接合より遠いダイオードのカ
ソード側に設定するのが望ましい。また、抵抗を設ける
のと同様の効果を出すため、ダイオードの接合と反対の
極性の拡散層を設けることによっても達成できる。
【０００７】
【作用】ダイオード部での通流時において、抵抗領域に
より端部への周り込み電流が少なくなり、ダイオード部
での電流は、アノード・カソード電極間電流のみに制御
することができる。この抵抗部は拡散およびホトリソ技
術により形成されるため、特性のバラツキは拡散寸法お
よびホトマスク寸法の範囲内となるため、特性のバラツ
キは大幅に低減する。また、この効果は抵抗の代わりに
反対の極性の拡散層を形成しても同様の効果を得ること
ができる。耐圧特性においても、過剰なライフタイムコ
ントロールを実施しないため良好な耐圧特性を得ること
ができる。
より端部への周り込み電流が少なくなり、ダイオード部
での電流は、アノード・カソード電極間電流のみに制御
することができる。この抵抗部は拡散およびホトリソ技
術により形成されるため、特性のバラツキは拡散寸法お
よびホトマスク寸法の範囲内となるため、特性のバラツ
キは大幅に低減する。また、この効果は抵抗の代わりに
反対の極性の拡散層を形成しても同様の効果を得ること
ができる。耐圧特性においても、過剰なライフタイムコ
ントロールを実施しないため良好な耐圧特性を得ること
ができる。
【０００８】
【実施例】以下、本発明の実施例を説明する。図１は本
発明を適用した逆導通ＧＴＯ素子の断面構造図を示す。
半導体基板４にｐ型の不純物例えばアルミニウム，ガリ
ウム，ボロン等を拡散してｐ層５を形成する。次に、ｎ
型の不純物例えばリン，アンチモン等を拡散してｎエミ
ッタ層６とｎ+ 層３を形成する。この時に、ホトリソ技
術によりｎ+ 層３を分離して、抵抗部Ａを形成する。こ
の後、ｎエミッタ層６を島状に残すようにエッチングし
てｐ層５を露出させゲート部を形成する。さらにｐ型の
不純物を拡散してｐエミッタ層２を形成する。拡散完了
後ｐエミッタ２側にＧＴＯアノード電極兼ダイオードカ
ソード電極８をｎエミッタ６側にGTOカソード電極７と
ゲート電極９およびダイオードアノード電極１０を形成
する。この半導体ペレット１は電極部材１２により圧接
される構造となっている。図中にて、１０１はＧＴＯ部
を、１０３はダイオード部、１０２はＧＴＯ部とダイオ
ード部を分離する分離抵抗部を示しており、１０４はペ
レット端部を示す。１０１〜１０３領域においては、電
極部材１２により圧接されているため、十分に冷却され
ており、放熱にて問題とはなることはない。一方、ペレ
ット端部104は圧接されておらず、冷却は不足している
が、抵抗部Ａによりペレット端部104への周り込み電流
を制限するため、ペレット端部１０４で熱の発生が少な
くなり、素子を破壊することなく、大電流での制御が可
能となっている。
発明を適用した逆導通ＧＴＯ素子の断面構造図を示す。
半導体基板４にｐ型の不純物例えばアルミニウム，ガリ
ウム，ボロン等を拡散してｐ層５を形成する。次に、ｎ
型の不純物例えばリン，アンチモン等を拡散してｎエミ
ッタ層６とｎ+ 層３を形成する。この時に、ホトリソ技
術によりｎ+ 層３を分離して、抵抗部Ａを形成する。こ
の後、ｎエミッタ層６を島状に残すようにエッチングし
てｐ層５を露出させゲート部を形成する。さらにｐ型の
不純物を拡散してｐエミッタ層２を形成する。拡散完了
後ｐエミッタ２側にＧＴＯアノード電極兼ダイオードカ
ソード電極８をｎエミッタ６側にGTOカソード電極７と
ゲート電極９およびダイオードアノード電極１０を形成
する。この半導体ペレット１は電極部材１２により圧接
される構造となっている。図中にて、１０１はＧＴＯ部
を、１０３はダイオード部、１０２はＧＴＯ部とダイオ
ード部を分離する分離抵抗部を示しており、１０４はペ
レット端部を示す。１０１〜１０３領域においては、電
極部材１２により圧接されているため、十分に冷却され
ており、放熱にて問題とはなることはない。一方、ペレ
ット端部104は圧接されておらず、冷却は不足している
が、抵抗部Ａによりペレット端部104への周り込み電流
を制限するため、ペレット端部１０４で熱の発生が少な
くなり、素子を破壊することなく、大電流での制御が可
能となっている。
【０００９】図２は、比較のため従来構造を示す。ペレ
ット端部１０４において電子線照射を実施して熱の発生
を抑制していた（図中Ｂ）。ペレット端部１０４のみに
電子線を照射する方法としては、１０１〜１０３を遮蔽
し、１０４のみに電子線を照射するようなマスク治具等
を用いて電子線を照射し、さらに電子線で発生させた結
晶欠陥を任意の量にするため熱処理を実施するものであ
る。この従来の方法ではマスク治具の精度や熱処理のバ
ラツキ等があり、電子線照射領域Ｂの制御は大変難しい
技術であった。このため、個々の素子間にてのバラツキ
が大きかった。さらに、このペレット端部１０４は主耐
圧を得るための接合端部であり、シリコーンゴム等で保
護する領域であるため、電子線照射により大量に発生さ
せた結晶欠陥のため、高耐圧の素子では耐圧特性を悪化
させていた。
ット端部１０４において電子線照射を実施して熱の発生
を抑制していた（図中Ｂ）。ペレット端部１０４のみに
電子線を照射する方法としては、１０１〜１０３を遮蔽
し、１０４のみに電子線を照射するようなマスク治具等
を用いて電子線を照射し、さらに電子線で発生させた結
晶欠陥を任意の量にするため熱処理を実施するものであ
る。この従来の方法ではマスク治具の精度や熱処理のバ
ラツキ等があり、電子線照射領域Ｂの制御は大変難しい
技術であった。このため、個々の素子間にてのバラツキ
が大きかった。さらに、このペレット端部１０４は主耐
圧を得るための接合端部であり、シリコーンゴム等で保
護する領域であるため、電子線照射により大量に発生さ
せた結晶欠陥のため、高耐圧の素子では耐圧特性を悪化
させていた。
【００１０】図１の実施例において、ペレット端部１０
４への周り込み電流を抑制する抵抗部Ａは、ホトリソ技
術により作成されるため、素子個々にてばらつくことな
く、特性の安定した素子を供給できる。また本発明で
は、過大な結晶欠陥の発生がないため、高耐圧素子でも
低耐圧素子と同等の耐圧特性を得ることができる。
４への周り込み電流を抑制する抵抗部Ａは、ホトリソ技
術により作成されるため、素子個々にてばらつくことな
く、特性の安定した素子を供給できる。また本発明で
は、過大な結晶欠陥の発生がないため、高耐圧素子でも
低耐圧素子と同等の耐圧特性を得ることができる。
【００１１】図３，図４，図５は本発明を適用した別の
実施例を示す。
実施例を示す。
【００１２】図３では、抵抗部Ａの代わりにｎ+ 層の反
対の極性のｐ層Ｃを形成した構造となっている。ｐ層Ｃ
によりｐｎ接合となり、ペレット端部１０４への周り込
み電流を制限する構造となっている。
対の極性のｐ層Ｃを形成した構造となっている。ｐ層Ｃ
によりｐｎ接合となり、ペレット端部１０４への周り込
み電流を制限する構造となっている。
【００１３】図４では、抵抗部Ａの代わりに半導体基板
４に溝Ｄを加工形成し、抵抗とした構造となっている。
４に溝Ｄを加工形成し、抵抗とした構造となっている。
【００１４】図５では、ＧＴＯアノード電極兼ダイオー
ドカソード電極８の外側部Ｅをエッチング等により除去
し、抵抗とした構造となっている。
ドカソード電極８の外側部Ｅをエッチング等により除去
し、抵抗とした構造となっている。
【００１５】上記では、逆導通ＧＴＯのダイオード部の
カソード側に抵抗及び接合を設けた実施例を示したが、
これらはダイオード部のアノード側でも可能であり、そ
の実施例を図６に示す。図６では、ダイオードのアノー
ド電極１０の外側に溝Ｆを設け、これを抵抗としてペレ
ット端部１０４への周り込み電流を制御する構造となっ
ている。
カソード側に抵抗及び接合を設けた実施例を示したが、
これらはダイオード部のアノード側でも可能であり、そ
の実施例を図６に示す。図６では、ダイオードのアノー
ド電極１０の外側に溝Ｆを設け、これを抵抗としてペレ
ット端部１０４への周り込み電流を制御する構造となっ
ている。
【００１６】以上、逆導通ＧＴＯ素子に対する実施例を
示したが、本発明はダイオード素子においても適用可能
である。その実施例を図７に示す。半導体基板４にｐ型
の不純物例えばアルミニウム，ガリウム，ボロン等を拡
散してｐ層５を形成する。次に、ｎ型の不純物例えばリ
ン，アンチモン等を拡散してｎエミッタ層６を形成す
る。さらに、ホトリソ技術等により抵抗となるｎエミッ
タ層分離部Ｇを形成する。拡散完了後ｐ層５にダイオー
ドアノード電極１０をｎエミッタ６側にダイオードカソ
ード電極１１を形成する。この半導体ペレット１は電極
部材１２により圧接される構造となっている。図中に
て、１０３はダイオード部を、１０４はペレット端部を
示す。逆導通ＧＴＯと同様に抵抗部Ｇにより周り込み電
流を制限するため、ペレット端部１０４での熱発生が生
じない構造となっている。この他、図３，図４，図５の
ような端部構造を採用しても同様の効果がある。
示したが、本発明はダイオード素子においても適用可能
である。その実施例を図７に示す。半導体基板４にｐ型
の不純物例えばアルミニウム，ガリウム，ボロン等を拡
散してｐ層５を形成する。次に、ｎ型の不純物例えばリ
ン，アンチモン等を拡散してｎエミッタ層６を形成す
る。さらに、ホトリソ技術等により抵抗となるｎエミッ
タ層分離部Ｇを形成する。拡散完了後ｐ層５にダイオー
ドアノード電極１０をｎエミッタ６側にダイオードカソ
ード電極１１を形成する。この半導体ペレット１は電極
部材１２により圧接される構造となっている。図中に
て、１０３はダイオード部を、１０４はペレット端部を
示す。逆導通ＧＴＯと同様に抵抗部Ｇにより周り込み電
流を制限するため、ペレット端部１０４での熱発生が生
じない構造となっている。この他、図３，図４，図５の
ような端部構造を採用しても同様の効果がある。
【００１７】
【発明の効果】本発明によれば動作電流を制御できるの
でペレット端部の温度上昇を抑えることができ、大電流
動作可能な高耐圧素子を安定して供給することができ
る。
でペレット端部の温度上昇を抑えることができ、大電流
動作可能な高耐圧素子を安定して供給することができ
る。
【図１】本発明の一実施例である逆導通ＧＴＯサイリス
タ素子の断面図。
タ素子の断面図。
【図２】従来発明での逆導通ＧＴＯサイリスタ素子の断
面図。
面図。
【図３】本発明の別の実施例での逆導通ＧＴＯサイリス
タ素子の断面図。
タ素子の断面図。
【図４】本発明の別の実施例での逆導通ＧＴＯサイリス
タ素子の断面図。
タ素子の断面図。
【図５】本発明の別の実施例での逆導通ＧＴＯサイリス
タ素子の断面図。
タ素子の断面図。
【図６】本発明の別の実施例での逆導通ＧＴＯサイリス
タ素子の断面図。
タ素子の断面図。
【図７】本発明のダイオードでの実施例の素子の断面
図。
図。
１…半導体ペレット、２…ｐエミッタ、３…ｎ+ 層、４
…半導体基板、５…ｐ層、６…ｎエミッタ層、７…ＧＴ
Ｏカソード電極、８…ＧＴＯアノード電極兼ダイオード
カソード電極、９…ゲート電極、１０…ダイオードアノ
ード電極、１１…ダイオードカソード電極、１２…電極
部材。
…半導体基板、５…ｐ層、６…ｎエミッタ層、７…ＧＴ
Ｏカソード電極、８…ＧＴＯアノード電極兼ダイオード
カソード電極、９…ゲート電極、１０…ダイオードアノ
ード電極、１１…ダイオードカソード電極、１２…電極
部材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜田 修六 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 住谷 光男 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内
Claims (3)
- 【請求項１】半導体ペレットの片面側の第１の主表面の
主電極と他面側の第２主表面の主電極に対し、それぞれ
電極部材を介して加圧した状態で電極ポスト及び電極部
材が配接されており、半導体ペレット及び電極部材及び
電極ポストの各対向面は互いに固着されることなく、互
いに接触した状態で加圧されている圧接構造半導体装置
において、前記半導体ペレットの端部における第１また
は第２主表面の電極端部に隣接した部分に抵抗領域を有
していることを特徴とする圧接型半導体装置。 - 【請求項２】請求項１において、抵抗領域が半導体ペレ
ットの主電極の外周側で、かつペレット周辺部にあるこ
とを特徴とする圧接型半導体装置。 - 【請求項３】請求項１において、半導体ペレットは第１
主表面にはｐ層が、第２主表面にはｎ+ 層が露出する
ｐ，ｎ，ｎ+ 層で構成されており、ペレット周辺部でｎ
+ 層が分離された抵抗部であることを特徴とする圧接型
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126595A JPH08204172A (ja) | 1995-01-27 | 1995-01-27 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126595A JPH08204172A (ja) | 1995-01-27 | 1995-01-27 | 圧接型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204172A true JPH08204172A (ja) | 1996-08-09 |
Family
ID=11773138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126595A Pending JPH08204172A (ja) | 1995-01-27 | 1995-01-27 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191618A (ja) * | 1997-10-24 | 1999-07-13 | Asea Brown Boveri Ag | ストップ層を有するゲートターンオフサイリスタ |
-
1995
- 1995-01-27 JP JP1126595A patent/JPH08204172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191618A (ja) * | 1997-10-24 | 1999-07-13 | Asea Brown Boveri Ag | ストップ層を有するゲートターンオフサイリスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100585858C (zh) | 半导体装置及其制造方法 | |
| US8829519B2 (en) | Semiconductor device | |
| US6975013B2 (en) | Diode and method for manufacturing the same | |
| JP2883017B2 (ja) | 半導体装置およびその製法 | |
| JP7233256B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
| JPH0642542B2 (ja) | 高耐圧半導体装置の製造方法 | |
| US5883403A (en) | Power semiconductor device | |
| JP7131632B2 (ja) | 半導体装置 | |
| JP2014175377A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN100580950C (zh) | 半导体装置 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| JP5003598B2 (ja) | 半導体装置 | |
| US5210601A (en) | Compression contacted semiconductor device and method for making of the same | |
| JPH0936388A (ja) | 半導体装置 | |
| JPH08204172A (ja) | 圧接型半導体装置 | |
| JPH10116998A (ja) | 半導体装置およびその製造方法 | |
| JPH09237904A (ja) | 半導体装置及びその製造方法 | |
| JP3239643B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59163865A (ja) | ゲ−トタ−ンオフサイリスタ | |
| WO2025173401A1 (ja) | 半導体装置 | |
| US2936410A (en) | Silicon power transistor | |
| JPH04111358A (ja) | 過電圧自己保護型サイリスタ | |
| JPS60189261A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2001284575A (ja) | 圧接型半導体装置およびそれを用いた半導体スタック装置 |