JPH0820641B2 - Liquid crystal display manufacturing method - Google Patents
Liquid crystal display manufacturing methodInfo
- Publication number
- JPH0820641B2 JPH0820641B2 JP17080889A JP17080889A JPH0820641B2 JP H0820641 B2 JPH0820641 B2 JP H0820641B2 JP 17080889 A JP17080889 A JP 17080889A JP 17080889 A JP17080889 A JP 17080889A JP H0820641 B2 JPH0820641 B2 JP H0820641B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- storage capacitor
- insulating film
- liquid crystal
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、表示用絵素電極にスイッチング素子を介し
て駆動信号を印加することにより表示を実行する液晶表
示装置に関し、特に該液晶表示装置に用いられる蓄積容
量を有するアクティブマトリクス基板の構造およびその
製造方法に関するものである。Description: TECHNICAL FIELD The present invention relates to a liquid crystal display device that performs display by applying a drive signal to a display pixel electrode via a switching element, and particularly to the liquid crystal display device. The present invention relates to a structure of an active matrix substrate having a storage capacitor used in the above and a manufacturing method thereof.
[従来の技術] 従来より、液晶表示装置においては、マトリクス状に
配列された表示絵素を選択することにより画面上に表示
パターンを形成している。表示絵素の選択方式として、
個々の絵素を独立した電極で配列し、この絵素電極のそ
れぞれにスイッチング素子を連結して表示駆動するアク
ティブマトリクス駆動方式があり、この方式は高コント
ラストの表示が可能であり、テレビジョンなどに実用化
されている。絵素電極を選択駆動するスイッチング素子
としては、TFT(薄膜トランジスタ)素子,MIM(金属−
絶縁膜−金属)素子、MOSトランジスタ素子、ダイオー
ド、バリスタ等が一般に用いられており、絵素電極とこ
れに対向する対向電極間に印加される電圧信号をスイッ
チングすることにより、その間に介在する液晶の光学的
変調が表示パターンとして視認される。[Prior Art] Conventionally, in a liquid crystal display device, a display pattern is formed on a screen by selecting display picture elements arranged in a matrix. As a method of selecting display pixels,
There is an active matrix drive system in which individual picture elements are arranged with independent electrodes, and a switching element is connected to each of the picture element electrodes to drive the display. This method enables high-contrast display, such as televisions. Has been put to practical use. As a switching element for selectively driving the pixel electrode, a TFT (thin film transistor) element, a MIM (metal-
Insulating film-metal) elements, MOS transistor elements, diodes, varistors, etc. are generally used, and by switching the voltage signal applied between the picture element electrode and the counter electrode facing it, the liquid crystal intervening between them. Is visually recognized as a display pattern.
第7A図は、上記のようなアクティブマトリクス基板を
用いた液晶表示装置の断面斜視図であり、第7B図は、第
7A図の切断線C−Cで示す部分の矢視図であり、第7C図
は、第7B図の切断線D−Dで示す部分の等価回路図であ
る。FIG. 7A is a cross-sectional perspective view of a liquid crystal display device using the active matrix substrate as described above, and FIG.
FIG. 7B is an arrow view of a portion indicated by a cutting line CC of FIG. 7A, and FIG. 7C is an equivalent circuit diagram of a portion indicated by a cutting line DD of FIG. 7B.
第7A図を参照して、アクティブマトリクス型液晶表示
装置は、TFTが形成されるTFT側基板21と、TFT側基板21
に対向した位置に設けられた対向電極側基板22と、TFT
側基板21と対向電極側基板22との間に挾まれた液晶層26
とを含み、液晶層26の外周部はシール樹脂27でシールさ
れている。TFT側基板21には、TFTのゲート電極に信号を
伝達するための複数のゲート電極配線28と、ゲート電極
配線28に交わる方向に複数個接続されTFTのソース電極
に映像信号を伝達するためのソース電極配線29とが形成
されている。複数のゲート電極配線28は複数のゲート電
極端子30にTFT側基板21の一方の端部で接続され、複数
のソース電極配線29は、複数のソース電極端子31にTFT
側基板21の端部で接続されている。対向電極側基板22に
は対向電極32が形成され、対向電極32に与えられる電圧
は、対向電極32と端子の接続電極33を介して、TFT側基
板21の端部に対向電極端子34から供給される。なお、TF
T35は複数のゲート電極配線28と複数のソース電極配線2
9との各交点に設けられる。Referring to FIG. 7A, the active matrix liquid crystal display device includes a TFT side substrate 21 on which a TFT is formed and a TFT side substrate 21.
Counter electrode side substrate 22 provided at a position facing the
The liquid crystal layer 26 sandwiched between the side substrate 21 and the counter electrode side substrate 22.
The outer peripheral portion of the liquid crystal layer 26 is sealed with a sealing resin 27 including. The TFT-side substrate 21 has a plurality of gate electrode wirings 28 for transmitting a signal to the gate electrode of the TFT, and a plurality of gate electrode wirings 28 connected in a direction intersecting with the gate electrode wiring 28 for transmitting a video signal to a source electrode of the TFT. The source electrode wiring 29 is formed. The plurality of gate electrode wirings 28 are connected to the plurality of gate electrode terminals 30 at one end of the TFT side substrate 21, and the plurality of source electrode wirings 29 are connected to the plurality of source electrode terminals 31 by the TFT.
It is connected at the end of the side substrate 21. A counter electrode 32 is formed on the counter electrode side substrate 22, and a voltage applied to the counter electrode 32 is supplied from a counter electrode terminal 34 to an end portion of the TFT side substrate 21 via the counter electrode 32 and a terminal connection electrode 33. To be done. TF
T35 is a plurality of gate electrode wirings 28 and a plurality of source electrode wirings 2
It is provided at each intersection with 9.
第7B図を参照して、TFT側基板21上に形成された複数
の絵素電極36と対向電極22側基板上に設けられた対向電
極32とが互いに配向膜37と液晶層26を挾んで対向してい
る。Referring to FIG. 7B, a plurality of pixel electrodes 36 formed on the TFT side substrate 21 and a counter electrode 32 provided on the counter electrode 22 side substrate sandwich the alignment film 37 and the liquid crystal layer 26 from each other. Facing each other.
第7C図を参照して、ゲート電極配線28とソース電極配
線29との交点にTFT35が形成される。TFT35のゲート電極
はゲート電極配線28に接続され、ドレイン電極は絵素電
極36に接続される。Referring to FIG. 7C, TFT 35 is formed at the intersection of gate electrode wiring 28 and source electrode wiring 29. The gate electrode of the TFT 35 is connected to the gate electrode wiring 28, and the drain electrode is connected to the pixel electrode 36.
次に液晶表示における電気的な動作について説明す
る。ゲート電極配線28にゲートのオンの電圧信号が印加
され、そのゲート電極配線28に接続されたTFT35がすべ
てオン状態になる。ゲートのオン信号に同期した映像信
号による電圧がソース電極配線29を介して各絵素電極36
に印加される。TFT35のゲートのオフ信号が印加され、T
FT35がオフ状態になっても、TFT35のオフ抵抗と液晶セ
ルの容量で決まる時定数の間、表示電極に蓄えられた電
荷は保持される。このように、次々とゲート電極を走査
していくことにより、画面に映像を映し出すことができ
る。Next, the electrical operation of the liquid crystal display will be described. A gate-on voltage signal is applied to the gate electrode wiring 28, and all the TFTs 35 connected to the gate electrode wiring 28 are turned on. The voltage of the video signal synchronized with the ON signal of the gate is applied to each pixel electrode 36 via the source electrode wiring 29.
Is applied to The OFF signal of the gate of TFT35 is applied and T
Even when the FT35 is turned off, the electric charge stored in the display electrode is held for the time constant determined by the off resistance of the TFT35 and the capacitance of the liquid crystal cell. In this way, by scanning the gate electrodes one after another, an image can be displayed on the screen.
第8図は、ゲート電極配線28とソース電極配線29との
交点に設けられた1つのTFTと、そのドレイン電極に接
続された絵素電極36との等価回路図であり、第9図は、
TFTの概略平面図である。第8図、第9図を参照して、T
FTのゲート電極51とTFT側基板上に形成されたドレイン
電極53との間に相互に重なる部分S1が生じ、その結果、
ゲート電極51とドレイン電極53との間に図示のような寄
生容量Cgdが形成される。今、絵素電極36と対向電極32
との間の液晶の容量をClcとすると、TFTのドレイン電極
53の電位は次式で示すようにシフトする。FIG. 8 is an equivalent circuit diagram of one TFT provided at the intersection of the gate electrode wiring 28 and the source electrode wiring 29 and the pixel electrode 36 connected to the drain electrode thereof, and FIG.
It is a schematic plan view of TFT. Referring to FIGS. 8 and 9, T
An overlapping portion S1 is formed between the gate electrode 51 of the FT and the drain electrode 53 formed on the TFT side substrate, and as a result,
A parasitic capacitance C gd as shown in the figure is formed between the gate electrode 51 and the drain electrode 53. Now, the pixel electrode 36 and the counter electrode 32
Let C lc be the liquid crystal capacitance between
The potential of 53 shifts as shown in the following equation.
(Vゲート:オン信号とオフ信号の電位差) 以上のように、TFTはゲート電極51とドレイン電極53
との間にCgdを持つため、ゲート信号がオン信号からオ
フ信号に変わると、オン信号とオフ信号の電位差が寄生
容量Cgdと液晶セルの容量Clcの比により分割され、これ
によりドレインの電位すなわち絵素電極の電位が上式の
Vシフトに示した分だけシフトする。 (V gate: potential difference between ON signal and OFF signal) As described above, the TFT has the gate electrode 51 and the drain electrode 53.
Since there is C gd between and, when the gate signal changes from the ON signal to the OFF signal, the potential difference between the ON signal and the OFF signal is divided by the ratio of the parasitic capacitance C gd and the liquid crystal cell capacitance C lc , which results in the drain , That is, the potential of the pixel electrode shifts by the amount indicated by the V shift in the above equation.
この欠点を緩和するために、第10図に示したように蓄
積容量Csを付加し、液晶容量を見かけ上大きくする手法
がとられている。このとき、TFTのドレイン電位のシフ
トであるVシフトは、次式で示すように小さくなる。In order to alleviate this drawback, a method has been adopted in which a storage capacitor C s is added to increase the apparent liquid crystal capacitance as shown in FIG. At this time, the V shift, which is the shift of the drain potential of the TFT, becomes small as shown by the following equation.
この蓄積容量Csを有しているアクティブマトリクス基
板の構造が第11A図ないし第11D図に示されている。第11
A図はアクティブマトリクス基板の平面構造図であり、
第11B図は、第11A図の切断線E−Eに沿った方向からの
断面構造図、第11C図は切断線F−Fに沿った方向から
の断面構造図および第11D図は切断線G−Gに沿った方
向からの断面構造図を示している。これらの図を参照し
て、TFT側基板21の表面上には蓄積容量電極38が形成さ
れている。そして、この蓄積容量電極38と絵素電極36と
がゲート絶縁膜39を包み込むように形成されている。さ
らに、蓄積容量電極38は対向電極端子34に接続される。
このような構成により蓄積容量電極38と絵素電極36との
間に形成される蓄積容量Csが絵素電極36と対向電極32と
の間の液晶の容量Clcと並列に形成される。 The structure of the active matrix substrate having this storage capacitance C s is shown in FIGS. 11A to 11D. 11th
Figure A is a plan view of the active matrix substrate.
FIG. 11B is a sectional structural view taken along the section line EE of FIG. 11A, FIG. 11C is a sectional structural view taken along the section line FF, and FIG. The cross-sectional structural drawing from the direction along -G is shown. Referring to these drawings, a storage capacitor electrode 38 is formed on the surface of the TFT side substrate 21. Then, the storage capacitor electrode 38 and the pixel electrode 36 are formed so as to surround the gate insulating film 39. Further, the storage capacitor electrode 38 is connected to the counter electrode terminal 34.
With such a configuration, the storage capacitance C s formed between the storage capacitance electrode 38 and the pixel electrode 36 is formed in parallel with the liquid crystal capacitance C lc between the pixel electrode 36 and the counter electrode 32.
次に、この蓄積容量を備えたアクティブマトリクス基
板の製造方法について説明する。第12A図ないし第12D図
は第11B図に示した断面構造の製造工程図であり、第13A
図ないし第13E図は第11C図に示した断面構造の製造工程
図である。まず、第12A図および第13A図に示すように、
TFT側基板21の表面上にゲート電極配線28およびTFTのゲ
ート電極51を一体的に形成する。Next, a method of manufacturing an active matrix substrate having this storage capacitor will be described. 12A to 12D are manufacturing process drawings of the cross-sectional structure shown in FIG. 11B.
FIGS. 13 to 13E are manufacturing process diagrams of the cross-sectional structure shown in FIG. 11C. First, as shown in FIGS. 12A and 13A,
A gate electrode wiring 28 and a TFT gate electrode 51 are integrally formed on the surface of the TFT side substrate 21.
次に第12B図および第13B図を参照して、さらにTFT側
基板21表面上に透明導電膜であるITO(Indium-Tin-Oxid
e:酸化インジウム・スズ)の蓄積容量電極38を所定の形
状に形成する。Next, referring to FIGS. 12B and 13B, ITO (Indium-Tin-Oxid) which is a transparent conductive film is further formed on the surface of the TFT side substrate 21.
e: Indium tin oxide) storage capacitor electrode 38 is formed in a predetermined shape.
その後、第12C図および第13C図に示すように、TFT側
基板21の表面上にゲート絶縁膜39を形成し、ゲート電極
配線28および蓄積容量電極38などの表面上を覆う。次
に、TFTの製造工程に移る。TFTのゲート電極51の表面上
にゲート絶縁膜39を介して半導体層54を形成する。Thereafter, as shown in FIG. 12C and FIG. 13C, a gate insulating film 39 is formed on the surface of the TFT side substrate 21 to cover the surfaces of the gate electrode wiring 28, the storage capacitor electrode 38 and the like. Next, the TFT manufacturing process is performed. A semiconductor layer 54 is formed on the surface of the gate electrode 51 of the TFT with a gate insulating film 39 interposed.
そして、第13D図に示すように、半導体層54の表面上
にソース電極52(ソース電極配線29の一部により構成さ
れる)およびドレイン電極53を形成する。Then, as shown in FIG. 13D, a source electrode 52 (consisting of a part of the source electrode wiring 29) and a drain electrode 53 are formed on the surface of the semiconductor layer 54.
その後、第12D図および第13E図に示すように、TFT側
基板21の表面上を覆うゲート絶縁膜39の表面上の所定領
域に絵素電極36を形成する。Thereafter, as shown in FIGS. 12D and 13E, the pixel electrode 36 is formed in a predetermined region on the surface of the gate insulating film 39 covering the surface of the TFT side substrate 21.
以上の工程により蓄積容量を備えたアクティブマトリ
クス基板が製造される。Through the above steps, an active matrix substrate having a storage capacitor is manufactured.
[発明が解決しようとする課題] ところが、従来の液晶表示装置では、蓄積容量電極38
は、上記のようにITOなどの透明導電膜で構成されてい
る。ITOの比抵抗は1000μΩcmであり、たとえばゲート
電極材料によく用いられるタンタル(Ta)の比抵抗80μ
Ωcmと比較しても高抵抗である。このために、液晶表示
装置が大型化するにつれ蓄積容量電極38が長くなること
により電極としての電気的抵抗が高くなる。そして、蓄
積容量Csの時定数が大きくなる。このために、オン信号
が印加されている間には、蓄積容量Csに十分な電荷の蓄
積が行なわれず、またオフ信号が印加された場合、蓄積
容量Csに蓄積された電荷が放電される際の立上がり速度
が遅くなりコントラストの低下原因となるなどの問題が
発生する。[Problems to be Solved by the Invention] However, in the conventional liquid crystal display device, the storage capacitor electrode 38
Is composed of a transparent conductive film such as ITO as described above. The specific resistance of ITO is 1000 μΩcm, and the specific resistance of tantalum (Ta), which is often used for gate electrode materials, is 80 μ.
High resistance compared to Ωcm. Therefore, as the size of the liquid crystal display device becomes larger, the storage capacitor electrode 38 becomes longer and the electrical resistance as an electrode becomes higher. Then, the time constant of the storage capacitor C s is increased. For this, during the ON signal is applied, it is not performed to accumulate sufficient charge to the storage capacitor C s, and if the OFF signal is applied, charges accumulated in the storage capacitor C s is discharged There is a problem in that the rising speed at the time of turning down becomes slow and causes a decrease in contrast.
また、液晶表示装置の表示画面の高精細化を行なう場
合には、ゲート配線の本数が240本から480本さらには10
00本以上に増加する。この場合、1つのゲート電極に印
加されるオン信号の時間がゲート本数に反比例して短く
なる。したがって、蓄積容量Csの時定数を小さくする必
要があり、この場合にも蓄積容量電極の電気的な高抵抗
がこれを阻害するという問題がある。In addition, when increasing the resolution of the display screen of liquid crystal display devices, the number of gate wirings should be 240 to 480 or even 10
Increase to 00 or more. In this case, the time of the ON signal applied to one gate electrode becomes shorter in inverse proportion to the number of gates. Therefore, it is necessary to reduce the time constant of the storage capacitor C s , and even in this case, there is a problem that the electrical high resistance of the storage capacitor electrode hinders this.
[課題を解決するための手段] 本願発明は、互いに対向する一対のガラス基板の一方
側に薄膜トランジスタと、この薄膜トランジスタに接続
される絵素電極とを備え、さらに上記絵素電極と上記一
方側のガラス基板との間に絶縁膜を介して形成された蓄
積容量電極と、この蓄積容量電極に接続され、該蓄積容
量電極の電気抵抗を少なくするための補助電極とを備え
た液晶表示装置の製造方法に係る。まず、上記ガラス基
板の主表面上にITOやSnO2等の透明導電膜からなる蓄積
容量電極を形成する。上記蓄積容量電極の表面上に第1
絶縁膜を形成する。上記蓄積容量電極の表面上に位置す
る上記第1絶縁膜の領域に選択的に開口部を形成する。
上記第1絶縁膜の表面上および上記開口部の内部にタン
タルよりなる導電層を形成する。上記タンタルよりなる
導電層を所定の形状にパターニングすることにより、上
記薄膜トランジスタのゲート電極と上記補助電極とを同
時に形成する。上記薄膜トランジスタのゲート電極と上
記補助電極の表面に同時に陽極酸化膜を形成する。上記
補助電極が形成された上記第1絶縁膜の表面上に第2絶
縁膜を形成する。上記第2絶縁膜の表面上に絵素電極を
形成する。[Means for Solving the Problems] The present invention includes a thin film transistor on one side of a pair of glass substrates facing each other and a pixel electrode connected to the thin film transistor, and further includes the pixel electrode and the one side. Manufacture of a liquid crystal display device including a storage capacitor electrode formed between a glass substrate and an insulating film, and an auxiliary electrode connected to the storage capacitor electrode for reducing electric resistance of the storage capacitor electrode According to the method. First, a storage capacitor electrode made of a transparent conductive film such as ITO or SnO 2 is formed on the main surface of the glass substrate. First on the surface of the storage capacitor electrode
An insulating film is formed. An opening is selectively formed in the region of the first insulating film located on the surface of the storage capacitor electrode.
A conductive layer made of tantalum is formed on the surface of the first insulating film and inside the opening. The gate electrode of the thin film transistor and the auxiliary electrode are simultaneously formed by patterning the conductive layer of tantalum into a predetermined shape. An anodized film is simultaneously formed on the surface of the gate electrode of the thin film transistor and the auxiliary electrode. A second insulating film is formed on the surface of the first insulating film on which the auxiliary electrode is formed. A pixel electrode is formed on the surface of the second insulating film.
[作用] 蓄積容量電極に電気的に接続される補助電極は、見か
け上の蓄積容量電極の電気的抵抗を低減し、蓄積容量電
極の時定数を小さくする。これにより、蓄積容量の充電
特性が向上し液晶表示装置の表示特性が改善される。[Operation] The auxiliary electrode electrically connected to the storage capacitor electrode reduces the apparent electric resistance of the storage capacitor electrode and reduces the time constant of the storage capacitor electrode. As a result, the charge characteristic of the storage capacitor is improved and the display characteristic of the liquid crystal display device is improved.
また、補助電極はガラス基板上にゲート電極配線を形
成する工程と同時に形成される。これにより、補助電極
のための新たな製造工程を付加することなく従来の製造
工程を利用して補助電極を備えた液晶表示装置を製造す
ることができる。さらに、補助電極の表面に陽極酸化膜
を形成するので、絵素電極と蓄積容量電極との間の絶縁
性を確保し、静電耐圧特性を向上させることができる。Further, the auxiliary electrode is formed at the same time as the step of forming the gate electrode wiring on the glass substrate. Accordingly, the liquid crystal display device including the auxiliary electrode can be manufactured by using the conventional manufacturing process without adding a new manufacturing process for the auxiliary electrode. Further, since the anodic oxide film is formed on the surface of the auxiliary electrode, it is possible to secure the insulation between the pixel electrode and the storage capacitor electrode and improve the electrostatic breakdown voltage characteristic.
[実施例] 以下、本発明の一実施例を図を用いて説明する。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.
第1A図は、本発明の一実施例による液晶表示装置のア
クティブマトリクス基板の平面構造図であり、第1B図
は、第1A図中の切断線A−Aに沿った方向からの断面構
造図、第1C図は、同じく切断線B−Bに沿った方向から
の断面構造図である。これらの図を参照して、TFT側基
板21の表面上には互いに直交する方向に延びた複数のゲ
ート電極配線28およびソース電極配線29が配置されてい
る。ゲート電極配線28とソース電極配線29の交差部近傍
にはTFT35が形成されている。さらに、このゲート電極
配線28とソース電極配線29によって区切られるTFT側基
板21表面上の領域に絵素電極36が形成されている。さら
に、絵素電極36とTFT側基板21表面との間に蓄積容量電
極38が形成されている。FIG. 1A is a plan structural view of an active matrix substrate of a liquid crystal display device according to an embodiment of the present invention, and FIG. 1B is a sectional structural view from a direction along a cutting line AA in FIG. 1A. , FIG. 1C is a sectional structural view from the direction along the section line B-B. Referring to these drawings, a plurality of gate electrode wirings 28 and source electrode wirings 29 extending in directions orthogonal to each other are arranged on the surface of the TFT side substrate 21. A TFT 35 is formed near the intersection of the gate electrode wiring 28 and the source electrode wiring 29. Further, a pixel electrode 36 is formed in a region on the surface of the TFT side substrate 21 which is partitioned by the gate electrode wiring 28 and the source electrode wiring 29. Further, a storage capacitor electrode 38 is formed between the pixel electrode 36 and the surface of the TFT side substrate 21.
ゲート電極配線28はその一部がTFT35のゲート電極51
を構成し、ソース電極配線29はTFT35のソース電極52に
接続されている。さらにTFT35のドレイン電極53は絵素
電極36に接続されている。特に第1C図を参照して、TFT3
5はTFT側基板21表面上に酸化絶縁膜55を介してゲート電
極51が形成されている。ゲート電極51の表面は陽極酸化
膜56に覆われている。さらに、ゲート電極51および酸化
絶縁膜55の表面上にゲート酸化膜39が形成されている。
またゲート電極51の上部に位置するゲート酸化膜39の表
面上には半導体層54およびエッチングストップ層57が形
成されている。さらに、この半導体層54の上部にはアモ
ルファスシリコン層58を介して各々分離独立したソース
電極52およびドレイン電極53が形成されている。さらに
ゲート絶縁膜39の上面には、その一部がドレイン電極53
の上面をも覆う絵素電極36が所定の形状に形成されてい
る。Part of the gate electrode wiring 28 is the gate electrode 51 of the TFT 35.
And the source electrode wiring 29 is connected to the source electrode 52 of the TFT 35. Further, the drain electrode 53 of the TFT 35 is connected to the pixel electrode 36. With particular reference to Figure 1C, the TFT3
In the TFT 5, the gate electrode 51 is formed on the surface of the TFT side substrate 21 with the oxide insulating film 55 interposed therebetween. The surface of the gate electrode 51 is covered with the anodic oxide film 56. Further, a gate oxide film 39 is formed on the surfaces of the gate electrode 51 and the oxide insulating film 55.
Further, a semiconductor layer 54 and an etching stop layer 57 are formed on the surface of the gate oxide film 39 located above the gate electrode 51. Further, a source electrode 52 and a drain electrode 53, which are separated and independent of each other, are formed on the semiconductor layer 54 via an amorphous silicon layer 58. Further, a part of the drain electrode 53 is formed on the upper surface of the gate insulating film 39.
A pixel electrode 36 is formed in a predetermined shape so as to cover the upper surface of the pixel electrode 36 as well.
TFT側基板21の表面上には酸化絶縁膜55およびゲート
酸化膜39をその両側から包み込むように絵素電極36およ
び蓄積容量電極38が形成されている。そして、この積層
構造により蓄積容量Csが構成される。また、蓄積容量電
極38の表面上には平面方向に長く延びた補助電極40が形
成されている。補助電極40は蓄積容量電極38の上部に位
置する酸化絶縁膜55中に選択的に形成された開口部41を
介して蓄積容量電極38に接続されている。補助電極40は
TFT側基板21表面上に行列状に配列された絵素電極36に
対向して形成された蓄積容量電極38を行方向ごとに連結
するように形成されており、その端部は対向電極32(図
示せず)に電気的に接続されている。この補助電極40は
低抵抗の高導電性を有する金属膜、たとえばタンタル
(Ta)などで構成される。そして、相対的に高抵抗の蓄
積容量電極38の導電性を補い蓄積容量の時定数を減少さ
せる。また、補助電極40の表面にはゲート電極配線28の
表面およびTFTのゲート電極51の表面と同様に陽極酸化
膜56が形成されている。陽極酸化膜56は絵素電極36と蓄
積容量電極38との間の絶縁性を確保し静電耐圧特性を向
上させる。A pixel electrode 36 and a storage capacitor electrode 38 are formed on the surface of the TFT side substrate 21 so as to wrap the oxide insulating film 55 and the gate oxide film 39 from both sides thereof. The storage capacitor C s is formed by the laminated structure. Further, an auxiliary electrode 40 extending in the plane direction is formed on the surface of the storage capacitor electrode 38. The auxiliary electrode 40 is connected to the storage capacitor electrode 38 through an opening 41 selectively formed in the oxide insulating film 55 located above the storage capacitor electrode 38. The auxiliary electrode 40
The storage capacitor electrodes 38 formed so as to face the pixel electrodes 36 arranged in a matrix on the surface of the TFT side substrate 21 are formed so as to be connected in each row direction, and the ends thereof are formed by the counter electrodes 32 ( (Not shown). The auxiliary electrode 40 is composed of a metal film having low resistance and high conductivity, such as tantalum (Ta). Then, the conductivity of the storage capacitor electrode 38 having a relatively high resistance is supplemented to reduce the time constant of the storage capacitor. Further, an anodic oxide film 56 is formed on the surface of the auxiliary electrode 40 similarly to the surface of the gate electrode wiring 28 and the surface of the gate electrode 51 of the TFT. The anodic oxide film 56 secures the insulation between the pixel electrode 36 and the storage capacitor electrode 38 and improves the electrostatic breakdown voltage characteristic.
次に上記のアクティブマトリクス基板の製造方法につ
いて説明する。第2A図ないし第2D図は第1B図に示す断面
構造の製造工程図であり、第3A図ないし第3D図第1C図に
示す断面構造の製造工程図である。まず最初に第2A図な
いし第2D図に基づいて説明する。第2A図に示すように、
ガラス基板からなるTFT側基板21表面上にITOやSnO2など
の透明導電材料からなる導電膜を膜厚500Å〜2000Å程
度成膜し、所定の形状にパターニングして蓄積容量電極
38を形成する。Next, a method of manufacturing the above active matrix substrate will be described. 2A to 2D are manufacturing process drawings of the sectional structure shown in FIG. 1B, and manufacturing process drawings of the sectional structure shown in FIGS. 3A to 3D and 1C. First, a description will be given with reference to FIGS. 2A to 2D. As shown in Figure 2A,
On the surface of the TFT side substrate 21 made of a glass substrate, a conductive film made of a transparent conductive material such as ITO or SnO 2 is formed to a film thickness of about 500Å to 2000Å, and patterned into a predetermined shape to form a storage capacitor electrode.
Form 38.
次に第2B図に示すように、蓄積容量電極38が形成され
たTFT側基板21表面側にSiO2,Ta2O5やAl2O3などの酸化絶
縁膜55を形成する。この酸化絶縁膜55の膜厚は、SiO2の
ように比誘電率が4と小さい絶縁膜である場合は、1000
Å程度あるいはそれ以下の厚みであることが望ましい。
またTa2O5のように比誘電率の23〜25と高い絶縁膜であ
る場合はさらに大きくても構わない。次に、蓄積容量電
極38の表面上に位置する酸化絶縁膜55領域に所定の形状
の開口部41を形成する。Next, as shown in FIG. 2B, an oxide insulating film 55 such as SiO 2 , Ta 2 O 5 or Al 2 O 3 is formed on the surface of the TFT side substrate 21 on which the storage capacitor electrode 38 is formed. The thickness of the oxide insulating film 55 is 1000 when it is an insulating film having a small relative dielectric constant of 4 such as SiO 2.
It is desirable that the thickness is approximately Å or less.
Further, in the case of an insulating film having a high relative permittivity of 23 to 25 such as Ta 2 O 5 , it may be further increased. Next, an opening 41 having a predetermined shape is formed in the oxide insulating film 55 region located on the surface of the storage capacitor electrode 38.
さらに、第2C図に示すように、酸化絶縁膜55の表面上
および開口部41の内部にTaなどの高陽極酸化性の金属膜
を形成し、所定の形状にパターニングする。この工程に
よりゲート電極配線28と開口部41の内部に形成された補
助電極40を形成する。このパターニング工程は、たとえ
ば金属膜にTaが使用され、酸化絶縁膜55がSiO2である場
合にはドライエッチング法により選択性のあるプロセス
が可能となる。また、酸化絶縁膜55がTa2O5である場合
には、ウェットエッチング法により選択性のあるプロセ
スが可能となる。Further, as shown in FIG. 2C, a highly anodic metal film such as Ta is formed on the surface of the oxide insulating film 55 and inside the opening 41, and patterned into a predetermined shape. By this step, the auxiliary electrode 40 formed inside the gate electrode wiring 28 and the opening 41 is formed. In this patterning step, for example, when Ta is used for the metal film and the oxide insulating film 55 is SiO 2 , a selective process can be performed by the dry etching method. Further, when the oxide insulating film 55 is Ta 2 O 5 , the wet etching method enables a selective process.
次に第2D図に示すように、陽極酸化を行なうことによ
り補助電極40およびゲート電極配線28の表面に陽極酸化
膜56を形成する。たとえば配線材料としてTaが用いられ
た場合、陽極酸化膜56はホウ酸アンモニウム水溶液、ク
エン酸水溶液あるいは酒石酸アンモニウム水溶液中で陽
極酸化が行なわれ、Ta2O5が形成される。以上の工程に
より第1B図に示される断面構造の主要部分が形成され
る。Next, as shown in FIG. 2D, anodic oxidation is performed to form an anodic oxide film 56 on the surfaces of the auxiliary electrode 40 and the gate electrode wiring 28. For example, when Ta is used as the wiring material, the anodic oxide film 56 is anodized in an aqueous solution of ammonium borate, an aqueous solution of citric acid, or an aqueous solution of ammonium tartrate to form Ta 2 O 5 . Through the above steps, the main part of the sectional structure shown in FIG. 1B is formed.
次に第3A図ないし第3D図を用いて第1C図に示されるTF
T35の断面構造の製造方法について説明する。Next, the TF shown in FIG. 1C will be described with reference to FIGS. 3A to 3D.
A method of manufacturing the T35 sectional structure will be described.
まず第3A図に示すように、上記の第2D図までの工程に
よってTFT側基板21の表面上に酸化絶縁膜55を介してTFT
35のゲート電極51およびその表面を覆う陽極酸化膜56が
形成されている。次にゲート電極51が形成された酸化絶
縁膜55の表面上に、プラズマCVD法を用いてSiNxからな
るゲート絶縁膜39、半導体層54を構成するアモルファス
シリコン層54aおよびエッチングストッパ層57を構成す
るSiNx層57aを順次成長させる。各層の膜厚は各々3000
Å、300Å、1000Åである。First, as shown in FIG. 3A, a TFT is formed on the surface of the TFT side substrate 21 through the oxide insulating film 55 by the steps up to the above FIG. 2D.
A gate electrode 51 of 35 and an anodized film 56 covering the surface thereof are formed. Next, on the surface of the oxide insulating film 55 on which the gate electrode 51 is formed, the gate insulating film 39 made of SiNx, the amorphous silicon layer 54a forming the semiconductor layer 54, and the etching stopper layer 57 are formed by using the plasma CVD method. The SiNx layer 57a is sequentially grown. The thickness of each layer is 3000
Å, 300Å, 1000Å.
次に第3B図に示すように、第2のSiNx層57aを所定の
形状にパターニングし、エッチングストッパ層57を形成
する。Next, as shown in FIG. 3B, the second SiNx layer 57a is patterned into a predetermined shape to form an etching stopper layer 57.
さらに、第3C図に示すように、アモルファスシリコン
層54aおよびパターニングされたエッチングストップ層5
7の表面上にプラズマCVD法を用いてアモルファスシリコ
ン(n+)膜厚1000Å程度成長させる。そして、このアモ
ルファスシリコン層58および下層のアモルファスシリコ
ン層54aを同時にパターニングし、半導体層54およびア
モルファスシリコン層58を形成する。Further, as shown in FIG. 3C, the amorphous silicon layer 54a and the patterned etching stop layer 5 are formed.
Amorphous silicon (n + ) film thickness of about 1000Å is grown on the surface of 7 by plasma CVD method. Then, the amorphous silicon layer 58 and the underlying amorphous silicon layer 54a are simultaneously patterned to form the semiconductor layer 54 and the amorphous silicon layer 58.
さらに、第3D図に示すように、スパッタリング法を用
いてソース電極配線材料であるTi,Moなどを全面に堆積
し、所定の形状にパターニングする。このパターニング
工程において、エッチングストップ層57の表面上に形成
されたアモルファスシリコン層58も同時にエッチングさ
れ、各々独立したアモルファスシリコン58、58が形成さ
れる。このエッチング工程において、エッチングストッ
プ層57がエッチングの終点を規定する。そしてさらに各
々独立したアモルファスシリコン層58、58の上面にはソ
ース電極配線29(リース電極52)、ドレイン電極53が形
成される。Further, as shown in FIG. 3D, a source electrode wiring material such as Ti and Mo is deposited on the entire surface by using a sputtering method and patterned into a predetermined shape. In this patterning step, the amorphous silicon layer 58 formed on the surface of the etching stop layer 57 is also etched at the same time to form independent amorphous silicon 58, 58. In this etching step, the etching stop layer 57 defines the end point of etching. Further, the source electrode wiring 29 (leasing electrode 52) and the drain electrode 53 are formed on the upper surfaces of the independent amorphous silicon layers 58, 58.
次に第1B図および第1C図を参照して、絵素電極材料と
なるITOをスパッタリング法を用いて全面に堆積し、膜
厚1000Å程度のITO膜を形成し、所定の形状に加工して
絵素電極36を形成する。なお、ソース電極配線29のパタ
ーンを補強するため、ITO膜は絵素電極36を構成する部
分以外においてはソース電極配線29と同一パターンに成
形加工してもよい。Next, referring to FIGS. 1B and 1C, ITO, which is a pixel electrode material, is deposited on the entire surface by a sputtering method to form an ITO film having a film thickness of about 1000 Å and processed into a predetermined shape. The pixel electrode 36 is formed. In addition, in order to reinforce the pattern of the source electrode wiring 29, the ITO film may be formed into the same pattern as the source electrode wiring 29 except for the portion forming the pixel electrode 36.
次に、本発明の第2の実施例について説明する。第4A
図は、第2の実施例による液晶表示装置のアクティブマ
トリクス基板の平面構造図であり、第4B図および第4C図
は各々第4A図中の切断線AA-AAおよび切断線BB-BBに沿っ
た方向からの断面構造図である。これらの図を参照し
て、第2の実施例は補助電極40がTFT側基板21と蓄積容
量電極38との間に形成されていることを特徴としてい
る。そして、補助電極40と蓄積容量電極38とは直接に接
続されている。このような構造においても、第1の実施
例と同様に補助電極40は蓄積容量電極38の導電性を補
い、蓄積容量の時定数を低減させる。Next, a second embodiment of the present invention will be described. Fourth A
FIG. 4 is a plan view of an active matrix substrate of a liquid crystal display device according to a second embodiment, and FIGS. 4B and 4C are sectional views taken along section lines AA-AA and BB-BB in FIG. 4A, respectively. FIG. 3 is a cross-sectional structure view from a vertical direction. With reference to these figures, the second embodiment is characterized in that an auxiliary electrode 40 is formed between the TFT side substrate 21 and the storage capacitor electrode 38. The auxiliary electrode 40 and the storage capacitor electrode 38 are directly connected. Even in such a structure, the auxiliary electrode 40 supplements the conductivity of the storage capacitor electrode 38 and reduces the time constant of the storage capacitor, as in the first embodiment.
次に第2の実施例の製造方法について説明する。第5A
ないし第5C図は、第4B図に示す断面構造の製造工程図で
ある。また、第6A図ないし第6D図は、第4C図に示す断面
構造の製造工程図である。Next, the manufacturing method of the second embodiment will be described. 5A
5 to 5C are manufacturing process diagrams of the sectional structure shown in FIG. 4B. 6A to 6D are manufacturing process diagrams of the sectional structure shown in FIG. 4C.
まず、第5A図および第6A図に示すように、ガラス基板
からなるTFT側基板21の表面上にタンタル(Ta)をスパ
ッタリング法を用いて被着し、その後フォトリソグラフ
ィ法を用いて所定の形状にパターニングする。この工程
によりゲート電極配線28、TFT35のゲート電極51および
補助電極40を同時に形成する。そして、これらの配線層
が形成されたTFT側基板21を1〜5%程度の酒石酸アン
モニウムを含む水溶液中に浸漬し、所定の陽極酸化工程
によってゲート電極配線28、TFTのゲート電極51の表面
に陽極酸化膜56を形成する。First, as shown in FIGS. 5A and 6A, tantalum (Ta) is deposited on the surface of the TFT-side substrate 21 made of a glass substrate by a sputtering method, and then a predetermined shape is formed by a photolithography method. Pattern. By this step, the gate electrode wiring 28, the gate electrode 51 of the TFT 35 and the auxiliary electrode 40 are simultaneously formed. Then, the TFT-side substrate 21 on which these wiring layers are formed is immersed in an aqueous solution containing about 1 to 5% ammonium tartrate, and is subjected to a predetermined anodic oxidation process on the surfaces of the gate electrode wiring 28 and the TFT gate electrode 51. An anodic oxide film 56 is formed.
さらに第5B図および第6B図に示すように、TFT側基板2
1の全面にスパッタリング法を用いてITO膜を形成した
後、これを所定の形状にパターニングする。これによ
り、TFT側基板21表面上の絵素を構成すべき位置に補助
電極40の上面を覆うように蓄積容量電極38が形成され
る。Further, as shown in FIGS. 5B and 6B, the TFT side substrate 2
After forming an ITO film on the entire surface of 1 by using a sputtering method, this is patterned into a predetermined shape. As a result, the storage capacitor electrode 38 is formed on the surface of the TFT side substrate 21 at a position where a pixel should be formed so as to cover the upper surface of the auxiliary electrode 40.
さらに、第5C図および第6C図に示すように、TFT側基
板21の表面上の全面にプラズマCVD法を用いて窒化硅素
(SiNx)膜からなるゲート絶縁膜39を堆積する。さら
に、ゲート絶縁膜39上のゲート電極51と重なる位置にa-
Si(アモルファスシリコン)層をプラズマCVD法を用い
て形成し、これをパターニングすることによりTFT35の
半導体層54を形成する。Further, as shown in FIGS. 5C and 6C, a gate insulating film 39 made of a silicon nitride (SiNx) film is deposited on the entire surface of the TFT side substrate 21 by using the plasma CVD method. Further, a- is formed on the gate insulating film 39 at a position overlapping the gate electrode 51.
A Si (amorphous silicon) layer is formed by using the plasma CVD method and is patterned to form the semiconductor layer 54 of the TFT 35.
さらに第6D図に示すように、ゲート絶縁膜39および半
導体層54上の全面にモリブデン(Mo)をスパッタリング
法を用いて被着する。その後、Mo層をパターニングして
ソース電極29、TFT35のソース電極52およびドレイン電
極53を形成する。ソース電極配線29とソース電極52とは
一体的に形成されている。ソース電極52はその一部が半
導体層54上の一側部と重なるように形成され、まだドレ
イン電極53はその一部が半導体層54の他方の側部と重な
るように形成される。Further, as shown in FIG. 6D, molybdenum (Mo) is deposited on the entire surfaces of the gate insulating film 39 and the semiconductor layer 54 by using the sputtering method. Then, the Mo layer is patterned to form the source electrode 29, the source electrode 52 and the drain electrode 53 of the TFT 35. The source electrode wiring 29 and the source electrode 52 are integrally formed. The source electrode 52 is formed so that a part thereof overlaps with one side of the semiconductor layer 54, and the drain electrode 53 is still formed so that a part thereof overlaps with the other side of the semiconductor layer 54.
最後に、全面にスパッタリング法を用いてITO膜を堆
積し、パターニングして絵素電極36を形成する。絵素電
極36はその一部がドレイン電極53の上部に接するように
形成される。以上の工程により第4B図およひ第4C図に示
される断面構造を有する液晶表示装置が製造される。Finally, an ITO film is deposited on the entire surface by a sputtering method and patterned to form a pixel electrode 36. The pixel electrode 36 is formed so that a part thereof is in contact with the upper portion of the drain electrode 53. Through the above steps, the liquid crystal display device having the sectional structure shown in FIGS. 4B and 4C is manufactured.
このように、上記の製造工程においては、ゲート電極
配線28、TFT35のゲート電極51および補助電極40は同一
の堆積工程およびパターニング工程を用いて形成され
る。したがって、従来の製造工程に対して新たな製造工
程を付加することなく簡便な製造工程でコントラストの
低下などを生じることなく大型化が可能な液晶表示装置
を製造することができる。Thus, in the above manufacturing process, the gate electrode wiring 28, the gate electrode 51 of the TFT 35, and the auxiliary electrode 40 are formed using the same deposition process and patterning process. Therefore, it is possible to manufacture a liquid crystal display device which can be increased in size without causing a reduction in contrast and the like in a simple manufacturing process without adding a new manufacturing process to the conventional manufacturing process.
[発明の効果] このように、本発明による液晶表示装置は、付加容量
を構成する蓄積容量電極に対しさらに高導電性を有する
補助電極を接続するよう構成したので、蓄積容量電極の
時定数が小さくなり充電特性が改善され、コントラスト
などの表示特性が改善された液晶表示装置を実現するこ
とができる。EFFECTS OF THE INVENTION As described above, in the liquid crystal display device according to the present invention, since the auxiliary electrode having higher conductivity is connected to the storage capacitor electrode forming the additional capacitance, the time constant of the storage capacitor electrode is It is possible to realize a liquid crystal display device having a smaller size, improved charging characteristics, and improved display characteristics such as contrast.
また、補助電極を有する液晶表示装置は、ゲート電極
配線と補助電極とを同一工程において同時に製造するよ
うに構成したので、新たな複雑な製造工程を付加するこ
となく容易に表示特性が改善された大型化が可能な液晶
表示装置を製造することができる。また、補助電極の表
面に陽極酸化膜を形成するので、絵素電極と蓄積容量電
極との間の絶縁性を確保し、かつ静電耐圧特性を向上さ
せた液晶表示装置を製造することができる。In addition, since the liquid crystal display device having the auxiliary electrode is configured such that the gate electrode wiring and the auxiliary electrode are manufactured at the same time in the same process, the display characteristics are easily improved without adding a new complicated manufacturing process. A liquid crystal display device that can be upsized can be manufactured. Further, since the anodic oxide film is formed on the surface of the auxiliary electrode, it is possible to manufacture a liquid crystal display device in which the insulation between the pixel electrode and the storage capacitor electrode is secured and the electrostatic breakdown voltage characteristic is improved. .
第1A図は、本発明の第1の実施例による液晶表示装置の
アクティブマトリクス基板の平面構造図であり、第1B図
は、第1A図中の切断線A−Aに沿った方向からの断面構
造図であり、第1C図は、同様に切断線B−Bに沿った方
向からの断面構造図である。第2A図、第2B図、第2C図、
第2D図は、第1B図に示す液晶表示装置の断面構造の製造
工程図である。第3A図、第3B図、第3C図および第3D図
は、第1C図に示す液晶表示装置の断面構造の製造工程図
である。 第4A図は本発明の第2の実施例による液晶表示装置のア
クティブマトリクス基板の平面構造図であり、第4B図
は、第4A図中の切断線AA-AAに沿った方向からの断面構
造図、第4C図は、同様に切断線BB-BBに沿った方向から
の断面構造図である。第5A図、第5B図および第5C図は、
第4B図に示す液晶表示装置の断面構造の製造工程断面図
である。第6A図、第6B図、第6C図および第6D図は、第4C
図に示す液晶表示装置の断面構造の製造工程図である。 第7A図は、従来の液晶表示装置の断面構造斜視図であ
る。第7B図は、第7A図に示す液晶表示装置の断面構造図
である。第7C図は従来の液晶表示装置のアクティブマト
リクス基板上の等価回路図である。第8図は、第7C図に
示す液晶表示装置の一画素に相当する部分の等価回路図
である。第9図は、第7A図に示す液晶表示装置のTFTの
周辺拡大図である。第10図は、蓄積容量が付加された液
晶表示装置の一画素に相当する部分の等価回路図であ
る。第11A図は第10図に示される等価回路図に相当する
液晶表示装置の平面構造図であり、第11B図は、第11A図
中の切断線E−Eに沿った方向からの断面構造図、第11
C図は同様に切断線F−Fに沿った方向からの断面構造
図、第11D図は同様に切断線G−Gに沿った方向からの
断面構造図である。第12A図、第12B図、第12C図および
第12D図は、第11B図に示す液晶表示装置の断面構造の製
造工程図である。第13A図、第13B図、第13C図、第13D
図、および第13E図は、第11C図に示す液晶表示装置の断
面構造の製造工程図である。 図において、21はTFT側基板、22は対向電極側基板、26
は液晶層、28はゲート電極配線、29はソース電極配線、
32は対向電極、35はTFT、36は絵素電極、38は蓄積容量
電極、39はゲート絶縁膜、40は補助電極、55は酸化絶縁
膜を示している。 なお、図中、同一符号は同一または相当部分を示す。FIG. 1A is a plan structural view of an active matrix substrate of a liquid crystal display device according to a first embodiment of the present invention, and FIG. 1B is a sectional view taken along a section line AA in FIG. 1A. It is a structural drawing and FIG. 1C is a cross-sectional structural drawing similarly from the direction along the cutting line BB. 2A, 2B, 2C,
FIG. 2D is a manufacturing process diagram of a cross-sectional structure of the liquid crystal display device shown in FIG. 1B. 3A, 3B, 3C and 3D are manufacturing process diagrams of the cross-sectional structure of the liquid crystal display device shown in FIG. 1C. FIG. 4A is a plan structure view of an active matrix substrate of a liquid crystal display device according to a second embodiment of the present invention, and FIG. 4B is a sectional structure taken along the line AA-AA in FIG. 4A. Similarly, FIG. 4C is a sectional structural view taken along the line BB-BB. Figures 5A, 5B and 5C
FIG. 4C is a manufacturing process sectional view of a sectional structure of the liquid crystal display device shown in FIG. 4B. Figures 6A, 6B, 6C and 6D show 4C.
FIG. 9 is a manufacturing process diagram of a cross-sectional structure of the liquid crystal display device shown in the drawing. FIG. 7A is a perspective view of a sectional structure of a conventional liquid crystal display device. FIG. 7B is a sectional structural view of the liquid crystal display device shown in FIG. 7A. FIG. 7C is an equivalent circuit diagram on an active matrix substrate of a conventional liquid crystal display device. FIG. 8 is an equivalent circuit diagram of a portion corresponding to one pixel of the liquid crystal display device shown in FIG. 7C. FIG. 9 is an enlarged view of the periphery of the TFT of the liquid crystal display device shown in FIG. 7A. FIG. 10 is an equivalent circuit diagram of a portion corresponding to one pixel of a liquid crystal display device to which a storage capacitor is added. FIG. 11A is a plan structural view of a liquid crystal display device corresponding to the equivalent circuit diagram shown in FIG. 10, and FIG. 11B is a sectional structural view from a direction along a cutting line EE in FIG. 11A. , 11th
Similarly, FIG. 11C is a sectional structural view taken along the section line FF, and FIG. 11D is a sectional structural view taken along the section line GG. 12A, 12B, 12C and 12D are manufacturing process diagrams of the cross-sectional structure of the liquid crystal display device shown in FIG. 11B. 13A, 13B, 13C, 13D
FIG. 13 and FIG. 13E are manufacturing process drawings of a cross-sectional structure of the liquid crystal display device shown in FIG. 11C. In the figure, 21 is a TFT side substrate, 22 is a counter electrode side substrate, 26
Is a liquid crystal layer, 28 is a gate electrode wiring, 29 is a source electrode wiring,
32 is a counter electrode, 35 is a TFT, 36 is a pixel electrode, 38 is a storage capacitor electrode, 39 is a gate insulating film, 40 is an auxiliary electrode, and 55 is an oxide insulating film. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
に、薄膜トランジスタと、この薄膜トランジスタに接続
される絵素電極とを備え、さらに前記絵素電極と前記一
方側のガラス基板との間に絶縁膜を介して形成された蓄
積容量電極と、この蓄積容量電極に接続され、該蓄積容
量電極の電気抵抗を少なくするための補助電極とを備え
た液晶表示装置の製造方法であって、 前記ガラス基板の主表面上にITOやSnO2等の透明導電膜
からなる蓄積容量電極を形成する工程と、 前記蓄積容量電極の表面上に第1絶縁膜を形成する工程
と、 前記蓄積容量電極の表面上に位置する前記第1絶縁膜の
領域に選択的に開口部を形成する工程と、 前記第1絶縁膜の表面上および前記開口部の内部にタン
タルよりなる導電層を形成する工程と、 前記タンタルよりなる導電層を所定の形状にパターニン
グすることにより前記薄膜トランジスタのゲート電極と
前記補助電極とを同時に形成する工程と、 前記薄膜トランジスタのゲート電極と前記補助電極の表
面に同時に陽極酸化膜を形成する工程と、 前記補助電極が形成された前記第1絶縁膜の表面上に第
2絶縁膜を形成する工程と、 前記第2絶縁膜の表面上に絵素電極を形成する工程と、 を備えた、液晶表示装置の製造方法。1. A thin film transistor and a picture element electrode connected to the thin film transistor are provided on one side of a pair of glass substrates facing each other, and the picture element electrode and the glass substrate on the one side are provided between the picture element electrode and the one side glass substrate. A method of manufacturing a liquid crystal display device, comprising: a storage capacitor electrode formed via an insulating film; and an auxiliary electrode connected to the storage capacitor electrode for reducing the electric resistance of the storage capacitor electrode, Forming a storage capacitor electrode made of a transparent conductive film such as ITO or SnO 2 on the main surface of the glass substrate; forming a first insulating film on the surface of the storage capacitor electrode; A step of selectively forming an opening in a region of the first insulating film located on a surface, and a step of forming a conductive layer made of tantalum on the surface of the first insulating film and inside the opening, From the tantalum Forming a gate electrode of the thin film transistor and the auxiliary electrode at the same time by patterning a conductive layer formed into a predetermined shape, and forming an anodized film on the surface of the gate electrode of the thin film transistor and the auxiliary electrode at the same time. A liquid crystal comprising: a step of forming a second insulating film on the surface of the first insulating film on which the auxiliary electrode is formed; and a step of forming a pixel electrode on the surface of the second insulating film. Manufacturing method of display device.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17080889A JPH0820641B2 (en) | 1989-06-30 | 1989-06-30 | Liquid crystal display manufacturing method |
| US07/527,191 US5162901A (en) | 1989-05-26 | 1990-05-23 | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| EP90305754A EP0399846B1 (en) | 1989-05-26 | 1990-05-25 | An active-matrix display device and a method for the production of the same |
| DE69017262T DE69017262T2 (en) | 1989-05-26 | 1990-05-25 | Active matrix display device and method for its production. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17080889A JPH0820641B2 (en) | 1989-06-30 | 1989-06-30 | Liquid crystal display manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03141325A JPH03141325A (en) | 1991-06-17 |
| JPH0820641B2 true JPH0820641B2 (en) | 1996-03-04 |
Family
ID=15911724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17080889A Expired - Lifetime JPH0820641B2 (en) | 1989-05-26 | 1989-06-30 | Liquid crystal display manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820641B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2900662B2 (en) * | 1991-10-18 | 1999-06-02 | 三菱電機株式会社 | Thin film transistor array |
| JP2797972B2 (en) * | 1994-06-28 | 1998-09-17 | 日本電気株式会社 | Active matrix type liquid crystal display |
| KR100627107B1 (en) * | 1999-07-31 | 2006-09-25 | 엘지.필립스 엘시디 주식회사 | Multi-domain liquid crystal display device and manufacturing method thereof |
| KR100797374B1 (en) * | 2001-06-05 | 2008-01-22 | 엘지.필립스 엘시디 주식회사 | LCD and its manufacturing method |
| WO2005048222A1 (en) | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device, method for manufacturing the same, and tv set |
| KR101030056B1 (en) | 2003-11-14 | 2011-04-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Liquid Crystal Display Manufacturing Method |
| JP6033071B2 (en) * | 2011-12-23 | 2016-11-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129820A (en) * | 1984-07-23 | 1986-02-10 | Seiko Instr & Electronics Ltd | Substrate for active matrix display device |
| JPH01154033A (en) * | 1987-12-10 | 1989-06-16 | Nec Corp | Thin film transistor array substrate |
-
1989
- 1989-06-30 JP JP17080889A patent/JPH0820641B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03141325A (en) | 1991-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0376437B1 (en) | An active matrix type liquid crystal display | |
| US6642086B2 (en) | Method for fabricating thin film transistor array substrate for liquid crystal display | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JP3070062B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| CN106483728B (en) | Pixel structure, array substrate and display device | |
| EP0329887B1 (en) | Liquid crystal display device | |
| JPH05257164A (en) | Active matrix substrate | |
| JP2000330132A (en) | Active matrix display device | |
| JP3258768B2 (en) | Matrix display device | |
| US20040119897A1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP3924384B2 (en) | Thin film transistor | |
| JP3657371B2 (en) | Active matrix display device | |
| JPH0820641B2 (en) | Liquid crystal display manufacturing method | |
| JPH07113728B2 (en) | Active matrix substrate | |
| JPH04326329A (en) | Liquid crystal display device and its manufacture | |
| JPH07120788A (en) | Semiconductor device | |
| JPH04265945A (en) | Active matrix substrate | |
| JPH0635004A (en) | Liquid crystal display device | |
| JPH06163891A (en) | Thin film transistor | |
| JP2618034B2 (en) | Matrix substrate and manufacturing method thereof | |
| JPH0862629A (en) | Liquid crystal display | |
| JP2901499B2 (en) | Active matrix substrate | |
| JP3466530B2 (en) | Liquid crystal display device and method of manufacturing semiconductor device used therein | |
| JP3094619B2 (en) | Active matrix display device | |
| JPH11316391A (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |