JPH09129649A - 接合材料供給方法及び実装方法 - Google Patents
接合材料供給方法及び実装方法Info
- Publication number
- JPH09129649A JPH09129649A JP7287200A JP28720095A JPH09129649A JP H09129649 A JPH09129649 A JP H09129649A JP 7287200 A JP7287200 A JP 7287200A JP 28720095 A JP28720095 A JP 28720095A JP H09129649 A JPH09129649 A JP H09129649A
- Authority
- JP
- Japan
- Prior art keywords
- bonding material
- bonding
- material supply
- circuit board
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 狭リードピッチの電子部品の回路基板への接
合を、リード間にブリッジを発生させることなしに行う
ことができる回路基板への接合材料の供給方法を提供す
る。 【解決手段】 ガラス基板３に共晶はんだ２を被覆し、
このガラス基板３の共晶はんだ２を回路基板１に対向さ
せて配置し、所定のパターンの軌跡を描くように制御さ
れたレーザ５を照射することにより、共晶はんだ２を回
路基板１のランド４上に選択的に転写して供給する。
合を、リード間にブリッジを発生させることなしに行う
ことができる回路基板への接合材料の供給方法を提供す
る。 【解決手段】 ガラス基板３に共晶はんだ２を被覆し、
このガラス基板３の共晶はんだ２を回路基板１に対向さ
せて配置し、所定のパターンの軌跡を描くように制御さ
れたレーザ５を照射することにより、共晶はんだ２を回
路基板１のランド４上に選択的に転写して供給する。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板の接合部上
にはんだ等の接合材料を供給したり、半導体素子にバン
プ形成用のはんだ等の接合材料を供給する接合材料供給
方法に関するものである。又本発明は本発明の接合材料
供給方法によって接合材料が供給された回路基板や半導
体素子についての実装方法に関するものである。
にはんだ等の接合材料を供給したり、半導体素子にバン
プ形成用のはんだ等の接合材料を供給する接合材料供給
方法に関するものである。又本発明は本発明の接合材料
供給方法によって接合材料が供給された回路基板や半導
体素子についての実装方法に関するものである。
【０００２】
【従来の技術】近年の電気電子産業において、製品の小
型化に伴い電子部品の小型化、半導体素子の高集積化、
回路基板への高密度実装化が急速に進んでいる。電子部
品においては、１ｍｍ×０．５ｍｍサイズのものも使用
されている。又クワッドフラットパッケージ（以下ＱＦ
Ｐと称す）タイプの電子部品においては、リードピッチ
が０．５ｍｍから０．４ｍｍ、更に０．３ｍｍへと狭ピ
ッチ化が進んでいる。又半導体実装においても、電極の
狭ピッチ化の要求が高まっている。
型化に伴い電子部品の小型化、半導体素子の高集積化、
回路基板への高密度実装化が急速に進んでいる。電子部
品においては、１ｍｍ×０．５ｍｍサイズのものも使用
されている。又クワッドフラットパッケージ（以下ＱＦ
Ｐと称す）タイプの電子部品においては、リードピッチ
が０．５ｍｍから０．４ｍｍ、更に０．３ｍｍへと狭ピ
ッチ化が進んでいる。又半導体実装においても、電極の
狭ピッチ化の要求が高まっている。
【０００３】従来の電子部品の回路基板への表面実装
は、次のとおりである。先ず、回路基板上にクリームは
んだを印刷又は塗布により所定量供給し、次に電子部品
をクリームはんだの粘着力を利用して回路基板上に装着
し、引き続きはんだ付け部を昇温させることにより、は
んだを溶融させて電子部品を回路基板上にはんだ付けし
ていた。
は、次のとおりである。先ず、回路基板上にクリームは
んだを印刷又は塗布により所定量供給し、次に電子部品
をクリームはんだの粘着力を利用して回路基板上に装着
し、引き続きはんだ付け部を昇温させることにより、は
んだを溶融させて電子部品を回路基板上にはんだ付けし
ていた。
【０００４】又従来の半導体素子実装におけるバンプ形
成方法は、電気メッキ法、蒸着法、印刷法、ワイヤボン
ディング法等により行っていた。このように形成された
半導体素子の回路基板への実装方法としては、金属接合
方法、接着方法、圧接方法の３つの方法がある。
成方法は、電気メッキ法、蒸着法、印刷法、ワイヤボン
ディング法等により行っていた。このように形成された
半導体素子の回路基板への実装方法としては、金属接合
方法、接着方法、圧接方法の３つの方法がある。
【０００５】ここでは、これらのなかでワイヤボンディ
ング法によるバンプ形成と、接着方法による半導体素子
実装の一連のプロセスについて説明する。先ず、半導体
素子の電極上にワイヤボンディング法により金バンプを
形成し、加圧を行うことによりバンプのレベリングを行
う。次いで、銀／パラジウムペーストをバンプ上に転写
し、半導体素子を回路基板上に装着し、銀／パラジウム
ペーストを加熱溶融させて半導体素子を回路基板上に接
合していた。
ング法によるバンプ形成と、接着方法による半導体素子
実装の一連のプロセスについて説明する。先ず、半導体
素子の電極上にワイヤボンディング法により金バンプを
形成し、加圧を行うことによりバンプのレベリングを行
う。次いで、銀／パラジウムペーストをバンプ上に転写
し、半導体素子を回路基板上に装着し、銀／パラジウム
ペーストを加熱溶融させて半導体素子を回路基板上に接
合していた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ようなクリームはんだの印刷技術又は塗布技術を用いた
電子部品８０の回路基板への接合方法においては、ＱＦ
Ｐタイプの電子部品のように、リードの狭ピッチ化が進
むと、はんだ供給に限界が生ずる。すなわち、リードの
狭ピッチ化に伴い、リード間のはんだブリッジが急激に
増加するという問題点を有していた。
ようなクリームはんだの印刷技術又は塗布技術を用いた
電子部品８０の回路基板への接合方法においては、ＱＦ
Ｐタイプの電子部品のように、リードの狭ピッチ化が進
むと、はんだ供給に限界が生ずる。すなわち、リードの
狭ピッチ化に伴い、リード間のはんだブリッジが急激に
増加するという問題点を有していた。
【０００７】又回路基板の小型化、高密度化に伴い表面
実装用の電子部品と半導体素子とを混載して回路基板上
に実装したいとの要求が高まってきているが、従来では
電子部品実装と半導体素子実装との実装方法の違いによ
り、各別の実装工程を必要としており、生産能率上問題
点を有していた。
実装用の電子部品と半導体素子とを混載して回路基板上
に実装したいとの要求が高まってきているが、従来では
電子部品実装と半導体素子実装との実装方法の違いによ
り、各別の実装工程を必要としており、生産能率上問題
点を有していた。
【０００８】本発明は上記の問題点に鑑み、クリームは
んだを使用することなしにドライプロセスにより接合材
料を回路基板の接合部に供給し、ＱＦＰタイプの電子部
品のように狭リードピッチの電子部品の回路基板への接
合を、リード間にブリッジを発生させることなしに行う
ことを可能とする接合材料供給方法及び実装方法を提供
することを目的とする。
んだを使用することなしにドライプロセスにより接合材
料を回路基板の接合部に供給し、ＱＦＰタイプの電子部
品のように狭リードピッチの電子部品の回路基板への接
合を、リード間にブリッジを発生させることなしに行う
ことを可能とする接合材料供給方法及び実装方法を提供
することを目的とする。
【０００９】又本発明は、ドライプロセスにより接合材
料を半導体素子のバンプ形成部に供給し、正確かつ精密
な位置に簡単な工程で半導体素子のバンプを形成するこ
とを可能とし、かつ電子部品と半導体素子とを同一の回
路基板上に混載して実装することを可能とする接合材料
供給方法及び実装方法を提供することを目的とする。
料を半導体素子のバンプ形成部に供給し、正確かつ精密
な位置に簡単な工程で半導体素子のバンプを形成するこ
とを可能とし、かつ電子部品と半導体素子とを同一の回
路基板上に混載して実装することを可能とする接合材料
供給方法及び実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の接合材料供給方
法は、上記目的を達成するため、レーザ透過性のある基
板又はシートの一面に、接合材料を被覆し、この基板又
はシートの接合材料を被覆した面を被材料供給体に対向
させて配置し、基板又はシートの他面から入射し、所定
のパターンの軌跡を描くように制御されたレーザを照射
することにより、接合材料を被材料供給体上に選択的に
転写させて供給することを特徴とする。
法は、上記目的を達成するため、レーザ透過性のある基
板又はシートの一面に、接合材料を被覆し、この基板又
はシートの接合材料を被覆した面を被材料供給体に対向
させて配置し、基板又はシートの他面から入射し、所定
のパターンの軌跡を描くように制御されたレーザを照射
することにより、接合材料を被材料供給体上に選択的に
転写させて供給することを特徴とする。
【００１１】又本発明の実装方法は、上記目的を達成す
るため、上記接合材料供給方法により接合材料を供給さ
れた被材料供給体の接合部上に、被接合体を配置し、次
いで接合部を加熱、又は加熱及び加圧を行うことでリフ
ロー接合を行うことを特徴とする。
るため、上記接合材料供給方法により接合材料を供給さ
れた被材料供給体の接合部上に、被接合体を配置し、次
いで接合部を加熱、又は加熱及び加圧を行うことでリフ
ロー接合を行うことを特徴とする。
【００１２】本発明の接合材料供給方法によれば、接合
材料を被覆したレーザ透過性のある基板又はシートにレ
ーザを照射することで、その照射エネルギーにより接合
材料の原子間結合が切られ、原子を飛散させるアブレー
ション現象が生ずる。このため接合材料を被覆した面に
対向して配置されている被材料供給体（回路基板又は半
導体素子）に、基板又はシートから高速に飛散した接合
材料が付着し、かつレーザの照射は所定のパターンの軌
跡を描くように制御されているので、レーザ照射部のパ
ターンに倣った接合材料のパターンが被材料供給体に転
写される。レーザによるパターン転写は正確かつ精密に
行うことができるので、被材料供給体上に形成される接
合材料のパターンも正確かつ精密なものとなる。従っ
て、回路基板上に正確かつ精密な接合パターンを形成で
き、狭リードピッチの電子部品の回路基板への接合を、
リード間にブリッジを発生させることなしに行うことが
できるようになる。又半導体素子に正確かつ精密な位置
にバンプを形成することができるようになる。
材料を被覆したレーザ透過性のある基板又はシートにレ
ーザを照射することで、その照射エネルギーにより接合
材料の原子間結合が切られ、原子を飛散させるアブレー
ション現象が生ずる。このため接合材料を被覆した面に
対向して配置されている被材料供給体（回路基板又は半
導体素子）に、基板又はシートから高速に飛散した接合
材料が付着し、かつレーザの照射は所定のパターンの軌
跡を描くように制御されているので、レーザ照射部のパ
ターンに倣った接合材料のパターンが被材料供給体に転
写される。レーザによるパターン転写は正確かつ精密に
行うことができるので、被材料供給体上に形成される接
合材料のパターンも正確かつ精密なものとなる。従っ
て、回路基板上に正確かつ精密な接合パターンを形成で
き、狭リードピッチの電子部品の回路基板への接合を、
リード間にブリッジを発生させることなしに行うことが
できるようになる。又半導体素子に正確かつ精密な位置
にバンプを形成することができるようになる。
【００１３】本発明の実装方法によれば、上記のように
接合材料を供給された被材料供給体（回路基板又は半導
体素子）と被接合体（電子部品又は回路基板）との接合
を、リフロー接合により容易に行うことができる。そし
て本発明の実装方法によれば、本発明の接合材料供給方
法により接合材料を供給された回路基板上に電子部品を
実装し、かつ本発明の接合材料供給方法により接合材料
を供給されてバンプが形成された半導体素子を同一の回
路基板上に実装することが、一括リフローで可能とな
り、電子部品と半導体素子の同一回路基板上への混載実
装が可能となる。
接合材料を供給された被材料供給体（回路基板又は半導
体素子）と被接合体（電子部品又は回路基板）との接合
を、リフロー接合により容易に行うことができる。そし
て本発明の実装方法によれば、本発明の接合材料供給方
法により接合材料を供給された回路基板上に電子部品を
実装し、かつ本発明の接合材料供給方法により接合材料
を供給されてバンプが形成された半導体素子を同一の回
路基板上に実装することが、一括リフローで可能とな
り、電子部品と半導体素子の同一回路基板上への混載実
装が可能となる。
【００１４】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照しつつ説明する。
参照しつつ説明する。
【００１５】図１は回路基板（被材料供給体）１に接合
材料２を供給し、回路基板１上に所定の接合材料のパタ
ーンを形成する方法を示している。
材料２を供給し、回路基板１上に所定の接合材料のパタ
ーンを形成する方法を示している。
【００１６】接合材料２は、使用レーザ波長域でレーザ
透過性のある基板、具体的にはガラス基板（基板）３の
下面に被覆されている。このガラス基板３の下面に極め
て接近させた位置に、回路基板１を配している。４は回
路基板１に形成されたランドで、このランド４上に接合
材料２を選択的に供給する。
透過性のある基板、具体的にはガラス基板（基板）３の
下面に被覆されている。このガラス基板３の下面に極め
て接近させた位置に、回路基板１を配している。４は回
路基板１に形成されたランドで、このランド４上に接合
材料２を選択的に供給する。
【００１７】５はレーザであり、その光路軌跡は制御装
置６によって制御され、所定のパターンを描くように設
定されている。本発明方法は、レーザ５をガラス基板３
の上方から照射し、その照射エネルギーによりアブレー
ション現象を生じさせ、接合材料２のレーザ照射部分を
回路基板１に転写している。具体的には、回路基板１の
ランド４上に接合材料２が転写されるように、レーザ５
の光路軌跡のパターンが制御装置６により設定されてい
る。
置６によって制御され、所定のパターンを描くように設
定されている。本発明方法は、レーザ５をガラス基板３
の上方から照射し、その照射エネルギーによりアブレー
ション現象を生じさせ、接合材料２のレーザ照射部分を
回路基板１に転写している。具体的には、回路基板１の
ランド４上に接合材料２が転写されるように、レーザ５
の光路軌跡のパターンが制御装置６により設定されてい
る。
【００１８】前記接合材料２としては、共晶はんだ（６
３Ｓｎ３７Ｐｂ）を用い、これを約５０μｍの厚さでガ
ラス基板３の下面に被覆している。
３Ｓｎ３７Ｐｂ）を用い、これを約５０μｍの厚さでガ
ラス基板３の下面に被覆している。
【００１９】接合材料２としては、その外種々のものを
用いることができ、組成比率の異なるＳｎ−Ｐｂ系はん
だ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−
Ｂｉ系はんだ、Ｓｎ（すず）などを用いることができ
る。
用いることができ、組成比率の異なるＳｎ−Ｐｂ系はん
だ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−
Ｂｉ系はんだ、Ｓｎ（すず）などを用いることができ
る。
【００２０】前記接合材料２を一面に被覆した基板３と
しては、ガラス基板の外、プラスチック基板などを用い
ることができ、又シートを用いることも可能である。
しては、ガラス基板の外、プラスチック基板などを用い
ることができ、又シートを用いることも可能である。
【００２１】前記ガラス基板３と回路基板１との間隔
は、接合材料２の転写を有効かつ正確に行うために、２
００μｍ程度以内に設定することが好適であり、特に１
００μｍ以内に設定することが最適である。
は、接合材料２の転写を有効かつ正確に行うために、２
００μｍ程度以内に設定することが好適であり、特に１
００μｍ以内に設定することが最適である。
【００２２】ＱＦＰタイプの電子部品に対応する回路基
板１では、ランド４のピッチが例えば０．３ｍｍとなっ
ているが、各ランド４上の全体又はそれらの一部に選択
的に接合材料２を供給するためには、レーザ５の光路軌
跡のパターンをその目的に合わせて設定すればよい。な
お、本発明によればリードピッチが０．１ｍｍ程度の電
子部品に対応する回路基板１の接合パターンの形成も良
好に行なうことができた。
板１では、ランド４のピッチが例えば０．３ｍｍとなっ
ているが、各ランド４上の全体又はそれらの一部に選択
的に接合材料２を供給するためには、レーザ５の光路軌
跡のパターンをその目的に合わせて設定すればよい。な
お、本発明によればリードピッチが０．１ｍｍ程度の電
子部品に対応する回路基板１の接合パターンの形成も良
好に行なうことができた。
【００２３】レーザ５の照射部のエネルギー分布は、ガ
ウス分布でも矩形分布でも可能であったが、矩形分布を
しているものの方が、接合材料２の供給安定性において
優れていた。
ウス分布でも矩形分布でも可能であったが、矩形分布を
しているものの方が、接合材料２の供給安定性において
優れていた。
【００２４】次に上記のようにランド４上に接合材料２
が転写された回路基板１上に電子部品（図示省略）を実
装する方法について、図２を参照しつつ説明する。
が転写された回路基板１上に電子部品（図示省略）を実
装する方法について、図２を参照しつつ説明する。
【００２５】先ず、接合材料２が転写された回路基板１
に対し、フラックス塗布が行われる。すなわち、前記ラ
ンド４上の接合材料２にボンドフラックスが塗布され
る。次いで前記回路基板１が実装装置に供給され、そこ
で吸着ノズルに保持された電子部品（被接合体）が回路
基板１上の所定位置に装着される。電子部品のリードと
回路基板１のランド４とは接合材料２及びボンドフラッ
クスを介して仮接合される。その後リフロー装置を通過
させて、接合材料２を溶融させ、その後冷却することに
より電子部品を回路基板１上に本接合（リフローはんだ
付け）し、実装工程を終了する。リフローはんだ付け
は、窒素雰囲気で行うと、濡れ性の良好な接合が可能と
なる。
に対し、フラックス塗布が行われる。すなわち、前記ラ
ンド４上の接合材料２にボンドフラックスが塗布され
る。次いで前記回路基板１が実装装置に供給され、そこ
で吸着ノズルに保持された電子部品（被接合体）が回路
基板１上の所定位置に装着される。電子部品のリードと
回路基板１のランド４とは接合材料２及びボンドフラッ
クスを介して仮接合される。その後リフロー装置を通過
させて、接合材料２を溶融させ、その後冷却することに
より電子部品を回路基板１上に本接合（リフローはんだ
付け）し、実装工程を終了する。リフローはんだ付け
は、窒素雰囲気で行うと、濡れ性の良好な接合が可能と
なる。
【００２６】上記実装工程におけるフラックス塗布工程
は、他の方法で電子部品と回路基板１との仮接合を可能
とし、仮フラックス成分を接合材料２に含有させるよう
にすれば、省略が可能である。又電子部品と回路基板１
との仮接合の確実性を増すため、加熱のみならず加圧工
程を付加することが好ましい。
は、他の方法で電子部品と回路基板１との仮接合を可能
とし、仮フラックス成分を接合材料２に含有させるよう
にすれば、省略が可能である。又電子部品と回路基板１
との仮接合の確実性を増すため、加熱のみならず加圧工
程を付加することが好ましい。
【００２７】上記の実施の形態では、ガラス基板３に一
層の接合材料２を被覆したもので接合材料供給体を構成
しているが、この接合材料供給体をガラス基板３に２層
以上の接合材料２を被覆したものとすることができる。
層の接合材料２を被覆したもので接合材料供給体を構成
しているが、この接合材料供給体をガラス基板３に２層
以上の接合材料２を被覆したものとすることができる。
【００２８】図３は、第１層金属２１と第２層金属２２
で２層構造の接合材料２を構成した接合材料供給体を示
している。その具体的な製作方法について説明すると、
図４に示すように第１層金属２１として低融点金属を蒸
着によりガラス基板３の表面に被覆し、第２層金属２２
として表面に低融点金属２２ａを被覆した金属粒子２２
ｂを第１層金属２１上に均一に配した後、加熱ツールに
より前記金属粒子２２ｂを加圧及び加熱を行うことによ
り第１層金属２１上に接合させ、均一に配置するように
して図３に示す接合材料供給体を製作している。
で２層構造の接合材料２を構成した接合材料供給体を示
している。その具体的な製作方法について説明すると、
図４に示すように第１層金属２１として低融点金属を蒸
着によりガラス基板３の表面に被覆し、第２層金属２２
として表面に低融点金属２２ａを被覆した金属粒子２２
ｂを第１層金属２１上に均一に配した後、加熱ツールに
より前記金属粒子２２ｂを加圧及び加熱を行うことによ
り第１層金属２１上に接合させ、均一に配置するように
して図３に示す接合材料供給体を製作している。
【００２９】前記金属粒子２２ｂとしては、共晶はんだ
（６３Ｓｎ３７Ｐｂ）を用い、その粒系は１００μｍ以
下が好ましく、２５〜５０μｍが好適であった。金属粒
子２２ｂの材料としては、その外、組成比率の異なるＳ
ｎ−Ｐｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｚｎ系
はんだ、Ｓｎ−Ｂｉ系はんだ、Ｓｎ（すず）などを用い
ることができる。
（６３Ｓｎ３７Ｐｂ）を用い、その粒系は１００μｍ以
下が好ましく、２５〜５０μｍが好適であった。金属粒
子２２ｂの材料としては、その外、組成比率の異なるＳ
ｎ−Ｐｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｚｎ系
はんだ、Ｓｎ−Ｂｉ系はんだ、Ｓｎ（すず）などを用い
ることができる。
【００３０】又前記第１層金属２１の低融点金属として
はＩｎ（インジウム）を用い、その蒸着厚さは５μｍ以
上が好ましく、１０μｍ程度が最適であった。
はＩｎ（インジウム）を用い、その蒸着厚さは５μｍ以
上が好ましく、１０μｍ程度が最適であった。
【００３１】更に前記金属粒子２２ｂを被覆する低融点
金属は、第１層金属２１と同じＩｎを用い、その膜厚さ
は１μｍ以上が好ましく、３〜５μｍが好適であった。
金属は、第１層金属２１と同じＩｎを用い、その膜厚さ
は１μｍ以上が好ましく、３〜５μｍが好適であった。
【００３２】第１層金属２１及び被覆に用いる低融点金
属としては、Ｉｎの外、Ｂｉ（ビスマス）、Ｚｎ（亜
鉛）、Ａｇ（銀）などを用いることもできる。
属としては、Ｉｎの外、Ｂｉ（ビスマス）、Ｚｎ（亜
鉛）、Ａｇ（銀）などを用いることもできる。
【００３３】加熱ツールの温度は、１６０〜１７０℃が
好適であった。
好適であった。
【００３４】加熱ツールにより低融点金属（Ｉｎ）２２
ａを被覆した金属粒子（６３Ｓｎ３７Ｐｂ）２２ｂを加
熱・加圧すると、Ｉｎ及び共晶はんだ粒子の一部が溶融
し、第１層金属（Ｉｎ）２１上に強力に接合され、共晶
はんだ粒子（金属粒子）２２ｂが均一に配置されてなる
第２層金属２２が形成されることになる。
ａを被覆した金属粒子（６３Ｓｎ３７Ｐｂ）２２ｂを加
熱・加圧すると、Ｉｎ及び共晶はんだ粒子の一部が溶融
し、第１層金属（Ｉｎ）２１上に強力に接合され、共晶
はんだ粒子（金属粒子）２２ｂが均一に配置されてなる
第２層金属２２が形成されることになる。
【００３５】上記の説明は、回路基板１に接合材料２を
供給する方法、及びその回路基板１上に電子部品を実装
する方法に関してのものであったが、本発明を半導体素
子（被材料供給体）のバンプを形成するために、半導体
素子に接合材料を供給する方法に適用することができ
る。又本発明を、上記のようにしてバンプが形成された
半導体素子を回路基板（被接合体）上に実装する方法に
適用することができる。
供給する方法、及びその回路基板１上に電子部品を実装
する方法に関してのものであったが、本発明を半導体素
子（被材料供給体）のバンプを形成するために、半導体
素子に接合材料を供給する方法に適用することができ
る。又本発明を、上記のようにしてバンプが形成された
半導体素子を回路基板（被接合体）上に実装する方法に
適用することができる。
【００３６】このような実施形態においても、すでに述
べたような材質、構造の接合材料を、レーザ透過性のあ
る基板等に被覆した接合材料供給体を用い、レーザ照射
により、半導体素子の電極上に所定パターンのバンプを
形成することができる。このバンプを例えば共晶はんだ
（６３Ｓｎ３７Ｐｂ）で構成し、半導体素子を回路基板
の所定位置に装着し、すでに述べたリフロー装置を利用
して、半導体素子を回路基板上に実装することができ
る。
べたような材質、構造の接合材料を、レーザ透過性のあ
る基板等に被覆した接合材料供給体を用い、レーザ照射
により、半導体素子の電極上に所定パターンのバンプを
形成することができる。このバンプを例えば共晶はんだ
（６３Ｓｎ３７Ｐｂ）で構成し、半導体素子を回路基板
の所定位置に装着し、すでに述べたリフロー装置を利用
して、半導体素子を回路基板上に実装することができ
る。
【００３７】なお、回路基板のランド上の接合材料の材
質と、半導体素子のバンプ（接合材料）の材質とを、同
一又は同性質のものとすれば、同一回路基板上に電子部
品と半導体素子とを混載して、一括リフローにより実装
することができる。
質と、半導体素子のバンプ（接合材料）の材質とを、同
一又は同性質のものとすれば、同一回路基板上に電子部
品と半導体素子とを混載して、一括リフローにより実装
することができる。
【００３８】半導体素子と回路基板上に実装する方法に
おいては、接合材料を供給された半導体素子を再加熱
し、接合材料（バンプ）を溶融させて、接合材料の均質
化とレベリングを図り、その後フラックス塗布を行うか
又はフラックス塗布を行わずに、回路基板上に装着し、
次いで加熱又は加熱及び加圧を行うことでリフロー接合
すると好適である。あるいは、半導体素子の接合材料
（バンプ）を再加熱し、接合材料を溶融させた後の工程
に、加圧ツールを用いて接合材料のレベリングを行う工
程を追加すると最適である。
おいては、接合材料を供給された半導体素子を再加熱
し、接合材料（バンプ）を溶融させて、接合材料の均質
化とレベリングを図り、その後フラックス塗布を行うか
又はフラックス塗布を行わずに、回路基板上に装着し、
次いで加熱又は加熱及び加圧を行うことでリフロー接合
すると好適である。あるいは、半導体素子の接合材料
（バンプ）を再加熱し、接合材料を溶融させた後の工程
に、加圧ツールを用いて接合材料のレベリングを行う工
程を追加すると最適である。
【００３９】なお半導体素子のバンプ形成においては、
上述した外、Ａｕ（金）などを接合材料として用いるこ
とができる。
上述した外、Ａｕ（金）などを接合材料として用いるこ
とができる。
【００４０】
【発明の効果】本発明によれば、狭リードピッチの電子
部品の回路基板への接合を、リード間にブリッジを発生
させることなしに行うことを可能とする接合材料供給方
法及び実装方法を提供することができる。
部品の回路基板への接合を、リード間にブリッジを発生
させることなしに行うことを可能とする接合材料供給方
法及び実装方法を提供することができる。
【００４１】又本発明によれば正確かつ精密な位置に簡
単な工程で半導体素子のバンプを形成することを可能と
し、かつ電子部品と半導体素子とを同一の回路基板上に
混載して実装することを可能とする接合材料供給方法及
び実装方法を提供することができる。
単な工程で半導体素子のバンプを形成することを可能と
し、かつ電子部品と半導体素子とを同一の回路基板上に
混載して実装することを可能とする接合材料供給方法及
び実装方法を提供することができる。
【図１】本発明の一実施形態における接合材料供給方法
を示す概略図。
を示す概略図。
【図２】本発明の一実施形態における実装方法を示すフ
ローチャート。
ローチャート。
【図３】本発明の他の実施形態における接合材料供給体
の断面図。
の断面図。
【図４】図３の接合材料供給体の製作方法を示す断面
図。
図。
１ 回路基板 ２ 接合材料 ３ ガラス基板 ４ ランド ５ レーザ ６ 制御装置 ２１ 第１層金属 ２２ 第２層金属 ２２ａ 低融点金属 ２２ｂ 金属粒子
Claims (14)
- 【請求項１】 レーザ透過性のある基板又はシートの一
面に、接合材料を被覆し、この基板又はシートの接合材
料を被覆した面を被材料供給体に対向させて配置し、基
板又はシートの他面から入射し、所定のパターンの軌跡
を描くように制御されたレーザを照射することにより、
接合材料を被材料供給体上に選択的に転写させて供給す
ることを特徴とする接合材料供給方法。 - 【請求項２】 被材料供給体が回路基板である請求項１
記載の接合材料供給方法。 - 【請求項３】 被材料供給体が半導体素子であり、接合
材料が半導体素子の電極上に転写されてバンプを形成す
るものである請求項１記載の接合材料供給方法。 - 【請求項４】 １層構造の接合材料を基板又はシートの
一面に被覆した請求項１、２又は３記載の接合材料供給
方法。 - 【請求項５】 少なくとも２層構造の接合材料を基板又
はシートの一面に被覆した請求項１、２又は３記載の接
合材料供給方法。 - 【請求項６】 第１層金属として低融点金属を基板又は
シートの一面に被覆し、第２金属として金属粒子を第１
層金属上に接合させ、均一に配置した請求項５記載の接
合材料供給方法。 - 【請求項７】 第１層金属として低融点金属を基板又は
シートの一面に被覆し、第２金属として表面に低融点金
属を被覆した金属粒子を加圧及び加熱を行うことにより
第１層金属上に接合させ、均一に配置した請求項６記載
の接合材料供給方法。 - 【請求項８】 請求項１〜７のいずれかに記載の接合材
料供給方法により接合材料を供給された被材料供給体の
接合部上に、被接合体を配置し、次いで接合部を加熱、
又は加熱及び加圧を行うことでリフロー接合を行うこと
を特徴とする実装方法。 - 【請求項９】 請求項１〜７のいずれかに記載の接合材
料供給方法により接合材料を供給された被材料供給体の
接合部上に、フラックス塗布を行い、その上に被接合体
を配置し、次いで接合部を加熱、又は加熱及び加圧を行
うことでリフロー接合を行うことを特徴とする実装方
法。 - 【請求項１０】 請求項１〜７のいずれかに記載の接合
材料供給方法により接合材料を供給された被材料供給体
の接合部を加熱し、接合材料を溶融させた後冷却し、そ
の後フラックス塗布を行うか又はフラックス塗布を行わ
ずに、前記接合部上に被接合体を配置し、次いで接合部
を加熱、又は加熱及び加圧を行うことでリフロー接合を
行うことを特徴とする実装方法。 - 【請求項１１】 被材料供給体の接合部を加熱し、接合
材料を溶融させた後冷却した次の工程に、加圧ツールを
用いて接合材料のレベリングを行う工程を追加した請求
項１０記載の実装方法。 - 【請求項１２】 リフロー接合を窒素雰囲気中で行う請
求項８〜１１のいずれかに記載の実装方法。 - 【請求項１３】 被材料供給体が回路基板で、被接合体
が電子部品である請求項８〜１２のいずれかに記載の実
装方法。 - 【請求項１４】 被材料供給体がバンプを形成された半
導体素子で、被接合体が回路基板である請求項８〜１２
のいずれかに記載の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7287200A JPH09129649A (ja) | 1995-11-06 | 1995-11-06 | 接合材料供給方法及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7287200A JPH09129649A (ja) | 1995-11-06 | 1995-11-06 | 接合材料供給方法及び実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129649A true JPH09129649A (ja) | 1997-05-16 |
Family
ID=17714368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7287200A Pending JPH09129649A (ja) | 1995-11-06 | 1995-11-06 | 接合材料供給方法及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129649A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150106875A (ko) * | 2012-11-09 | 2015-09-22 | 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 | 베어 칩 다이 본딩 방법 |
| KR20160113692A (ko) * | 2014-03-28 | 2016-09-30 | 인텔 코포레이션 | Emib 칩 상호접속을 위한 방법 및 프로세스 |
| CN116072794A (zh) * | 2021-11-02 | 2023-05-05 | 重庆康佳光电技术研究院有限公司 | 显示面板修补方法及系统 |
| JP2023529317A (ja) * | 2020-06-04 | 2023-07-10 | オルボテック リミテッド | 高分解能ソルダリング |
-
1995
- 1995-11-06 JP JP7287200A patent/JPH09129649A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150106875A (ko) * | 2012-11-09 | 2015-09-22 | 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 | 베어 칩 다이 본딩 방법 |
| JP2015534285A (ja) * | 2012-11-09 | 2015-11-26 | ネーデルランツ オルガニサティー フォール トゥーゲパスト‐ナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー | ベア・チップ・ダイをボンディングする方法 |
| US9859247B2 (en) | 2012-11-09 | 2018-01-02 | Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno | Method for bonding bare chip dies |
| KR20160113692A (ko) * | 2014-03-28 | 2016-09-30 | 인텔 코포레이션 | Emib 칩 상호접속을 위한 방법 및 프로세스 |
| JP2017511603A (ja) * | 2014-03-28 | 2017-04-20 | インテル コーポレイション | Ｅｍｉｂチップの相互接続 |
| EP3123506A4 (en) * | 2014-03-28 | 2017-12-20 | Intel Corporation | Method and process for emib chip interconnections |
| JP2023529317A (ja) * | 2020-06-04 | 2023-07-10 | オルボテック リミテッド | 高分解能ソルダリング |
| TWI862818B (zh) * | 2020-06-04 | 2024-11-21 | 以色列商奧寶科技有限公司 | 用於電路製造之方法及系統 |
| CN116072794A (zh) * | 2021-11-02 | 2023-05-05 | 重庆康佳光电技术研究院有限公司 | 显示面板修补方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5806753A (en) | Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier | |
| US6774497B1 (en) | Flip-chip assembly with thin underfill and thick solder mask | |
| CN104854686A (zh) | 用于接合裸芯片模片的方法 | |
| JP4631851B2 (ja) | はんだプリコート方法および電子機器用ワーク | |
| JPH03166739A (ja) | 半田付け方法 | |
| CN101147249A (zh) | 电子部件安装方法和电子电路装置 | |
| US6173887B1 (en) | Method of making electrically conductive contacts on substrates | |
| DE69131068T2 (de) | Verbindungsverfahren und Anordnung zur elektrischen Verbindung kleiner Teile | |
| JPH07122594A (ja) | 導電性バンプの形成方法 | |
| US6513701B2 (en) | Method of making electrically conductive contacts on substrates | |
| US7422973B2 (en) | Method for forming multi-layer bumps on a substrate | |
| JPH09129649A (ja) | 接合材料供給方法及び実装方法 | |
| US20030226877A1 (en) | Thermal solder writing eutectic bonding process and apparatus | |
| KR102935312B1 (ko) | 기둥형 접속체의 기판 본딩 방법 | |
| AU653945B2 (en) | Attaching integrated circuits to circuit boards | |
| JP3147424B2 (ja) | 電子回路部品 | |
| JPH01166597A (ja) | リフロー半田接合方法 | |
| JPH088284A (ja) | ワイヤボンディング構造及びその補強方法 | |
| JP4590783B2 (ja) | はんだボールの形成方法 | |
| US20070164079A1 (en) | Electronic component mounting method, and circuit substrate and circuit substrate unit used in the method | |
| JPH05109820A (ja) | 半導体装置の実装方法 | |
| JPH0964521A (ja) | 半田供給装置及び半田供給方法 | |
| US12568589B2 (en) | Method of bonding column type deposits | |
| JPH0818210A (ja) | はんだバンプ形成方法 | |
| JP3565032B2 (ja) | 半田バンプの形成方法 |