JPH09181427A - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JPH09181427A
JPH09181427A JP35144695A JP35144695A JPH09181427A JP H09181427 A JPH09181427 A JP H09181427A JP 35144695 A JP35144695 A JP 35144695A JP 35144695 A JP35144695 A JP 35144695A JP H09181427 A JPH09181427 A JP H09181427A
Authority
JP
Japan
Prior art keywords
land
shield plate
wiring board
printed wiring
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35144695A
Other languages
English (en)
Inventor
Hideyuki Ito
秀幸 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35144695A priority Critical patent/JPH09181427A/ja
Publication of JPH09181427A publication Critical patent/JPH09181427A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明は、プリント配線基板において、はんだ
付けの信頼性を向上し得ると共に、はんだ付けした部位
を容易に検査し得るようにする。 【解決手段】表面実装部品を基板上に実装するために設
けられるランドに、表面実装部品の基板との接合面に応
じた形状の溝又は開口を形成するようにした。ランド表
面に塗布されたはんだが加熱溶融された際に溝又は開口
の部分に流れ込まず、表面実装部品の基板との当接面以
外の部分にフイレツトを形成して表面実装部品をランド
と接合することができ、表面実装部品の当接面の高さの
ばらつきを抑えることができると共に、基板との未接合
部分を無くすことができる。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術(図10) 発明が解決しようとする課題(図11〜図13) 課題を解決するための手段 発明の実施の形態(図1〜図9) 発明の効果
【0002】
【発明の属する技術分野】本発明はプリント配線基板に
関し、例えば表面実装部品をリフローはんだ付けによつ
て一括してはんだ付けするものに適用して好適なもので
ある。
【0003】
【従来の技術】従来、プリント配線基板において、表面
実装部品をはんだ付けする際に、はんだ付け工程の効率
を向上させるためにリフロー法によつてはんだ付けする
ようになされている。すなわちプリント配線基板上に形
成した所望の配線パターンにおいて、各実装部品の端子
部分を載せる各ランド部分に予め、クリーム状のはんだ
をはんだ印刷する等してはんだ層を形成しておく。この
ランドに端子をそれぞれ載せて、実装部品をプリント配
線基板上に仮固定する。こうして表面に実装部品を配し
たプリント配線基板を例えばリフロー炉によつて加熱す
ることにより、表面に形成されたはんだ層が加熱溶融し
てランドと実装部品の端子とを接合するフイレツトを形
成する。かくしてプリント配線基板上に実装する部品を
一括してはんだ付けすることができる。
【0004】ところでプリント配線基板においては、外
部から侵入又は内部で発生する電磁波等によるノイズが
プリント配線基板上の電子部品及び回路に干渉すること
を防止するためにシールド板と呼ばれる金属板が設けら
れている。シールド板は接地線に接続されており、外部
から侵入するノイズ又は内部で発生したノイズを捕らえ
て接地線に逃がしてしまうことによつてノイズによる電
子部品及び回路への影響を防止又は軽減している。この
ようなシールド板をプリント配線基板上に実装する場
合、一般にはビス等によつて取り付けがなされている。
【0005】しかし、このような取り付けの場合、プリ
ント配線基板上にビス用の取り付け穴を設ける必要があ
る。このため、取り付けのために余分な面積を確保しな
ければならず、高密度実装を要する場合には不向きであ
る。このような問題を回避するために、シールド板を他
の部品と一括してはんだ付けする方法が用いられてい
る。
【0006】こうしてプリント配線基板上に実装された
シールド板は、光の反射を利用した検出方法によつては
んだ付けの状態を外観検査される。図10に示すよう
に、プリント配線基板1上に他の電子部品2と共に実装
したシールド板3のはんだ接合部、すなわちシールド板
3及びランド4間に光源5から光を照射する。こうして
照射した光が接合部分で反射された反射光を用いてシー
ルド板3及びランド4間のはんだ接合部を検査する。例
えば、この反射光をCCDカメラ(図示せず)で撮像し
て画像処理することにより、はんだ接合部を外観検査す
る。こうした検査によつて、シールド板3とランド4と
が確実にはんだ付けされているか、または他の電子部品
2の端子に、シールド板3をランド4と接合しているは
んだがブリツジして短絡させていないか等が確認でき
る。
【0007】
【発明が解決しようとする課題】ところで、このような
プリント配線基板においては、実装したシールド板3の
はんだ接合部を検査するために、上述したような、はん
だ接合部に照射した光の反射光を検出する方法が用いら
れている。図11に示すように、シールド板3(図1
0)とランド4(図10)とを接合するはんだにより形
成されたフイレツト5がシールド板3の側面に裾野状に
広がつている場合、上述したような外観検査を実施する
ことによりはんだ付け状態を容易に検査することができ
る。
【0008】ところがシールド板3とランド4とを接合
するため、はんだ層はシールド板3とランド4との間に
形成されている。このため、図12に示すように、シー
ルド板3の下部のみにフイレツト5が形成される場合が
ある。このようにシールド板3の下部のみにフイレツト
5が形成され、かつシールド板3の周辺に背丈の高い部
品を配置している場合、はんだ接合部に照射する光の照
射角度が限定されてしまう。このため、反射光を用いた
外観検査によつてはんだ付け状態を検出することが困難
となる問題がある。しかし、これを回避するために、シ
ールド板3のみを別工程で実装するようにした場合、工
程数が増加することによる効率の低下をまねく。
【0009】またこのようにシールド板3の下部のみに
フイレツト5が形成された場合、フイレツト5がシール
ド板3を持ち上げることになつてしまい、はんだの偏り
によつてシールド板3全体で高さがばらついてしまうと
いう問題がある。こうしたシールド板3を設けたプリン
ト配線基板1を、所定の収納筐体内に収めようとした場
合、高さのばらつく部分が周囲に支えてしまい、収納筐
体内に収納し得ない場合が生じる。
【0010】さらにシールド板3及びランド4間のはん
だ層を形成するために供給されるはんだは、所定量しか
供給されないように供給量が限定されている。このた
め、図13に示すように、一部にはんだが偏つてフイレ
ツト5が形成された場合、はんだの不足からフイレツト
5が形成されない部分が生じてしまう。このため、シー
ルド板3とプリント配線基板1との電気的接続が完全に
なり得ず、シールド効果を半減させてしまうという問題
がある。
【0011】本発明は以上の点を考慮してなされたもの
で、はんだ付けの信頼性を向上し得ると共に、はんだ付
けした部位を容易に検査し得るプリント配線基板を提案
しようとするものである。
【0012】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、表面実装部品を基板上に実装する
ために設けられるランドに、表面実装部品の基板との接
合面に応じた形状の溝又は開口を形成するようにした。
【0013】ランド表面に塗布されたはんだが加熱溶融
された際に溝又は開口の部分に流れ込まず、表面実装部
品の基板との当接面以外の部分にフイレツトを形成して
表面実装部品をランドと接合することができ、表面実装
部品の当接面の高さのばらつきを抑えることができると
共に、基板との未接合部分を無くすことができる。
【0014】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0015】図1において、10は全体としてプリント
配線基板を示し、電子部品2(図10)を実装するため
のランド11及びランド12と、シールド板3(図1
0)を実装するためのランド13をそれぞれ基板表面に
設けている。シールド板3は、ランド11又は12が生
じさせる電磁波等によるノイズがランド12又は11に
影響を及ぼすことを防止するために両者を隔てる中間位
置に設けられている。すなわち、シールド板3をプリン
ト配線基板10上に実装するためのランド13は接地線
に接続されており(図示せず)、ランド11及びランド
12に実装される電子部品2が生じさせるノイズを捕ら
えて接地線に逃がすことによつてノイズによる各電子部
品2及び回路への干渉を防止している。
【0016】図2に示すように、ランド13は、平板形
状のシールド板3を実装するためにレール状に形成され
ており、レール間の間隔をシールド板3の肉厚よりやや
大きくしている。またランド11、12及び13以外の
プリント配線基板10上にはソルダーレジストが塗布さ
れており、はんだがぬれ広がらないようになされてい
る。ただしレール状のランド12間にソルダーレジスト
は塗布されていない。また図3に示すように、プリント
配線基板10はレール状のランド13間にシールド板3
を嵌め込むようにして配置して、各ランド13上にクリ
ームはんだ14を例えば印刷法によつて供給する。こう
してランド13にはんだを供給した後、プリント配線基
板10をリフローする。図4に示すように、このように
リフローされたプリント配線基板10においては、クリ
ームはんだ14が溶融してフイレツト15を形成してお
り、このフイレツト15によつてシールド板3をランド
13に接合している。
【0017】以上の構成において、プリント配線基板1
0は、レール状のランド13を設けると共にランド13
間に挟み込むようにしてシールド板3(図10)を配置
して、ランド13にそれぞれクリームはんだ14を塗布
した後にリフローされる。このようにシールド板3の下
部に銅箔部分を設けずにシールド板3を挟み込む位置に
ランド13を設けるようにすると共にシールド板3の下
部にクリームはんだ14を供給しないようにしたことに
より、リフロー時に溶融したクリームはんだ14がシー
ルド板3の下部に流れ込まない。このため、フイレツト
15はシールド板3の下部に形成されずに側面部分のみ
に形成され、フイレツト15によるシールド板3の持ち
上げを防止することができ、かくするにつき、シールド
板3の高さのばらつきを抑えることができる。
【0018】また、このようにシールド板3の下部に溶
融したクリームはんだ14が流れ込まないようにしたこ
とにより、フイレツト15がシールド板3の側面部分に
のみ形成される。これにより、シールド板3の下部に溶
融して流れ込んだクリームはんだ14が一部で偏ること
を防止することができる。かくして、フイレツト15が
シールド板3の側面に均一に形成され、シールド板3と
基板とが未接合となる部分を無くすことができる。
【0019】以上の構成によれば、他の電子部品2と一
括してリフローはんだ付けする際に、レール形状でなる
ランド13を設けてランド13間にシールド板3を配置
してはんだ付けすることにより、ランド13に塗布され
たクリームはんだ14が加熱溶融した際にランド13間
に流れ込まず、シールド板3の側面にのみフイレツト1
5を形成してシールド板3をランド13と接合すること
ができるため、シールド板3の高さのばらつきを抑える
ことができると共に、シールド板3の基板との未接合部
分を無くすことができる。かくして、はんだ付けの信頼
性を向上し得ると共に、はんだ付けした部位を容易に検
査し得るプリント配線基板10を実現することができ
る。
【0020】なお上述の実施例においては、レール状で
なるランド13を設けて、ランド13間に挟み込むよう
にして配置されたシールド板3とはんだ付けする場合に
ついて述べたが、本発明はこれに限らず、高低差を有す
るランドを設けて、このランド間にシールド板3を配置
するようにしてもよい。
【0021】例えば図5に示すように、高低差を有する
ランド16を設けて、ランド16間にシールド板3を配
置する。ランド16はシールド板3の側面に近い部分の
高さが低いL字形状でなり、この低い部分にクリームは
んだを供給する。このようなランド16を設けたプリン
ト配線基板をリフローすることにより、加熱溶融したク
リームはんだがシールド板3の側面にフイレツト17を
形成する。この際、ランド16には高低差を付けてある
ために、いわゆるといの役を果たしてシールド板3の側
面部分にのみ溶融したクリームはんだを流すことができ
る。かくして、シールド板3の側面でのフイレツト17
の形成を、より確実に行うことができる。
【0022】また上述の実施例においては、レール状で
なるランド13を設けてシールド板3を実装する際に適
用した場合について述べたが、本発明はこれに限らず、
他の電子部品を基板上に実装するランドに適用してもよ
い。例えば図6に示すような、QFP(Quarter Flat P
ackage)タイプの電子部品を基板上に実装するためのラ
ンド18に適用してもよい。
【0023】QFPタイプの電子部品ではランドと接合
される端子が四方に設けられているため、ランド18は
これに応じて四方に配されている。またランド18は、
QFPタイプの電子部品の端子が基板表面に当接する位
置に、端子の大きさに応じた溝が設けられている。この
溝内に端子を嵌め込むようにして部品を配置する。な
お、ここでランド18の溝は、QFPタイプの電子部品
の端子が基板上に当接する面に比してやや大きい面積で
設けられている。図7に示すように、こうしてランド1
8に設けた溝にQFPタイプの電子部品19の端子20
を嵌め込んで配し、ランド18にクリームはんだ21を
塗布してリフローする。図8に示すように、リフローに
よつて加熱溶融されたクリームはんだ21は、端子20
の上面及び背面部分にフイレツト22を形成して、端子
20をランド18と接合する。
【0024】このように、端子20の大きさに応じた溝
を有するランド18を用いて端子20を接合することに
より、溝の部分に溶融したクリームはんだ21が流れ込
まず、フイレツト22が形成されない。このため、端子
20の下部に流れ込んだクリームはんだ21が端子20
を持ち上げることによる高さのばらつきによつて、端子
20のはんだ未接合状態(テンプラ)を生じさせること
を防止し得る。なお図9に示すように、端子20の高さ
のばらつきがランド18の厚み以内で収まつているなら
ば、上述の場合と同様に、はんだ未接合状態を回避し得
る。
【0025】
【発明の効果】上述のように本発明によれば、表面実装
部品を基板上に実装するために設けられたランドに表面
実装部品の基板との接合面に応じた形状の溝又は開口を
形成したことにより、ランド表面に塗布されたはんだが
加熱溶融された際に溝又は開口の部分に流れ込まず、表
面実装部品の基板との当接面以外の部分にフイレツトを
形成して表面実装部品をランドと接合することができ、
表面実装部品の当接面の高さのばらつきを抑えることが
できると共に、基板との未接合部分を無くすことがで
き、かくするにつき、はんだ付けの信頼性を向上し得る
と共に、はんだ付けした部位を容易に検査し得るプリン
ト配線基板を実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施例によるプリント配線基板を示
す平面図である。
【図2】レール状ランドの配置状態を説明するために供
する側面図である。
【図3】リフロー前のシールド板及びはんだの状態を示
す側面図である。
【図4】リフロー後のシールド板及びフイレツトの状態
を示す側面図である。
【図5】他の実施例によるランドの形状を示す側面図で
ある。
【図6】他の実施例によるランドの形状を示す平面図で
ある。
【図7】リフロー前の端子部及びはんだの状態を示す側
面図である。
【図8】リフロー後の端子部及びフイレツトの状態を示
す側面図である。
【図9】はんだ付けの際にばらつく端子の高さの限度を
説明するために供する側面図である。
【図10】反射光を用いたはんだ接合部の外観検査手法
を示す側面図である。
【図11】容易に検査することができる場合を示す側面
図である。
【図12】容易に検査し得ない場合を示す側面図であ
る。
【図13】はんだの偏りによるフイレツト未形成状態を
示す斜視図である。
【符号の説明】
1、10……プリント配線基板、2、19……電子部
品、3……シールド板、4、11、12、13、16、
18……ランド、5……光源、14、21……クリーム
はんだ、15、17、22……フイレツト、20……端
子。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】リフローはんだ付けによつて表面実装部品
    を基板上に実装するプリント配線基板において、 上記表面実装部品の上記基板とのはんだ接合面に応じた
    形状及び大きさでなる溝又は開口を設けられたランドを
    具えることを特徴とするプリント配線基板。
  2. 【請求項2】上記溝又は開口は、 上記表面実装部品の上記はんだ接合面よりもわずかに大
    きく形成されたことを特徴とする請求項1に記載のプリ
    ント配線基板。
  3. 【請求項3】上記ランドは、 上記溝又は開口の内周部よりも外周部が高く形成された
    ことを特徴とする請求項1に記載のプリント配線基板。
JP35144695A 1995-12-26 1995-12-26 プリント配線基板 Pending JPH09181427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35144695A JPH09181427A (ja) 1995-12-26 1995-12-26 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35144695A JPH09181427A (ja) 1995-12-26 1995-12-26 プリント配線基板

Publications (1)

Publication Number Publication Date
JPH09181427A true JPH09181427A (ja) 1997-07-11

Family

ID=18417349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35144695A Pending JPH09181427A (ja) 1995-12-26 1995-12-26 プリント配線基板

Country Status (1)

Country Link
JP (1) JPH09181427A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1979000400A1 (en) * 1977-12-16 1979-07-12 Mitsubishi Electric Corp Automatic focusing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1979000400A1 (en) * 1977-12-16 1979-07-12 Mitsubishi Electric Corp Automatic focusing system

Similar Documents

Publication Publication Date Title
US5471368A (en) Module having vertical peripheral edge connection
JP3128891B2 (ja) 部品実装方法および部品実装装置
JP2698213B2 (ja) 回路基板および回路基板の位置認識方式
US6722029B2 (en) Method of mounting an electrical component to a support
JPH09181427A (ja) プリント配線基板
JPH07231159A (ja) 回路モジュールの製造方法
JPH11233936A (ja) はんだ接合検査方法、及びその方法を使用する表面実装配線板
JPS6337479A (ja) パタ−ン認識装置
JPS6221298A (ja) チツプ形電子部品の実装方法
JPH04348583A (ja) プリント配線板と表面実装用電子部品の実装方法
JP3174536B2 (ja) ハンダ付け状態の確認方法
JP3342855B2 (ja) プリント基板の実装部品用パッド
JP2923087B2 (ja) プリント基板の半田接合構造及びプリント基板の半田接合方法
JPH0521683A (ja) 半導体素子
JPS63168078A (ja) プリント配線板
JPS63127593A (ja) 印刷配線板
JP2003115648A (ja) プリント基板及びプリント基板のテストランド形成方法
JP2605497Y2 (ja) 表面実装用プリント配線基板
JPH05177965A (ja) クリーム半田印刷用メタルマスク構造
JPH04237155A (ja) 電子部品
JPH03166794A (ja) 表面実装用多ピン半導体の半田付け方法
JPH02222195A (ja) フットプリント内バイアホールを穴埋めした多層配線板の製造方法
JPH0669625A (ja) コンデンサの実装方法
JPH0265295A (ja) プリント基板
JPH05144492A (ja) プリント基板の実装方法