JPH09231151A - コンピュータの通信処理装置 - Google Patents

コンピュータの通信処理装置

Info

Publication number
JPH09231151A
JPH09231151A JP8039760A JP3976096A JPH09231151A JP H09231151 A JPH09231151 A JP H09231151A JP 8039760 A JP8039760 A JP 8039760A JP 3976096 A JP3976096 A JP 3976096A JP H09231151 A JPH09231151 A JP H09231151A
Authority
JP
Japan
Prior art keywords
communication
data
processing
computer
lan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8039760A
Other languages
English (en)
Inventor
Shinobu Ichikawa
忍 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Precision Co Ltd
Original Assignee
Mitsubishi Precision Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Precision Co Ltd filed Critical Mitsubishi Precision Co Ltd
Priority to JP8039760A priority Critical patent/JPH09231151A/ja
Publication of JPH09231151A publication Critical patent/JPH09231151A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 コンピュータのCPUの通信処理の負荷を軽
減する。 【解決手段】 シミュレータに使用するデータの生成、
加工を行うコンピュータをLANに連結してデータの通
信を行うコンピュータの通信処理装置において、データ
の生成、加工を行う第1の中央演算処理装置1Aの他
に、LANに通信アクセスを行う通信用ハードウエア3
の制御を専用に行う第2の中央演算処理装置1Bを設け
て、第1の中央演算装置1Aは、データの生成、加工以
外に通信すべきデータの読み出し又は書き込みだけを行
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LAN(ローカル
エリアネットワーク)に使用されるコンピュータの通信
装置に関し、特に、コンピュータのCPU(中央演算処
理装置)の通信処理の負荷を軽減することに関する。
【0002】
【従来の技術】各種シミュレータは生成したデータをL
ANを利用して送信し、また他のシミュレータからLA
Nを利用して受信したデータを加工している。シミュレ
ータでの生成データの送信、他のシミュレータからのデ
ータの受信は、内蔵するコンピュータにより、以下のよ
うに、行われる。
【0003】図1はLANに連結された1つの従来のコ
ンピュータの通信処理装置を説明する図である。なお、
全図を通じて同一の構成要素には同一の参照番号又は記
号を付して示す。本図に示すように、シミュレータに用
いられるコンピュータは、CPU1(中央演算処理装
置)と、これに接続されるバス2と、バス2を介してC
PU1と接続され、かつLANと連結されて通信に必要
な通信用ハードウエア3とを具備し、通信用ハードウエ
ア3は通信処理ボード4に搭載される。
【0004】通信ハードウエア3はLSI等で構成さ
れ、LANとの通信アクセス方式として、例えば、イー
サーネット又はトークンパシング方式が採用される。通
信処理ボード4は、コンピュータと脱着可能になってい
る。そして、CPU1は、シミュレータとしての送信デ
ータの生成、受信データの加工のみならず、前記通信用
ハードウエア3のコントロールを行っている。
【0005】
【発明が解決しようとする課題】上記コンピュータの通
信処理装置では、コンピュータのCPU1は、通信用ハ
ードウエア3のコントロール処理以外に、シミュレータ
としての多くの送信データの生成処理、受信データの加
工処理を行うため、大きな負荷がかかる。このため、通
信処理に待ち時間があった場合には処理内容によっては
コンピュータのCPU1処理に無駄な時間がかかってい
るという問題がある。
【0006】さらに、コンピュータのCPU1の処理速
度に比べて通信速度や通信処理はかなり遅いため、それ
らの処理時間はシミュレータとしての他の多くの処理に
利用できるが、実際には、通信処理に時間を割いている
という問題がある。そうした負荷を補うために高価で高
速なコンピュータを使用する必要があった。通信処理以
外のシミュレータとしての他の処理が複雑になればなる
ほど、通信処理に必要な時間は、シミュレータとしての
他の多くの処理のために必要な時間となってくる。
【0007】したがって、本発明は、上記問題点に鑑
み、LANへの通信処理がシミュレータとしての処理に
悪影響を与えないコンピュータの通信処理装置を提供す
ることを目的とする。
【0008】
【課題を解決するための手段】本発明は、前記問題点を
解決するために、シミュレータに使用するデータの生
成、加工を行うコンピュータをLANに連結して前記デ
ータの通信を行うコンピュータの通信処理装置におい
て、前記データの生成、加工を行う第1の中央演算処理
装置の他に、前記LANに通信アクセスを行う通信用ハ
ードウエアの制御を専用に行う第2の中央演算処理装置
を設けて、前記第1の中央演算装置は、前記データの生
成、加工以外に通信すべき前記データの読み出し又は書
き込みだけを行う。この手段により、通信処理とデータ
の生成、加工処理が並列に行われるので、データの生
成、加工処理を行う第1の中央演算処理装置の処理の負
荷が軽減でき、第1の中央演算処理装置の高価で高速な
処理能力を十分に発揮させることが可能になる。
【0009】前記通信用ハードウエアと前記第2の中央
演算装置と、これらの他に前記データを記憶するデータ
メモリと、前記第2の中央演算装置のためのプログラム
メモリを1つの通信処理ボードに搭載して、該通信処理
ボードを前記コンピュータに挿入可能にする。この手段
により、従来の通信処理ボードとの交換が可能になる。
【0010】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照して説明する。図2は本発明に係るコンピュ
ータの通信処理装置を説明する図である。本図に示すよ
うに、パーソナルコンピュータやワークステーションの
ようなメインコンピュータには、シミュレータとしての
送信データの生成、受信データの加工を行い、つまり通
信以外の処理を行うメインコンピュータ用CPU1A
と、CPU1Aに接続されるバス2と、バス2を介して
CPU1Aに接続されかつメインコンピュータと脱着可
能に結合される通信処理ボード4とが設けられる。通信
処理ボード4は、1つのボードで形成され、これには、
通信処理や通信データ加工を行い、このため比較的安価
なものを利用可能である通信用CPU1Bと、LANに
連結され、リアルタイムで送受信を行う通信用ハードウ
エア3(LSI等)と、通信用CPU1Bのためのプロ
グラムメモリ5と、メインコンピュータ用CPU1Aと
通信用ハードウエア3との間に配設されて送信データ及
び受信データを記憶するためのデータメモリ6とが搭載
される。このように脱着可能にして従来の通信処理ボー
ドとの交換を容易にする。ここに、プログラムメモリ5
はROM(Read Only Memory)やRAM(Random Access M
emory)で構成され、通信処理や通信データ加工に必要な
プログラムを記憶する。
【0011】データメモリ6は、FIFO(First In F
irst Out)やデュアルポートRAM等、非同期でデータ
の読み出し、書き込みが可能なもの、又はDMA(Dire
ctMemory Access )転送も可能なメモリでも構成が可能
である。なお、通信用ハードウエア4には、通信アクセ
ス方式として、前記と同様にイーサーネット又はトーク
ンパシング方式が採用さる。トークンパシング方式につ
いて、一例として、以下に簡単に説明を行う。
【0012】トークンパシング方式はリング形式又はバ
ス形式のLANに用いられるものである。特定の通信処
理ボード4は送信したいデータとその送り先のIDのほか
に、次の送信権を指定するコードをデータのヘッドにつ
けてLANのバスに乗せる。この送信権をトークンと呼
び、トークンを得た通信処理ボード4だけが次の送信権
を得る。データは全通信処理ボード4で受信され、送り
先IDで指定された通信処理ボード4がそのデータを取り
込む。なお、トークンが一巡するまでに待ち時間ができ
る。
【0013】したがって、本発明によれば、メインコン
ピュータ(パーソナルコンピュータやワークステーショ
ン等)の拡張スロットに、上記の機能を有する通信処理
ボード4を挿入し、メインコンピュータは必要なとき
に、通信処理ボード4のデータメモリ6からデータを読
み出し、又は書き込みを行うのみであるので、シミュレ
ータとしてデータ生成、受信データの加工を、通信処理
時間を割かずに、行うことができる。すなわち、通信処
理による負荷を軽減できるので、メインコンピュータ用
CPU1の処理能力を十分に発揮できるようになる。ま
た、通信処理ボード4は通信処理やそれらのデータの加
工しか行わないので、安価な通信用CPU1Bが使用可
能になる。このため、高価で高速なメインコンピュータ
用CPU1は通信処理以外のシミュレータのデータ処理
に専ら使用可能になる。
【図面の簡単な説明】
【図1】図1はLANに連結された1つの従来のコンピ
ュータの通信処理装置を説明する図である。
【図2】図2は本発明に係るコンピュータの通信処理装
置を説明する図である。
【符号の説明】
1、1A、1B…中央演算処理装置 3…通信用ハードウエア 5…プログラムメモリ 6…データメモリ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 シミュレータに使用するデータの生成、
    加工を行うコンピュータをLANに連結して前記データ
    の通信を行うコンピュータの通信処理装置において、 前記データの生成、加工を行う第1の中央演算処理装置
    の他に、前記LANに通信アクセスを行う通信用ハード
    ウエアの制御を専用に行う第2の中央演算処理装置を設
    けて、前記第1の中央演算装置は、前記データの生成、
    加工以外に通信すべき前記データの読み出し又は書き込
    みだけを行うことを特徴とするコンピュータの通信処理
    装置。
  2. 【請求項2】 前記通信用ハードウエアと前記第2の中
    央演算装置と、これらの他に前記データを記憶するデー
    タメモリと、前記第2の中央演算装置のためのプログラ
    ムメモリを1つの通信処理ボードに搭載して、該通信処
    理ボードを前記コンピュータに挿入可能にすることを特
    徴とする、請求項1に記載のコンピュータの通信処理装
    置。
JP8039760A 1996-02-27 1996-02-27 コンピュータの通信処理装置 Pending JPH09231151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8039760A JPH09231151A (ja) 1996-02-27 1996-02-27 コンピュータの通信処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8039760A JPH09231151A (ja) 1996-02-27 1996-02-27 コンピュータの通信処理装置

Publications (1)

Publication Number Publication Date
JPH09231151A true JPH09231151A (ja) 1997-09-05

Family

ID=12561911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8039760A Pending JPH09231151A (ja) 1996-02-27 1996-02-27 コンピュータの通信処理装置

Country Status (1)

Country Link
JP (1) JPH09231151A (ja)

Similar Documents

Publication Publication Date Title
KR100215944B1 (ko) 소비전력의 관리장치 및 방법
US5329615A (en) Concurrent general purpose and DMA processing in a graphics rendering processor
MY114652A (en) Personal computer with local bus arbitration.
JP2505105B2 (ja) 通信システム
US5708815A (en) DMA emulation via interrupt muxing
JPH09231151A (ja) コンピュータの通信処理装置
US5333259A (en) Graphic information processing system having a RISC CPU for displaying information in a window
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JPH1120242A (ja) 多ポート対応プリンタ装置
JPH0754544B2 (ja) イメ−ジメモリのアクセス回路
JPH02108150A (ja) コンピュータの並列分散処理装置
JPS62224855A (ja) デ−タ処理装置
JPS6214866B2 (ja)
JPS5999522A (ja) 入出力制御方式
JPH04120648A (ja) 共通バス接続装置
JPH0293821A (ja) スキャナプリンタ付きパーソナルコンピュータ
JP2000035939A (ja) インテリジェント型pcアドインボード
JPS60195660A (ja) Dma制御回路方式
JPH03109662A (ja) メモリ制御装置
JPH01298398A (ja) 文字描画方式
JPH03134889A (ja) メモリ制御装置
JPH03167648A (ja) ダイレクトメモリアクセス制御装置
JPH0113143B2 (ja)
JPH04359351A (ja) 直接メモリアクセス制御器を備えたワークステーション
JPS6344235A (ja) デ−タ処理装置