JPH0974322A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH0974322A JPH0974322A JP7226650A JP22665095A JPH0974322A JP H0974322 A JPH0974322 A JP H0974322A JP 7226650 A JP7226650 A JP 7226650A JP 22665095 A JP22665095 A JP 22665095A JP H0974322 A JPH0974322 A JP H0974322A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- amplifier
- differential amplifiers
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims abstract description 7
- 230000007423 decrease Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 切替えノイズが発生しない安定性のある可変
利得増幅器を提供。 【解決手段】 トランジスタQ1、Q2およびQ3、Q4よりな
る差動増幅器11、12は、コレクタがそれぞれカレントミ
ラー回路13のトランジスタQ9、Q10によって電源VCCに接
続され、エミッタがトランジスタQ5、Q6によって抵抗R
5、R6を通して接地されている。トランジスタQ5、Q6
は、選択回路14より選択信号をベースに受け、差動増幅
器11、12のそれぞれの動作電流I1、I2をオンオフするス
イッチング回路である。選択回路14は、定電流回路15に
接続するトランジスタQ13、Q14と、ダイオード接続のト
ランジスタQ7、Q8と、抵抗R7、R8よりなり、選択信号を
出力する。電圧VC≪VB1のとき、差動増幅器12の動作電
流I2が遮断され、差動増幅器11の電流I1が流れる。可変
電圧VCの増大により電流I1が減少し、電流I2が流れる
が、電流I1、I2の増減は連続的となる。
利得増幅器を提供。 【解決手段】 トランジスタQ1、Q2およびQ3、Q4よりな
る差動増幅器11、12は、コレクタがそれぞれカレントミ
ラー回路13のトランジスタQ9、Q10によって電源VCCに接
続され、エミッタがトランジスタQ5、Q6によって抵抗R
5、R6を通して接地されている。トランジスタQ5、Q6
は、選択回路14より選択信号をベースに受け、差動増幅
器11、12のそれぞれの動作電流I1、I2をオンオフするス
イッチング回路である。選択回路14は、定電流回路15に
接続するトランジスタQ13、Q14と、ダイオード接続のト
ランジスタQ7、Q8と、抵抗R7、R8よりなり、選択信号を
出力する。電圧VC≪VB1のとき、差動増幅器12の動作電
流I2が遮断され、差動増幅器11の電流I1が流れる。可変
電圧VCの増大により電流I1が減少し、電流I2が流れる
が、電流I1、I2の増減は連続的となる。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅器を用い
た可変利得増幅器に関するものである。
た可変利得増幅器に関するものである。
【０００２】
【従来の技術】差動増幅器は、１対のトランジスタのエ
ミッタが共通に定電流源に接続され、ベースに入力する
信号の差分を増幅してコレクタより出力信号を取り出す
増幅器である。可変利得増幅器では、利得の異なる複数
個の差動増幅器が設けられ、その出力を共通接続してそ
の１つを選択することによって利得を可変とする利得切
換増幅器がある。また、高利得の演算増幅器を用い、そ
の利得を選択的に決める複数の抵抗を切り替えることに
よって利得を可変とする方式もある。
ミッタが共通に定電流源に接続され、ベースに入力する
信号の差分を増幅してコレクタより出力信号を取り出す
増幅器である。可変利得増幅器では、利得の異なる複数
個の差動増幅器が設けられ、その出力を共通接続してそ
の１つを選択することによって利得を可変とする利得切
換増幅器がある。また、高利得の演算増幅器を用い、そ
の利得を選択的に決める複数の抵抗を切り替えることに
よって利得を可変とする方式もある。
【０００３】
【発明が解決しようとする課題】しかし、差動増幅器
は、定電流源より供給される定電流で動作する構成であ
り、切替えの際は電流の切断または変動が発生するため
に、スイッチングノイズが発生する。また、利得制御回
路に適用するには、適用例によってはダイナミックレン
ジが小さいことがある。高利得の演算増幅器の場合は、
抵抗を切り替えて利得を変える際に、やはり切替えパル
スの飛込みによるスイッチングノイズが発生する。ま
た、切替え時に出力の周波数特性が利得に応じて変化し
たり、負荷が変動したりする欠点がある。とくに、磁気
再生信号を増幅する磁気再生増幅器として用いる場合な
どでは、ノイズの影響が大きく、スイッチングノイズを
データパルスと区別するのが困難になり、したがって、
磁気読取り中には利得の切換ができないなどの欠点があ
った。
は、定電流源より供給される定電流で動作する構成であ
り、切替えの際は電流の切断または変動が発生するため
に、スイッチングノイズが発生する。また、利得制御回
路に適用するには、適用例によってはダイナミックレン
ジが小さいことがある。高利得の演算増幅器の場合は、
抵抗を切り替えて利得を変える際に、やはり切替えパル
スの飛込みによるスイッチングノイズが発生する。ま
た、切替え時に出力の周波数特性が利得に応じて変化し
たり、負荷が変動したりする欠点がある。とくに、磁気
再生信号を増幅する磁気再生増幅器として用いる場合な
どでは、ノイズの影響が大きく、スイッチングノイズを
データパルスと区別するのが困難になり、したがって、
磁気読取り中には利得の切換ができないなどの欠点があ
った。
【０００４】本発明はこのような従来技術の欠点を解消
し、利得を変える際に、切替えノイズが発生しない安定
性のある可変利得増幅器を提供することを目的とする。
し、利得を変える際に、切替えノイズが発生しない安定
性のある可変利得増幅器を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による可変利得増
幅器は、上述の課題を解決するために、電流源に接続さ
れ入力信号を増幅して出力する複数の差動増幅器と、複
数の差動増幅器のいずれかを選択するためのアナログ的
に変化する選択信号を出力する選択手段と、複数の差動
増幅器にそれぞれ直列に接続され、選択信号に追従して
電流源より差動増幅器に流れる動作電流をアナログ的に
増減し、これによって複数の差動増幅器を選択的にオン
オフするスイッチング手段とを含む。
幅器は、上述の課題を解決するために、電流源に接続さ
れ入力信号を増幅して出力する複数の差動増幅器と、複
数の差動増幅器のいずれかを選択するためのアナログ的
に変化する選択信号を出力する選択手段と、複数の差動
増幅器にそれぞれ直列に接続され、選択信号に追従して
電流源より差動増幅器に流れる動作電流をアナログ的に
増減し、これによって複数の差動増幅器を選択的にオン
オフするスイッチング手段とを含む。
【０００６】本発明によれば、スイッチング手段は、可
変利得増幅器を構成する複数の差動増幅器にそれぞれ直
列に設けられている。選択手段よりアナログ的に変化す
る選択信号がスイッチング手段に与えられ、スイッチン
グ手段を通る差動増幅器の動作電流をアナログ的に増減
する。このような選択信号により、複数の差動増幅器を
動作電流を切断しないで選択し、利得を可変にすること
ができる。
変利得増幅器を構成する複数の差動増幅器にそれぞれ直
列に設けられている。選択手段よりアナログ的に変化す
る選択信号がスイッチング手段に与えられ、スイッチン
グ手段を通る差動増幅器の動作電流をアナログ的に増減
する。このような選択信号により、複数の差動増幅器を
動作電流を切断しないで選択し、利得を可変にすること
ができる。
【０００７】より具体的には、たとえば、コレクタが共
通に接続された複数個の差動増幅器を入力信号の入力回
路とする演算増幅器において、差動増幅器の反転側入力
端子は、帰還抵抗を介して出力端子に、また入力抵抗を
介して入力端子に、共通に接続されている。非反転入力
端子は、信号入力と基準電圧との間の抵抗分割点に接続
されている。入力回路の差動増幅器は、共通エミッタの
形に接続され、これらの差動増幅器を電流源に選択的に
接続して、利得を可変にする。
通に接続された複数個の差動増幅器を入力信号の入力回
路とする演算増幅器において、差動増幅器の反転側入力
端子は、帰還抵抗を介して出力端子に、また入力抵抗を
介して入力端子に、共通に接続されている。非反転入力
端子は、信号入力と基準電圧との間の抵抗分割点に接続
されている。入力回路の差動増幅器は、共通エミッタの
形に接続され、これらの差動増幅器を電流源に選択的に
接続して、利得を可変にする。
【０００８】
【発明の実施の形態】次に添付図面を参照して本発明に
よる可変利得増幅器の実施例を詳細に説明する。図１は
本発明による可変利得増幅器10の実施例の構成例を示す
回路図である。可変利得増幅器10は、１対のトランジス
タQ1およびQ2を含む差動増幅器11と、同じく１対のトラ
ンジスタQ3およびQ4を含む差動増幅器12を有する。一方
の差動増幅器11では、図示のように、トランジスタQ1お
よびQ2のコレクタがカレントミラー回路13に接続され、
カレントミラー回路13は、電源VCC に接続された１対の
トランジスタQ9およびQ10 を含む。トランジスタQ1およ
びQ2のエミッタは、トランジスタQ5および抵抗R5を通し
て共通に接地されている。同様にして他方の差動増幅器
12では、１対のトランジスタQ3およびQ4のコレクタがカ
レントミラー回路13に接続され、それらのエミッタはト
ランジスタQ6および抵抗R6を通して接地されている。ト
ランジスタQ5およびQ6は、それらのベースに入力される
選択回路14よりの滑らかに変化する、すなわちアナログ
状の選択信号に追従して、それぞれ対応する差動増幅器
11および12の動作電流I1およびI2を無段階的すなわちア
ナログ的にオンオフするスイッチング回路である。
よる可変利得増幅器の実施例を詳細に説明する。図１は
本発明による可変利得増幅器10の実施例の構成例を示す
回路図である。可変利得増幅器10は、１対のトランジス
タQ1およびQ2を含む差動増幅器11と、同じく１対のトラ
ンジスタQ3およびQ4を含む差動増幅器12を有する。一方
の差動増幅器11では、図示のように、トランジスタQ1お
よびQ2のコレクタがカレントミラー回路13に接続され、
カレントミラー回路13は、電源VCC に接続された１対の
トランジスタQ9およびQ10 を含む。トランジスタQ1およ
びQ2のエミッタは、トランジスタQ5および抵抗R5を通し
て共通に接地されている。同様にして他方の差動増幅器
12では、１対のトランジスタQ3およびQ4のコレクタがカ
レントミラー回路13に接続され、それらのエミッタはト
ランジスタQ6および抵抗R6を通して接地されている。ト
ランジスタQ5およびQ6は、それらのベースに入力される
選択回路14よりの滑らかに変化する、すなわちアナログ
状の選択信号に追従して、それぞれ対応する差動増幅器
11および12の動作電流I1およびI2を無段階的すなわちア
ナログ的にオンオフするスイッチング回路である。
【０００９】選択回路14は、図示のように、電源VCC に
接続された定電流回路15に接続された１対のトランジス
タQ13 およびQ14 と、ダイオード接続された１対のトラ
ンジスタQ7およびQ8と、１対の抵抗R7およびR8とを含む
直列回路であり、１対のトランジスタQ7およびQ8はスイ
ッチング回路Q5およびQ6のベースと接続されている。ト
ランジスタQ13 のベースには固定電圧VB1 が印加され、
トランジスタQ14 のベースには可変電圧VCが印加され、
可変電圧VCによってトランジスタQ13 およびQ14 に流れ
る電流IC2 およびIC1 が制御される。トランジスタ Q13
に流れる電流IC2 によってトランジスタQ7および抵抗R8
に生ずる電圧は、選択信号としてトランジスタQ6のベー
スに印加される。同様にして、トランジスタ Q14に流れ
る電流IC1 によってトランジスタQ8および抵抗R7に生ず
る電圧は、やはり選択信号としてトランジスタQ5のベー
スに印加される。こうして、選択信号の電流IC1 および
IC2 にそれぞれ比例した動作電流I1およびI2がそれぞれ
差動増幅器11および12に流れる。
接続された定電流回路15に接続された１対のトランジス
タQ13 およびQ14 と、ダイオード接続された１対のトラ
ンジスタQ7およびQ8と、１対の抵抗R7およびR8とを含む
直列回路であり、１対のトランジスタQ7およびQ8はスイ
ッチング回路Q5およびQ6のベースと接続されている。ト
ランジスタQ13 のベースには固定電圧VB1 が印加され、
トランジスタQ14 のベースには可変電圧VCが印加され、
可変電圧VCによってトランジスタQ13 およびQ14 に流れ
る電流IC2 およびIC1 が制御される。トランジスタ Q13
に流れる電流IC2 によってトランジスタQ7および抵抗R8
に生ずる電圧は、選択信号としてトランジスタQ6のベー
スに印加される。同様にして、トランジスタ Q14に流れ
る電流IC1 によってトランジスタQ8および抵抗R7に生ず
る電圧は、やはり選択信号としてトランジスタQ5のベー
スに印加される。こうして、選択信号の電流IC1 および
IC2 にそれぞれ比例した動作電流I1およびI2がそれぞれ
差動増幅器11および12に流れる。
【００１０】図３に差動増増器11および12の動作電流I1
およびI2の特性を示す。この特性は、図示のように２つ
の動作電流I1およびI2の特性が可変電圧VCについて部分
的に互いに重複し、かつずれるように制御されている。
可変電圧VCが固定電圧VB1 より充分低いとき、トランジ
スタQ7およびQ6は非導通となって、トランジスタQ8およ
びQ5は導通し、電流I1が最大となる。選択回路14におい
て、２つの電流IC1 およびIC2 の和は一定であるから、
可変電圧VCの増大によって選択電流IC2 が増加すると電
流IC1 は減少し、可変電圧VCが電圧VB1 に等しいときに
両電流IC1 およびIC2 が等しくなる。したがって、可変
電圧VCが増加し、電圧VB1 を界として動作電流I1が減少
し動作電流I2が増加することによって差動増幅器11がオ
フし差動増幅器12がオンするスイッチングは、電流の切
断がなく、切替えノイズが発生しない利点がある。
およびI2の特性を示す。この特性は、図示のように２つ
の動作電流I1およびI2の特性が可変電圧VCについて部分
的に互いに重複し、かつずれるように制御されている。
可変電圧VCが固定電圧VB1 より充分低いとき、トランジ
スタQ7およびQ6は非導通となって、トランジスタQ8およ
びQ5は導通し、電流I1が最大となる。選択回路14におい
て、２つの電流IC1 およびIC2 の和は一定であるから、
可変電圧VCの増大によって選択電流IC2 が増加すると電
流IC1 は減少し、可変電圧VCが電圧VB1 に等しいときに
両電流IC1 およびIC2 が等しくなる。したがって、可変
電圧VCが増加し、電圧VB1 を界として動作電流I1が減少
し動作電流I2が増加することによって差動増幅器11がオ
フし差動増幅器12がオンするスイッチングは、電流の切
断がなく、切替えノイズが発生しない利点がある。
【００１１】図１に示す可変利得増幅器10において、入
力端子VIN と基準電圧VREFとの間に直列接続された抵抗
R3およびR4があり、これは入力信号VIN の減衰器として
機能する。より詳細には、差動増幅器11の非反転入力端
子、すなわちトランジスタQ1のベースには、入力信号VI
N が抵抗R3およびR4によって減衰されて入力される。ま
た、差動増幅器11の反転入力端子、すなわちトランジス
タQ2のベースには、入力端子VIN に接続された抵抗R1と
出力端子VOUTに接続された負帰還抵抗R2とに接続され、
入力信号VIN および出力信号VOUTならびに抵抗R1および
R2による負帰還電圧が入力される。差動増幅器12では、
非反転入力端子すなわちトランジスタQ3のベースが基準
電圧VREFに接続されて、交流的には接地である。差動増
幅器11の反転入力端子すなわちトランジスタQ4のベース
は、差動増幅器11の場合と同様に、抵抗R1およびR2の直
列接続の中点に接続されている。差動増幅器11のトラン
ジスタQ1および差動増幅器12のトランジスタQ3のコレク
タは、位相補償用コンデンサC1と並列に２段のトランジ
スタQ11 およびQ12 よりなる出力段に接続され、これに
よって、トランジスタQ12 のエミッタに接続されている
出力端子VOUTは、低インピーダンスで出力信号を出力す
る。
力端子VIN と基準電圧VREFとの間に直列接続された抵抗
R3およびR4があり、これは入力信号VIN の減衰器として
機能する。より詳細には、差動増幅器11の非反転入力端
子、すなわちトランジスタQ1のベースには、入力信号VI
N が抵抗R3およびR4によって減衰されて入力される。ま
た、差動増幅器11の反転入力端子、すなわちトランジス
タQ2のベースには、入力端子VIN に接続された抵抗R1と
出力端子VOUTに接続された負帰還抵抗R2とに接続され、
入力信号VIN および出力信号VOUTならびに抵抗R1および
R2による負帰還電圧が入力される。差動増幅器12では、
非反転入力端子すなわちトランジスタQ3のベースが基準
電圧VREFに接続されて、交流的には接地である。差動増
幅器11の反転入力端子すなわちトランジスタQ4のベース
は、差動増幅器11の場合と同様に、抵抗R1およびR2の直
列接続の中点に接続されている。差動増幅器11のトラン
ジスタQ1および差動増幅器12のトランジスタQ3のコレク
タは、位相補償用コンデンサC1と並列に２段のトランジ
スタQ11 およびQ12 よりなる出力段に接続され、これに
よって、トランジスタQ12 のエミッタに接続されている
出力端子VOUTは、低インピーダンスで出力信号を出力す
る。
【００１２】図３において、制御電圧VCが電圧VB1 より
低いとき、選択回路14のトランジスタQ8、差動増幅器11
のトランジスタQ5、Q1、Q2が導通し、選択回路14のトラ
ンジスタQ7、差動増幅器12のトランジスタQ6、Q3、Q4が
非導通となる。
低いとき、選択回路14のトランジスタQ8、差動増幅器11
のトランジスタQ5、Q1、Q2が導通し、選択回路14のトラ
ンジスタQ7、差動増幅器12のトランジスタQ6、Q3、Q4が
非導通となる。
【００１３】図５に示す演算増幅器110 は、このときの
図１に示す可変利得増幅器10の等価回路である。演算増
幅器110 は、入力端子Vin に入力電圧v1が入力され、図
６に示す１入力の正相増幅器111 と図７に示す逆相増幅
器112 とを重畳したものに相当する。その出力Voutに
は、電圧v2が出力される。増幅器110 における利得G1
は、正相増幅器111 の利得G11 と逆相増幅器112 の利得
G12 の和となる。したがって、可変利得増幅器10の利得
G1は、G1＝G11 ＋G12 ＝R4/(R3＋R4) ・(1＋R2/R1)−R2
/R1 となる。
図１に示す可変利得増幅器10の等価回路である。演算増
幅器110 は、入力端子Vin に入力電圧v1が入力され、図
６に示す１入力の正相増幅器111 と図７に示す逆相増幅
器112 とを重畳したものに相当する。その出力Voutに
は、電圧v2が出力される。増幅器110 における利得G1
は、正相増幅器111 の利得G11 と逆相増幅器112 の利得
G12 の和となる。したがって、可変利得増幅器10の利得
G1は、G1＝G11 ＋G12 ＝R4/(R3＋R4) ・(1＋R2/R1)−R2
/R1 となる。
【００１４】制御電圧VCが電圧VB1 より高いとき、トラ
ンジスタQ3およびQ4が導通し、トランジスタQ1およびQ2
が非導通であり、可変利得増幅器10の構成は、図７の逆
相増幅器112 に相当する状態となるから、その利得G2
は、G2＝−R2/R1 となる。
ンジスタQ3およびQ4が導通し、トランジスタQ1およびQ2
が非導通であり、可変利得増幅器10の構成は、図７の逆
相増幅器112 に相当する状態となるから、その利得G2
は、G2＝−R2/R1 となる。
【００１５】図４に示す曲線d は可変利得増幅器10の利
得特性を示す。
得特性を示す。
【００１６】図１に示す選択回路14において、図２に示
すようにトランジスタQ13 およびQ14 のエミッタ回路に
それぞれ抵抗R10 を組み込むと、可変利得増幅器10の利
得の値G1およびG2の間の変化は、図４に示すように、抵
抗R10 の値に応じて段階状曲線ｄと無段階状曲線ｅとの
間で変化する。つまり、抵抗R10 の値が大きいほど、無
段階状曲線ｅに近づく。
すようにトランジスタQ13 およびQ14 のエミッタ回路に
それぞれ抵抗R10 を組み込むと、可変利得増幅器10の利
得の値G1およびG2の間の変化は、図４に示すように、抵
抗R10 の値に応じて段階状曲線ｄと無段階状曲線ｅとの
間で変化する。つまり、抵抗R10 の値が大きいほど、無
段階状曲線ｅに近づく。
【００１７】可変利得増幅器10の電圧増幅率のある具体
例を述べる。図１に示す回路において、抵抗R1=10KΩ、
R2=40KΩ、R3=30KΩ、R4=20KΩのとき、利得G1＝-2(6d
B) 、G2＝-4(12dB)であった。
例を述べる。図１に示す回路において、抵抗R1=10KΩ、
R2=40KΩ、R3=30KΩ、R4=20KΩのとき、利得G1＝-2(6d
B) 、G2＝-4(12dB)であった。
【００１８】抵抗R1=10KΩ、R2=10KΩ、R3=0、R4= ∞
（オープン）のとき、利得G1＝ 1、G2＝-1となり、出力
の極性の切替えも可能である。
（オープン）のとき、利得G1＝ 1、G2＝-1となり、出力
の極性の切替えも可能である。
【００１９】図８は本発明の他の実施例による可変利得
増幅器20の回路図である。以降の図において、同様の要
素は同じ参照符号で示す。可変利得増幅器20は、それぞ
れトランジスタQ1およびQ2、トランジスタQ3およびQ4、
ならびにトランジスタQ5およびQ6よりなる３個の差動増
幅器21、22および23を有している。差動増幅器21、22お
よび23のそれぞれのトランジスタQ1、Q3およびQ5のコレ
クタは、カレントミラー回路13の一方のトランジスタQ9
によって共通に電源VCC に接続され、また、それぞれの
トランジスタQ2、Q4およびQ6のコレクタは、カレントミ
ラー回路13の他方のトランジスタQ10 によって共通に電
源VCC に接続されている。これらのトランジスタQ1およ
びQ2、トランジスタQ3およびQ4、ならびにトランジスタ
Q5およびQ6のエミッタは、各対ごとにそれぞれスイッチ
ング回路のトランジスタQ7、Q8およびQ9に接続されてい
る。トランジスタQ7、Q8およびQ9は、バイアス電圧VBB
がそれらのベースに共通に印加され、それぞれ抵抗R6、
R7およびR8によりエミッタが接地されている。こうして
トランジスタQ7、Q8およびQ9は、それぞれ差動増幅器2
1、22および23の動作電流I1、I2およびI3をアナログ的
すなわち連続的に制御するスイッチング回路を構成して
いる。
増幅器20の回路図である。以降の図において、同様の要
素は同じ参照符号で示す。可変利得増幅器20は、それぞ
れトランジスタQ1およびQ2、トランジスタQ3およびQ4、
ならびにトランジスタQ5およびQ6よりなる３個の差動増
幅器21、22および23を有している。差動増幅器21、22お
よび23のそれぞれのトランジスタQ1、Q3およびQ5のコレ
クタは、カレントミラー回路13の一方のトランジスタQ9
によって共通に電源VCC に接続され、また、それぞれの
トランジスタQ2、Q4およびQ6のコレクタは、カレントミ
ラー回路13の他方のトランジスタQ10 によって共通に電
源VCC に接続されている。これらのトランジスタQ1およ
びQ2、トランジスタQ3およびQ4、ならびにトランジスタ
Q5およびQ6のエミッタは、各対ごとにそれぞれスイッチ
ング回路のトランジスタQ7、Q8およびQ9に接続されてい
る。トランジスタQ7、Q8およびQ9は、バイアス電圧VBB
がそれらのベースに共通に印加され、それぞれ抵抗R6、
R7およびR8によりエミッタが接地されている。こうして
トランジスタQ7、Q8およびQ9は、それぞれ差動増幅器2
1、22および23の動作電流I1、I2およびI3をアナログ的
すなわち連続的に制御するスイッチング回路を構成して
いる。
【００２０】可変利得増幅器20は選択回路25を有し、こ
れは３組のスイッチング回路Q7、Q8およびQ9を選択する
回路である。選択回路25は、２対のトランジスタQ24 お
よびQ25 、ならびにトランジスタQ26 およびQ27 を有
し、図示のように、一方の対のトランジスタQ24 および
Q25 は定電流源251 に、また他方の対のトランジスタQ2
6 およびQ27 は定電流源252 に接続されている。トラン
ジスタQ24 のベースには固定電圧VB1 が印加され、トラ
ンジスタQ25 のベースは、トランジスタQ27 と共通に可
変電圧VCが印加される。同様に、トランジスタQ26 のベ
ースには固定電圧VB2 が印加される。図９には、これら
３個の差動増幅器21、22および23の動作電流I1、I2およ
びI3の特性を示す。この特性は、図示のように３つの動
作電流I1、I2およびI3の特性の特性が可変電圧VCについ
て部分的に互いに重複し、かつずれるように制御されて
いる。
れは３組のスイッチング回路Q7、Q8およびQ9を選択する
回路である。選択回路25は、２対のトランジスタQ24 お
よびQ25 、ならびにトランジスタQ26 およびQ27 を有
し、図示のように、一方の対のトランジスタQ24 および
Q25 は定電流源251 に、また他方の対のトランジスタQ2
6 およびQ27 は定電流源252 に接続されている。トラン
ジスタQ24 のベースには固定電圧VB1 が印加され、トラ
ンジスタQ25 のベースは、トランジスタQ27 と共通に可
変電圧VCが印加される。同様に、トランジスタQ26 のベ
ースには固定電圧VB2 が印加される。図９には、これら
３個の差動増幅器21、22および23の動作電流I1、I2およ
びI3の特性を示す。この特性は、図示のように３つの動
作電流I1、I2およびI3の特性の特性が可変電圧VCについ
て部分的に互いに重複し、かつずれるように制御されて
いる。
【００２１】動作状態において、可変電圧VCが固定電圧
VB1 およびVB2 より充分低いとき、トランジスタQ24 お
よびQ26 が非導通であり、トランジスタQ25 およびQ27
は導通する。導通したトランジスタQ25 およびQ27 の電
流は抵抗R7およびR8にエミッタ電圧を発生し、これはベ
ースにバイアス電圧VBB が印加されたトランジスタQ8お
よびQ9のベース・エミッタ間電圧を減少させ、トランジ
スタQ8およびQ9をオフする。このエミッタ電圧を受けな
いトランジスタQ7は導通して動作電流I1が流れる。可変
電圧VCの増大により電流I1、I2およびI3が順次滑らか
に、すなわちアナログ的に増減し、図９に示す動作電流
特性となる。
VB1 およびVB2 より充分低いとき、トランジスタQ24 お
よびQ26 が非導通であり、トランジスタQ25 およびQ27
は導通する。導通したトランジスタQ25 およびQ27 の電
流は抵抗R7およびR8にエミッタ電圧を発生し、これはベ
ースにバイアス電圧VBB が印加されたトランジスタQ8お
よびQ9のベース・エミッタ間電圧を減少させ、トランジ
スタQ8およびQ9をオフする。このエミッタ電圧を受けな
いトランジスタQ7は導通して動作電流I1が流れる。可変
電圧VCの増大により電流I1、I2およびI3が順次滑らか
に、すなわちアナログ的に増減し、図９に示す動作電流
特性となる。
【００２２】図10は、制御電圧VCによる可変利得増幅器
20の利得制御特性を示す。同図において、点線ｈは選択
回路25のトランジスタQ24 およびQ25 、ならびにトラン
ジスタQ26 およびQ27 のエミッタ回路に抵抗を挿入し
て、電流変化を緩やかにした場合の特性を示す。つま
り、選択回路25において、図２に示すのと同様にしてト
ランジスタQ24 〜Q27 のエミッタ回路にそれぞれ抵抗を
組み込むと、可変利得増幅器20の利得の値G1、G2および
G3の間の変化は、図４に示す場合と同様に、この挿入抵
抗の値に応じて段階状曲線と無段階状曲線ｈとの間で変
化し、挿入抵抗の値が大きいほど、無段階状曲線ｈに近
づく。
20の利得制御特性を示す。同図において、点線ｈは選択
回路25のトランジスタQ24 およびQ25 、ならびにトラン
ジスタQ26 およびQ27 のエミッタ回路に抵抗を挿入し
て、電流変化を緩やかにした場合の特性を示す。つま
り、選択回路25において、図２に示すのと同様にしてト
ランジスタQ24 〜Q27 のエミッタ回路にそれぞれ抵抗を
組み込むと、可変利得増幅器20の利得の値G1、G2および
G3の間の変化は、図４に示す場合と同様に、この挿入抵
抗の値に応じて段階状曲線と無段階状曲線ｈとの間で変
化し、挿入抵抗の値が大きいほど、無段階状曲線ｈに近
づく。
【００２３】図８に示す実施例において、差動増幅器21
および22の非反転入力端子、すなわちトランジスタQ1お
よびQ3のベースには、入力端子VIN と基準電圧VREFとの
間の入力減衰器R3、R4およびR5の節点より入力信号VIN
が分圧されて入力される。また、差動増幅器23の非反転
入力端子、すなわちトランジスタQ5のベースには、基準
電圧VREFが入力される。差動増幅器21、22および23の反
転入力端子、すなわちトランジスタQ2、Q4およびQ6のベ
ースには、入力端子VIN に接続された抵抗R1と出力端子
VOUTよりの負帰還抵抗R2とに接続されている。さらに、
差動増幅器21、22および23の非反転入力側のトランジス
タQ1、Q3およびQ5のコレクタは、トランジスタQ11 およ
びQ12 よりなる出力増幅器に接続され、これにより増幅
された増幅信号が出力端子VOUTに出力される。
および22の非反転入力端子、すなわちトランジスタQ1お
よびQ3のベースには、入力端子VIN と基準電圧VREFとの
間の入力減衰器R3、R4およびR5の節点より入力信号VIN
が分圧されて入力される。また、差動増幅器23の非反転
入力端子、すなわちトランジスタQ5のベースには、基準
電圧VREFが入力される。差動増幅器21、22および23の反
転入力端子、すなわちトランジスタQ2、Q4およびQ6のベ
ースには、入力端子VIN に接続された抵抗R1と出力端子
VOUTよりの負帰還抵抗R2とに接続されている。さらに、
差動増幅器21、22および23の非反転入力側のトランジス
タQ1、Q3およびQ5のコレクタは、トランジスタQ11 およ
びQ12 よりなる出力増幅器に接続され、これにより増幅
された増幅信号が出力端子VOUTに出力される。
【００２４】可変電圧VCが固定電圧VB1 より低いと、ト
ランジスタQ7は導通し、トランジスタQ8およびQ9が非導
通となり、可変利得増幅器20の利得は、G1＝(R4 ＋R5)/
(R3＋R4＋R5)(1 ＋R2/R1)−R2/R1 となる。
ランジスタQ7は導通し、トランジスタQ8およびQ9が非導
通となり、可変利得増幅器20の利得は、G1＝(R4 ＋R5)/
(R3＋R4＋R5)(1 ＋R2/R1)−R2/R1 となる。
【００２５】可変電圧VCが固定電圧VB1 と同VB2 の間に
あると、トランジスタQ8が導通し、トランジスタQ7およ
びQ9が非導通となり、可変利得増幅器20の利得は、G2＝
R5/(R3＋R4＋R5)(1 ＋R2/R1)−R2/R1 となる。
あると、トランジスタQ8が導通し、トランジスタQ7およ
びQ9が非導通となり、可変利得増幅器20の利得は、G2＝
R5/(R3＋R4＋R5)(1 ＋R2/R1)−R2/R1 となる。
【００２６】さらに可変電圧VCが固定電圧VB2 より高い
と、トランジスタQ9が導通し、トランジスタQ7およびQ8
が非導通となり、可変利得増幅器20の利得は、G3＝-R2/
R1となる。
と、トランジスタQ9が導通し、トランジスタQ7およびQ8
が非導通となり、可変利得増幅器20の利得は、G3＝-R2/
R1となる。
【００２７】可変利得増幅器20の電圧増幅率の具体例を
示す。図８に示す回路において、抵抗R1=10KΩ、R2=40K
Ω、R3=20KΩ、R4=10KΩ、R5=20KΩのとき、利得G1＝-1
(0dB) 、G2＝-2(6dB) 、G3＝-4(12dB)であった。
示す。図８に示す回路において、抵抗R1=10KΩ、R2=40K
Ω、R3=20KΩ、R4=10KΩ、R5=20KΩのとき、利得G1＝-1
(0dB) 、G2＝-2(6dB) 、G3＝-4(12dB)であった。
【００２８】図11は可変利得増幅器20の周波数(f) 特性
を示す。これからわかるように、利得による周波数帯域
の変化はほとんどないので、利得の可変範囲を広く設定
できる。
を示す。これからわかるように、利得による周波数帯域
の変化はほとんどないので、利得の可変範囲を広く設定
できる。
【００２９】図12は、可変利得増幅器20の特性の具体例
である。これによれば、制御電圧VCを切り替えると、利
得が変わるが、その切替え時に出力VOUTにノイズが生じ
ないことがわかる。
である。これによれば、制御電圧VCを切り替えると、利
得が変わるが、その切替え時に出力VOUTにノイズが生じ
ないことがわかる。
【００３０】
【発明の効果】このように本発明によれば、可変利得増
幅器の利得の切替え時にスイッチングノイズが発生しな
い。このため本発明は、とくに磁気再生増幅器に好適で
あり、その場合、信号の読取り中であっても、信号振幅
の急変動に対応して利得を変えることができる。また、
ダイナミックレンジが広いので、信号振幅を大きく、SN
比を良好にできる。さらに、利得を中間領域に設定し
て、滑らかに増減できるので、自動利得調整(AGC) など
の帰還系の内部に使うことができる。このように、汎用
的な可変利得増幅回路が提供でき、あらゆる信号処理の
用途に適用できる。
幅器の利得の切替え時にスイッチングノイズが発生しな
い。このため本発明は、とくに磁気再生増幅器に好適で
あり、その場合、信号の読取り中であっても、信号振幅
の急変動に対応して利得を変えることができる。また、
ダイナミックレンジが広いので、信号振幅を大きく、SN
比を良好にできる。さらに、利得を中間領域に設定し
て、滑らかに増減できるので、自動利得調整(AGC) など
の帰還系の内部に使うことができる。このように、汎用
的な可変利得増幅回路が提供でき、あらゆる信号処理の
用途に適用できる。
【図１】本発明による可変利得増幅器の実施例として２
つの差動増幅器で構成された例を示す回路図である。
つの差動増幅器で構成された例を示す回路図である。
【図２】図１に示す実施例における選択回路の他の構成
例を示す回路図である。
例を示す回路図である。
【図３】図１に示す差動増幅器の動作電流特性の例を示
す図である。
す図である。
【図４】図１に示す可変利得増幅器の利得制御特性の例
を示す図である。
を示す図である。
【図５】図１に示す可変利得増幅器を等価回路的に示す
回路図である。
回路図である。
【図６】図５に示す演算増幅器を構成する正相増幅器を
示す回路図である。
示す回路図である。
【図７】図６に示す演算増幅器を構成する逆相増幅器を
示す回路図である。
示す回路図である。
【図８】本発明によって可変利得増幅器を３つの差動増
幅器で構成した実施例を示す回路図である。
幅器で構成した実施例を示す回路図である。
【図９】図８に示す実施例の動作電流特性の例を示す図
である
である
【図１０】図８に示す実施例の利得特性の例を示す図で
ある。
ある。
【図１１】図８に示す実施例の周波数特性の例を示す図
である。
である。
【図１２】図８に示す実施例における制御電圧と入出力
の特性の例を示す図である。
の特性の例を示す図である。
10、20 可変利得増幅器 110 演算増幅器 111 正相増幅器 112 逆相増幅器
Claims (3)
- 【請求項１】 電流源に接続され、入力信号を増幅して
出力する複数の差動増幅器と、 前記複数の差動増幅器のいずれかを選択するためのアナ
ログ的に変化する選択信号を出力する選択手段と、 前記複数の差動増幅器にそれぞれ直列に接続され、前記
選択信号に追従して前記電流源より前記差動増幅器に流
れる動作電流をアナログ的に増減し、これによって該複
数の差動増幅器を選択的にオンオフするスイッチング手
段と、 入力信号を減衰して前記複数の差動増幅器のうちのすく
なくとも１つの非反転入力端子へ入力する入力信号減衰
手段と、 前記複数の差動増幅器からの出力信号を共通接続して低
インピーダンスで出力する出力手段と、 該出力手段より出力される信号を前記差動増幅器の反転
入力端子へ負帰還する負帰還手段と、 前記入力信号を前記差動増幅器の反転入力端子へ入力す
る反転信号入力手段とを含むことを特徴とする可変利得
増幅器。 - 【請求項２】 請求項１に記載の可変利得増幅器におい
て、 前記複数の差動増幅器は、第１および第２の差動増幅器
を含み、 前記選択手段は、 電流源にエミッタが接続され、ベースに所定の電圧が印
加される第１のトランジスタと、 該電流源にエミッタが接続され、ベースに可変電圧が印
加される第２のトランジスタと、 前記可変電圧の増大により、第１および第２のトランジ
スタの電流が増大または減少し、これによってアナログ
的に増大および減少する信号が前記選択信号として発生
し、該選択信号が前記スイッチング手段に印加され、こ
れによって第１および第２の差動増幅器のいずれかが選
択されることを特徴とする可変利得増幅器。 - 【請求項３】 請求項２に記載の可変利得増幅器におい
て、第１および第２のトランジスタは、電流の増減率が
緩やかであり、前記複数の差動増幅器の動作範囲が部分
的に互いに重複することを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7226650A JPH0974322A (ja) | 1995-09-04 | 1995-09-04 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7226650A JPH0974322A (ja) | 1995-09-04 | 1995-09-04 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0974322A true JPH0974322A (ja) | 1997-03-18 |
Family
ID=16848512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7226650A Pending JPH0974322A (ja) | 1995-09-04 | 1995-09-04 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0974322A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034576A1 (ja) * | 2002-10-08 | 2004-04-22 | Matsushita Electric Industrial Co., Ltd. | 差動増幅器及び演算増幅器 |
| JP2006238165A (ja) * | 2005-02-25 | 2006-09-07 | Fujitsu Ltd | アーリー効果キャンセル回路、差動増幅器、リニアレギュレータ、およびアーリー効果キャンセル方法 |
| JP2006262265A (ja) * | 2005-03-18 | 2006-09-28 | Rohm Co Ltd | 演算増幅器およびそれを用いた増幅回路、ならびに電子機器 |
| US7194244B2 (en) | 2001-09-28 | 2007-03-20 | Renesas Technology Corporation | Wireless communication receiver |
| JP2008141358A (ja) | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | 利得可変増幅回路 |
-
1995
- 1995-09-04 JP JP7226650A patent/JPH0974322A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194244B2 (en) | 2001-09-28 | 2007-03-20 | Renesas Technology Corporation | Wireless communication receiver |
| WO2004034576A1 (ja) * | 2002-10-08 | 2004-04-22 | Matsushita Electric Industrial Co., Ltd. | 差動増幅器及び演算増幅器 |
| US7116170B2 (en) | 2002-10-08 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Differential amplifier and calculation amplifier |
| US7215195B2 (en) | 2002-10-08 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Differential amplifier and operational amplifier |
| US7271652B2 (en) | 2002-10-08 | 2007-09-18 | Matsushita Electric Industrial Co., Ltd. | Differential amplifier and operational amplifier |
| CN100553123C (zh) | 2002-10-08 | 2009-10-21 | 松下电器产业株式会社 | 差动放大器及运算放大器 |
| JP2006238165A (ja) * | 2005-02-25 | 2006-09-07 | Fujitsu Ltd | アーリー効果キャンセル回路、差動増幅器、リニアレギュレータ、およびアーリー効果キャンセル方法 |
| JP2006262265A (ja) * | 2005-03-18 | 2006-09-28 | Rohm Co Ltd | 演算増幅器およびそれを用いた増幅回路、ならびに電子機器 |
| JP2008141358A (ja) | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | 利得可変増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100570135B1 (ko) | 선형 가변 이득 증폭기{linear variable gain amplifiers} | |
| KR100194311B1 (ko) | 고이득 증폭 회로 | |
| US5530404A (en) | Variable gain amplifier having n parallel-connected elementary amplifiers | |
| US4256980A (en) | Electronic switchover circuit | |
| JPH0414525B2 (ja) | ||
| JPH053166B2 (ja) | ||
| JP3340250B2 (ja) | バッファ回路 | |
| EP0025977B1 (en) | Gain controlled amplifier | |
| US5742204A (en) | Digitally programmable differential attenuator with tracking common mode reference | |
| US4491800A (en) | Switching circuit operable as an amplifier and a muting circuit | |
| JPH0974322A (ja) | 可変利得増幅器 | |
| US4255716A (en) | Automatic gain control circuit | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| GB2295289A (en) | Wideband constant impedance amplifiers | |
| EP0156410A1 (en) | Amplifier arrangement | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US4366443A (en) | Television intermediate frequency amplifier | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| JPH0519323B2 (ja) | ||
| JPS631768B2 (ja) | ||
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| JPH04229705A (ja) | 電流増幅装置 | |
| US6037838A (en) | Amplifier with programmable gain and input linearity usable in high-frequency lines | |
| JP3233315B2 (ja) | 可変インピーダンス装置 | |
| JP3455063B2 (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |