JPH10209122A - サイドウォールの形成方法 - Google Patents

サイドウォールの形成方法

Info

Publication number
JPH10209122A
JPH10209122A JP615597A JP615597A JPH10209122A JP H10209122 A JPH10209122 A JP H10209122A JP 615597 A JP615597 A JP 615597A JP 615597 A JP615597 A JP 615597A JP H10209122 A JPH10209122 A JP H10209122A
Authority
JP
Japan
Prior art keywords
etching
silicon oxide
oxide film
sidewall
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP615597A
Other languages
English (en)
Other versions
JP3581770B2 (ja
Inventor
Satoshi Morishita
敏 森下
Kazuo Sugimoto
和雄 杉本
Koichiro Adachi
浩一郎 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP00615597A priority Critical patent/JP3581770B2/ja
Publication of JPH10209122A publication Critical patent/JPH10209122A/ja
Application granted granted Critical
Publication of JP3581770B2 publication Critical patent/JP3581770B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 従来のサイドウォール形成方法では、サイド
ウォール膜厚に大きなバラツキが生じるという問題があ
った。形成したサイドウォール寸法のバラツキがトラン
ジスタ動作のしきい値電圧のバラツキなど素子特性のバ
ラツキに直結しているため、素子の微細化と動作電圧の
低減にはサイドウォール寸法のバラツキ抑制が特に重要
であった。 【解決手段】 炭素及びフッ素を含むフロロカーボン系
ガスを含むエッチングガスを用いて、前記酸化シリコン
膜4をエッチングすることによって、前記ゲート電極3
の側壁にサイドウォールを形成する工程において、前記
基板1の温度を−40℃から−80℃に設定することで
上記問題点を解決した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置等のサ
イドウォールの形成方法に関し、特にシリコン酸化膜の
サイドウォールの形成方法に関する。
【0002】
【従来の技術】近年、コンピュータや通信機器において
携帯型機種の需要が高まり、機器の高性能化とともに低
消費電力化が進められている。このため、これらの携帯
型機器に使用されており、機器全体の性能に直結する重
要部分である大規模集積回路(以下、LSIと記す。)
等半導体装置について高性能でかつ低消費電力な特性を
有する半導体装置が切望されている。
【0003】LSIの高性能化、低消責電力化には、ト
ランジスタ素子の微細化と電源電圧の低減が有効となる
が、トランジスタ素子の動作電圧を低減するためには、
トランジスタ素子特性のバラツキ要因であるパターン寸
法のバラツキ抑制が特に重要であり、素子の微細化、即
ちパターンの微細化が急速に進展しているので、パター
ン寸法の高精度化への要求はますます厳しいものとなっ
ている。
【0004】ところで、トランジスタ素子の導電性膜の
パターンを自己整合的に絶縁する技術としてサイドウォ
ール形成法が知られているが、トランジスタ素子がLD
D構造MOSトランジスタに代表されるようにゲート電
極がサイドウォールで被膜されている構造をもつ微細構
造のトランジスタの場合には、形成したサイドウォール
寸法のバラツキがトランジスタ動作のしきい値電圧のバ
ラツキなど素子特性のバラツキに直結しているため、素
子の微細化と動作電圧の低減にはサイドウォール寸法の
バラツキ抑制が特に重要となってくる。
【0005】従来のサイドウォールの形成技術につい
て、MOSトランジスタの製造工程で説明する。従来の
サイドウォール形成工程の断面図を図5に示す。
【0006】まず、図5(a)に示すように、基板1上
のトランジスタを形成すべき領域の表面にゲート絶縁膜
2を形成し、さらにゲート絶縁膜2上にポリシリコンか
らなるゲート電極3を形成する。次いで、酸化シリコン
膜4をゲート電極3を覆うように堆積する。
【0007】次に、図5(b)に示すように、酸化シリ
コン膜4を異方性ドライエッチングによりエッチバック
し、ソース及びドレインが形成されるべき領域のシリコ
ン基板表面5を露出させるまでエッチングする。
【0008】さらに、エッチング時間の数十%の時間で
(以下、オーバーエッチ量数十%と記す)オーバーエッ
チングすることによって、このとき、ゲート電極3の側
面に酸化シリコンからなるサイドウォール6が形成され
る。以上で、図5(c)に示すサイドウォールが形成さ
れる。
【0009】酸化シリコン膜のエッチバックには、通
常、反応性イオンエッチング(RIE)装置などが使用
され、CF4やCHF3などフツ素や炭素を含むガスのプ
ラズマが用いられている。通常、シリコン基板温度を常
温にしてエッチングを行っている。
【0010】
【発明が解決しようとする課題】しかしながら、従来の
サイドウォール形成方法では、サイドウォール膜厚に大
きなバラツキが生じるという問題があった。図6にサイ
ドウォール形成時のサイドウォール膜厚の変化を示す。
図6(a)に示すように、膜厚T1のゲート電極3に対
して膜厚T2の酸化シリコン膜4をCVD法(化学的気
相堆積法)で堆積したとき、ゲート電極3側面での酸化
シリコン膜4の膜厚はT3でほぼT2と等しい膜厚とな
る。ついで、酸化シリコン膜4をエッチバックして下地
のシリコン基板表面5を露出させると図6(b)に示す
ように、サイドウォール6が形成される。このとき、形
成されたサイドウォール6の膜厚T4がT4=T3とな
り、酸化シリコン膜4の堆積膜厚T2でサイドウォール
膜厚T4を制御できるのが膜厚制御の容易性の観点から
望ましいのであるが、実際にはT4<T2となる。この
ような膜厚の変化が、酸化シリコン膜4の形成時の堆積
膜厚やエッチング速度のウエハ面内均一性以上にサイド
ウォール寸法のバラツキを大きくしている。
【0011】形成されたサイドウォール膜厚T4が酸化
シリコンの初期膜厚T2より小さくなるのは、ゲート側
面の酸化シリコン膜厚の減少、つまリサイドエッチの進
行によるもので、主にエッチング速度のイオン入射角依
存性に起因している。これは、一般に固体表面のイオン
衝撃によるエッチングでは垂直にイオンが入射する場合
よりも角度をつけて斜めに入射した方がエッチング速度
が大きくなるというもので、前記酸化シリコン膜の場合
では、イオンが垂直に入射する水平部分よりも斜めに入
射する傾斜部(肩部)のほうがエッチング速度が大きく
なる、つまり肩部の後退が速くなるのである。
【0012】従来、エッチングの異方性を大きくする一
般的手法として、ウエハステージに印加するバイアスパ
ワーを大きくしてイオンのエネルギーと方向性を高める
方法があるが、上記のように、エッチング速度のイオン
入射角依存性に起因しているためイオンの方向性を改善
しても肩部の後退の問題は解決されない。しかも、イオ
ンのエネルギーを高くすると、酸化シリコン膜をエッチ
ングして下地シリコン基板表面5を露出させたときに基
板へのダメージ7が大きくなり素子特性の劣化等の問題
となる。もう一つの手法として反応生成物をパターン側
壁に堆積させて堆積膜による側壁保護効果を利用する方
法も知られているが、基板に対して垂直な壁面やエッチ
ングマスク直下の壁面のようにイオン衝撃を受けにくい
ところではなく、イオン衝撃を受けやすい肩部ではこの
効果は期待できない。
【0013】また、肩部の後退速度、すなわちサイドエ
ッチングの速度については、例えばゲー卜電極3の断面
形状やサイズが変わると酸化シリコン膜の肩部の形状
(曲率あるいは角度)が変わる。このため、たとえウェ
ハ面内の水平面のエッチング速度が均−であったとして
も形状の違いから肩部の後退速度は一定ではなく、形成
されるサイドウォール幅T4にバラツキを生じてしま
う。特に、サイドエッチングの速度は、オーバーエッチ
ングを行う際に大きくなる傾向にあり、オーバーエッチ
ング時での肩部の後退がサイドウォール膜厚T4のバラ
ツキの大きな要因となっている。
【0014】また、サイドウォール膜厚T4のバラツキ
はゲート電極3の膜厚T1に対する酸化シリコン4の膜
厚T2の比にも依存しており、膜厚T1に対して膜厚T
2が大きくなるほど酸化シリコン膜4の肩部が大きくな
り、ゲート電極3側面に沿った酸化シリコン膜4の垂直
な部分が少なくなるので、エッチング肩部の後退が顕著
になる。
【0015】さらに、トランジスタ電源電圧低減による
動作速度の低下を防ぐためには、ポリシリコンゲート電
極の容量を小さい方がよく、そのためにはポリシリコン
ゲート電極の膜厚T1は小さい方が望ましい。一方で、
トランジスタを微細化した際に素子特性バラツキの要因
となる短チャネル効果を抑えるためにはサイドウォール
膜厚T4は必ずしも小さくできない。従って、微細化に
伴って、膜厚T1に対して膜厚T2がますます大きくな
っていく傾向にある。
【0016】以上のように、サイドウォール形成におい
ては、肩部のエッチング(サイドエッチ)を抑えて、肩
部の形状やオーバーエッチ量のバラツキ等に左右され
ず、サイドウォール膜厚T4がシリコン酸化膜4の堆積
膜厚で決定できる高精度な形成方法の確立が望まれてい
る。
【0017】
【課題を解決するための手段】本発明のサイドウォール
の形成方法は、ゲート電極が形成された基板上に酸化シ
リコン膜を形成する工程と、炭素及びフッ素を含むフロ
ロカーボン系ガスを含むエッチングガスを用いて、前記
酸化シリコン膜をエッチングすることによって、前記ゲ
ート電極の側壁にサイドウォールを形成する工程とを含
むサイドウォールの形成方法において、前記酸化シリコ
ン膜をエッチングする工程で、前記基板の温度を−40
℃から−80℃に設定することを特徴とする。
【0018】前記段差がゲート電極であることを特徴と
する。
【0019】前記エッチングガスは、前記炭素及びフッ
素を含むフロロカーボン系ガスに少なくともハロゲン化
合物ガスあるいは酸素のどちらか一方を添加することを
特徴とする。
【0020】これら前記炭素及びフッ素を含むフロロカ
ーボン系がC48であることを特徴とし、前記ハロゲン
化合物ガスは、HBrであることを特徴とする。
【0021】また、前記シリコン酸化膜をエッチングす
る工程は、フロロカーボン系ガスにハロゲン化合物を添
加したエッチングガスを用いてエッチングを行う工程
と、前記フロロカーボン系ガスのみからなるエッチング
ガスを用いてエッチングを行う工程とを有することを特
徴とすることが好ましい。
【0022】また、前記シリコン酸化膜をエッチングす
る工程は、フロロカーボン系ガスにハロゲン化合物を添
加したエッチングガスを用いてエッチングを行う工程
と、前記フロロカーボン系ガスに酸素を添加したエッチ
ングガスを用いてエッチングを行う工程とを有すること
を特徴としても構わない。
【0023】
【発明の実施の形態】以下、本発明について実施の形態
を参照して詳細に説明する。
【0024】(実施の形態1)図1に、本発明のパター
ン形成方法で製作するパターン形成方法を説明する工程
断面図を示す。
【0025】基板1上のトランジスタを形成すべき領域
の表面に、厚さ3nmの(酸化シリコンからなる)ゲー
ト絶緑膜2を形成し、さらにその上にポリシリコンから
なるゲート電極3を幅0.2μm、厚さ150nmで形
成する。次いで、CVD法により厚さ120nmの酸化
シリコン膜4を堆積する。この工程までの断面図を図1
(a)に示す。
【0026】次に、図1(b)に示す酸化シリコン膜4
をエッチバックする工程において、エッチングガスとし
て、C48に臭素あるいは塩素を含むハロゲン系ガスと
して例えばCl2を添加したものを用い、エッチング装
置としてECRプラズマエッチング装置を使用した。ガ
ス流量はC48が30sccm、Cl2が3sccmで
ある。ウェハサイズは6インチでステージに印加するバ
イアスパワーは100W、放電圧力は1mTorrであ
る。エッチング時の基板温度を−60℃とした時、酸化
シリコン膜4のエッチング速度は180nm/分であっ
た。サイドウォール形成のためのエッチング時間は、オ
ーバーエッチ量50%として設定した。
【0027】本実施の形態においてポリシリコンゲート
電極3の厚さ(T1)に対する酸化シリコン膜4の堆積
膜厚(T2)の比T2/T1は0.8と大きく、ゲート
電極3側面に沿った酸化シリコン膜4の垂直な部分は3
nm以下で小さいが、酸化シリコン膜4をエッチングし
たとき、図1(c)に示すように、肩部の後退が抑制さ
れ、形成されたサイドウォール幅T4は堆積時の初期膜
厚をそのまま維持しており120nmのままであった。
【0028】本発明における基板冷却効果について、図
2を参照して説明する。
【0029】図2(a)に示すように、基板1上のトラ
ンジスタを形成すべき領域の表面に、厚さ3nmの(酸
化シリコンからなる)ゲート絶緑膜2が形成され、さら
にその上にポリシリコンからなるゲート電極3が幅0.
2μm、厚さ150nmで形成され、さらに、厚さ12
0nmの酸化シリコン膜4が形成された基板をエッチン
グする。
【0030】エッチングガスとしてC48を用い基板温
度を−40℃以下に冷却すると、エッチングガスに含ま
れる元素や被エッチング材であるSiなどの化合物から
なる炭素ポリマーの堆積作用が凹部、すわちパターンの
底部21、側壁部22及び肩部23で強まり、上面部2
4に比べエッチング速度が低下する。この状態を図2
(b)に示す。
【0031】底部21のエッチング速度も低下するが、
これによって側壁部22のみでなく肩部23においてサ
イドエッチをほとんどなくすことができる。ゲート電極
3が露呈するまでエッチングを行うまでの工程で形成さ
れたサイドウォールを図2(c)に示す。
【0032】本実施の形態において、エッチングガスに
臭素あるいは塩素を含むハロゲン系ガスとしてCl2
添加したが、臭素あるいは塩素を含むハロゲン系ガスの
添加は、前記炭素系ポリマー堆積による側壁部22及び
肩部23におけるサイドエッチング抑制効果をある程度
維持しながら、−方で、前記炭素系ポリマー堆積による
底部21のエッチング速度の低下を防止することに効果
があり、上記のように例えばCl2を少量添加すること
で側壁部22や肩部23のサイドエッチを抑制しつつ、
底部21のエッチング速度を上面部24とほぼ同等に保
つことができる。ただし、添加量が多くなるとシリコン
に対する選択性を低下させるので添加量は10%以下が
好ましい。
【0033】本発明では、先に述べたように、基板冷却
により酸化シリコン膜の上面部24に比べ底部21への
炭素系ポリマーの堆積効果が高まることを利用してい
る。このため、本発明では、酸化シリコン膜をエッチン
グし下地シリコン基板が露出したとしても、この底部2
1にあたるシリコン基板上への堆積作用も高められてい
るため、サイドウォール形成時の下地基板へのダメージ
低減にも効果がある。
【0034】本実施の形態では、フロロカーボン系ガス
として、C48を用いたが、本発明はこれに限定される
ものではなく、炭素系ポリマーの堆積に寄与するCFX
X=1,2,3)ラジカルを生成しやすい他のC/F
比の高い組成のガス、例えばC26,C36,CH
3,C38などによっても同様の効果が得られること
は明らかである。
【0035】本実施の形態においてエッチング装置にE
CRプラズマエッチング装置を用いたが、本発明はこれ
に限られるものではなく、平行平板型プラズマエッチン
グ装置やICP(誘導結合型)プラズマエッチング装置
などその他のプラズマエッチング装置を用いても同様の
効果が期待できることは明らかである。
【0036】図3にサイドウォール幅のオーバーエッチ
量依存性を示す。上述したようにオーバーエッチに対し
てサイドウォール幅は変化しやすいので、オーバーエッ
チでのサイドウォール幅の変化に対して従来のパターン
形成方法と本発明の基板温度を−60℃とした時の比較
を行った。従来の方法では、オーバーエッチ量に対して
大きくサイドウォール幅が小さくなっているが、本発明
の方法ではほとんど変化していない。
【0037】図4は、図2における肩部23の後退速度
(パターン上面部24で下地ゲート電極が露出するまで
エッチングしたときの垂直方向のエッチング量で定義す
る)の基板冷却温度依存性を測定したものであるが、基
板温度を−40℃以下に下げることによって肩部のエッ
チング量が急激に減少しているのがわかる。側壁部22
及び肩部23のサイドエッチ抑制は温度を下げるほど効
果があるが、冷却温度を−80℃より下げると、エッチ
ングガスのチャンバ内壁やステージまわリヘの吸着が多
くなり、放電圧力やガス組成が維持しにくくなるので好
ましくない。
【0038】(実施の形態2)実施の形態1と同様に、
トランジスタを形成すべき領域の表面に厚さ3nmのゲ
ート絶縁膜を形成し、さらにその上に例えばポリシリコ
ンからなるゲート電極を幅0.2μm、厚さ(T1)1
50nmで形成する。次いで、CVD法により、例えば
厚さ(T2)120nmの酸化シリコン膜を椎積する。
本発明の実施の形態では、前記酸化シリコン膜をエッチ
バックする工程において、エッチングガスとしてC48
に臭素を含むハロゲン系ガスとしてHBrを6%添加し
たものを用い、エッチング装置としてECRプラズマエ
ッチング装置を使用した。エッチング時の基板温度を−
50℃とした時、酸化シリコン膜のエッチング速度は約
160nm/分となる。サイドウォール形成のためのエ
ッチング時間は、オーバーエッチ量50%として設定し
た。
【0039】本実施の形態においてポリシリコンゲート
電極の厚さ(T1)に対する酸化シリコン膜の堆積膜厚
(T2)の比T2/T1は0.8と大きく、ゲート電極
側面に沿った酸化シリコン膜の垂直な部分は3nm以下
で小さくなるが、酸化シリコン膜をエッチングしたと
き、肩部の後退が抑制され、形成されたサイドウォール
幅は堆積時の初期膜厚をそのまま維持しており120n
mであった。
【0040】本実施の形態では、フロロカーボン系ガス
として、C48を用いたが、本発明はこれに限定される
ものではなく、炭素系ポリマーの稚積に寄与するCFX
X=1,2,3)ラジカルを生成しやすい他のC/F
比の高い組成のガス、例えばC26,C36,CH
3,C38などによっても同様の効果が得られること
は明らかである。
【0041】本実施の形態において、エッチングガスに
ハロゲン系ガスとして例えばHBrを添加したが、水素
を含むHBrを用いた場合、プラズマ中で発生する水素
ラジカルにより、過剰なフッ素ラジカルが捕捉され、H
Fが生成されるため、結果としてC/F比を増大させ、
炭素系ポリマーの堆積促進させる作用がある。したがっ
て、水素を含むHBrを用いた場合、エッチングの異方
性向上や下地シリコンに対する選択性低下防止、すなわ
ちダメージ低減にも効果がある。
【0042】本実施の形態においてエッチング装置には
ECRプラズマエッチング装置を用いたが、本発明はこ
れに限られるものではなく、平行平板型プラズマエッチ
ング装置やICP(誘導結合型)プラズマエッチング装
置などその他のプラズマエッチング装置を用いても同様
の効果が期待できることは明らかである。
【0043】(実施の形態3)実施の形態1と同様に、
トランジスタを形成すべき領域の表面に例えば厚さ3n
mのゲート絶縁膜を形成し、さらにその上に例えばポリ
シリコンからなるゲート電極を幅0.2μm、膜厚(T
1)150nmで形成する。次いで、CVD法により、
例えば厚さ(T2)120nmの酸化シリコン膜を堆積
する。本発明の実施の形態3では、前記酸化シリコン膜
をエッチバックする工程において、エッチングガスとし
てC48にHBrを6%、O2を6%添加したものを用
い、エッチング装置としてECRプラズマエッチング装
置を使用した。エッチング時の基板湿度を−50℃とし
た時、酸化シリコン膜のエッチング速度は約170nm
/分となる。サイドウォール形成のためのエッチング時
間は、オーバーエッチ量50%として設定した。
【0044】本実施の形態においてポリシリコンゲート
電極の厚さ(T1)に対する酸化シリコン膜の堆積膜厚
(T2)の比T2/T1は0.8と大きく、ゲート電極
側面に沿った酸化シリコン膜の垂直な部分は3nm以下
で小さいが、酸化シリコン膜をエッチングしたとき、肩
部の後退が抑制され、形成されたサイドウォール幅は堆
積時の初期膜厚をそのまま維持しており120nmであ
った。
【0045】本実施の形態では、フロロカーボン系ガス
として、C48を用いたが、本発明はこれに限定される
ものではなく、炭素系ポリマーの堆積に寄与するCFX
X=1,2,3)ラジカルを生成しやすい他のC/F
比の高い組成のガス、例えばC26,C36,CH
3,C38などによっても同様の効果が得られること
は明らかである。
【0046】本実施の形態において、エッチングガスに
ハロゲン系ガスと酸素を添加したが、ハロゲン系ガスの
みを添加した実施の形態1、2と比較して、炭素系ポリ
マー堆積による底部エッチング速度低下を抑えるのに効
果があり、特に、微細な密集パターンで底部のスペース
が非常に狭くなった場合においても底部エッチング速度
の低下を効果的に抑さえ、安定した加工ができた。ゲー
ト側壁部及び肩部におけるサイドエッチを抑制したサイ
ドウォールの加工ができる。これにより側壁部の垂直部
分が長くなることから、オーバーエッチ時間を長くと
れ、オーバーエッチ時間のバラツキにより依存しない高
精度のサイドウォール加工ができる。
【0047】本実施の形態においてエッチング装置には
ECRプラズマエッチング装置を用いたが、本発明はこ
れに限られるものではなく、平行平板型プラズマエッチ
ング装置やICP(誘導結合型)プラズマエッチング装
置などその他のプラズマエッチング装置を用いても同様
の効果が期待できることは明らかである。
【0048】(実施の形態4)実施の形態1と同様に、
トランジスタを形成すべき領域の表面に厚さ3nmのゲ
ート絶縁膜を形成し、さらにその上にポリシリコンから
なるゲート電極を幅0.2μm、厚さ(T1)150n
mで形成する。次いで、CVD法により、例えば厚さ
(T2)120nmの酸化シリコン膜を稚積する。本発
明の実施の形態4では、前記酸化シリコン膜をエッチバ
ックする工程において、第1のステップではエッチング
ガスにフロロカーボン系ガスとしてC48を臭素あるい
は塩素を含むハロゲン系ガスとしてHBrを7%添加し
たものを用い、第2のステップにはフロロカーボン系ガ
スとしてC48を用いた。エッチング装置にはECRプ
ラズマエッチング装置を使用した。エッチング時の基板
温度を−40℃とした時、第1のステップでは酸化シリ
コン膜のエッチング速度は約160nm/分、第2のス
テップでは酸化シリコン膜のエッチング速度は約50n
m/分であった。第1のステップで85%のエッチング
を行い、第2のステップで残りの15%のエッチングを
行い、オーバーエッチ量50%のエッチングを行った。
【0049】本実施の形態においてポリシリコンゲート
電極の厚さ(T1)に対する酸化シリコン膜の堆積膜厚
(T2)の比T2/T1は0.8と大きく、ゲート電極
側面に沿った酸化シリコン膜の垂直な部分は3nm以下
で小さいが、酸化シリコン膜をエッチングしたとき、肩
部の後退が抑制され、形成されたサイドウォール幅は堆
積時の初期膜厚をそのまま維持しており、120nmで
あった。
【0050】本実施の形態の第1のステップは前記第2
の実施の形態と同様の効果をねらったもので、第2の実
施の形態と同様に行う。本実施の形態では、C48のみ
でエッチングする第2のステップを設けている。第2の
ステップでは、臭素あるいは塩素を含むハロゲン系ガス
を添加していないため、第1のステップのみでエッチン
グする実施の形態2と比較して、炭素系ポリマー堆積に
よる側壁部及び肩部におけるサイドエッチ抑制効果を高
めることができ、しかも、第2ステツプで底部への炭素
系ポリマー堆積効果を高めることができるため、対下地
シリコン基板露出時の選択性向上やダメージ低減を図る
ことができる。
【0051】ただし、第2のステップでは、臭素あるい
は塩素を含むハロゲン系ガスを添加していないため、炭
素系ポリマー稚積による底部エッチング速度の低下を招
くやすく、また、それによリステツプ時間が長くなると
パーティクルが発生しやすくなることから、第2のステ
ップでの酸化シリコン膜のエッチングは、全体の30%
以下、オーバーエッチ量も50%以下に抑えるのが望ま
しい。
【0052】本実施の形態では、第1のステップ及び第
2のステップにおいてフロロカーボン系ガスとして、C
48を用いたが、本発明はこれに限定されるものではな
く、炭素系ポリマーの堆積に寄与するCFXX=1,
2,3)ラジカルを生成しやすい他のC/F比の高い組
成のガス、例えばC26,C36,CHF3,C38
どによっても同様の効果が得られることは明らかであ
る。
【0053】本実施の形態においてエッチング装置には
ECRプラズマエッチング装置をもちいたが、本発明は
これに限られるものではなく、平行平板型プラズマエッ
チング装置やICP(誘導結合型)プラズマエッチング
装置などその他のプラズマエッチング装置を用いても同
様の効果が期待できることは明らかである。
【0054】(実施の形態5)第1の実施の形態と同様
にして、トランジスタを形成すべき領域の表面に例えば
厚さ3nmのゲート絶縁膜を形成し、さらにその上に例
えばポリシリコンからなるゲート電極を幅0.2μm、
厚さ(T1)150nmで形成する。次いで、CVD法
により、例えば厚さ(T2)120nmの酸化シリコン
膜を堆積する。
【0055】本発明の第5の実施の形態では、前記酸化
シリコン膜をエッチバックする工程において、第1のス
テップではエッチングガスにフロロカーボン系ガスとし
てC48を用い、第2のステップではフロロカーボン系
ガスにC48を用い臭素あるいは塩素を含むハロゲン系
ガスとしてHBr添加したものを用いた。HBrの添加
は7%に設定した。エッチング装置にはECRプラズマ
エッチング装置を使用した。エッチング時の基板温度を
−50℃とした時、第1のステップでは酸化シリコン膜
のエッチング速度は約50nm/分、第2のステップで
は酸化シリコン膜のエッチング速度は約160nm/分
であった。第1のステップで酸化シリコン膜の20%の
エッチングを行い、第2のステップで残りの80%のエ
ッチングと50%のオーバーエッチを行った。
【0056】本実施の形態においてポリシリコンゲート
電極の厚さ(T1)に対する酸化シリコン膜の堆積膜厚
(T2)の比T2/T1は0.8と大きく、ゲート電極
側面に沿った酸化シリコン膜の垂直な部分は3nm以下
で少なくなるが、酸化シリコン膜をエッチングしたと
き、肩部の後退が抑制され、形成されたサイドウォール
幅は堆積時の初期膜厚をそのまま維持しており120n
mであった。
【0057】本実施の形態において第2のステップは前
記第2の実施の形態と同様の効果をねらったもので、第
1の実施の形態と同様に行う。本実施の形態では、第1
のステップにC48のみでエッチングするステップを設
けたが、これにより臭素あるいは塩素を含むハロゲン系
ガスを添加する場合と比較して、側壁部及び肩部におけ
る炭素系ポリマー堆積効果を高めることができ、第2の
実施の形態と比較して特に肩部のサイドエッチを抑制し
たサイドウォールの加工ができる。
【0058】これにより側壁部の垂直部分が長くなるこ
とから、オーバーエッチ時間を長くとれ、オーバーエッ
チ時間のバラツキにより依存しない高精度のサイドウォ
ール加工ができる。
【0059】本実施の形態の第1のステップでは、臭素
あるいは塩素を含むハロゲン系ガスを添加していないた
め、炭素系ポリマー稚積による底部エッチング速度の低
下を招くやすく、第1のステップでの酸化シリコン膜の
エッチングは、全体の30%以下が望ましい。第2のス
テップでは、臭素を含むハロゲン系ガスを添加している
ためパーティクルが発生しにくく、第4の実施の形態と
比較してオーバーエッチ量を多くすることが出来る。
【0060】本実施の形態では、第1のステップ及び第
2のステップにおいてフロロカーボン系ガスとして、C
48を用いたが、本発明はこれに限定されるものではな
く、炭素系ポリマーの堆積に寄与するCFXX=1,
2,3)ラジカルを生成しやすい他のC/F比の高い組
成のガス、例えばC26,C36,CHF3,C38
どによっても同様の効果が得られることは明らかであ
る。
【0061】本実施の形態においてエッチング装置には
ECRプラズマエッチング装置をもちいたが、本発明は
これに限られるものではなく、平行平板型プラズマエッ
チング装置やICP(誘導結合型)プラズマエッチング
装置などその他のプラズマエッチング装置を用いても同
様の効果が期待できることは明らかである。
【0062】(実施の形態6)実施の形態1と同様にし
て、トランジスタを形成すべき領域の表面に例えば厚さ
3nmのゲート絶縁膜を形成し、さらにその上に例えば
ポリシリコンからなるゲート電極を幅0.2μm、厚さ
(T1)150nmで形成する。次いで、CVD法によ
り、例えば厚さ(T2)120nmの酸化シリコン膜を
稚積する。本発明の第6の実施の形態では、前記酸化シ
リコン膜をエッチバックする工程において、第1のステ
ップではエッチングガスとしてフロロカーボン系ガスと
してC48を用い、これにO2を7%添加したものを用
いた。第2のステップではエッチングガスにフロロカー
ボン系ガスとしてC48を用い、臭素を含むハロゲン系
ガスとしてHBrを用いる。HBrの添加は7%にし
た。エッチング装置にはECRプラズマエッチング装置
を使用した。エッチング時の基板温度を−50℃とした
時、第1のステップでは酸化シリコン膜のエッチング速
度は約110nm/分、第2のステップでは酸化シリコ
ン膜のエッチング速度は約160nm/分であった。第
1のステップで50%のエッチングを行い、第2のステ
ップで残りの50%のエッチングと50%のオーバーエ
ッチを行った。
【0063】本実施の形態においてポリシリコンゲート
電極の厚さ(T1)に対する酸化シリコン膜の堆積膜厚
(T2)の比T2/T1は0.8と大きく、ゲート電極
側面に沿った酸化シリコン膜の垂直な部分は3nm以下
で少なくなるが、酸化シリコン膜をエッチングしたと
き、肩部の後退が抑制され、形成されたサイドウォール
幅は堆積時の初期膜厚をそのまま維持しており120n
mであった。
【0064】本実施の形態第1のステップにおいて、エ
ッチングガスにO2を添加したが、第1のステップでフ
ロロカーボン系ガスのみ使用した第4の実施の形態と比
較して、炭素系ポリマー堆積による底部エッチング速度
の低下を抑えるのに効果があり、特に微細なパターンで
底部のスペースが非常に狭くなった場合でも底部エッチ
ング速度の低下を抑さえ、安定した加工ができた。
【0065】
【発明の効果】本発明によって、サイドウォールの幅の
減少が抑制されるため、サイドウォールの幅のばらつき
が抑制される。従って、形成されるトランジスタの特性
のバラツキを抑制することができる。
【0066】また、ハロゲン化合物あるいは酸素のいず
れかを添加することによって、さらにサイドウォールの
幅の変化を小さくすることができる。
【0067】また、ハロゲン化合物を添加したエッチン
グガスを用いた工程と、ハロゲン化合物を添加してない
エッチングガスを用いた工程との2つの工程に分けるこ
とにより、更に制御性のよいサイドウォールの形成方法
が提供できた。
【図面の簡単な説明】
【図1】本発明によるサイドウォールの形成工程を示す
図である。
【図2】本発明の基板冷却効果を説明する図である。
【図3】オーバーエッチ量に対するサイドウォール膜厚
の変化を示す図である。
【図4】基板温度に対する肩部エッチング量を示す図で
ある。
【図5】従来のサイドウォールの形成工程を示す図であ
る。
【図6】従来のサイドウォールの形成工程におけるサイ
ドウォール膜厚の変化を示す図である。
【符号の説明】
1 基板 2 ゲート絶縁膜 3 ゲート電極 4 シリコン酸化膜 5 シリコン基板表面 21 底部 22 側壁部 23 肩部 24 上面部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 段差が形成された基板上に酸化シリコン
    膜を形成する工程と、 炭素及びフッ素を含むフロロカーボン系ガスを含むエッ
    チングガスを用いて、前記酸化シリコン膜をエッチング
    することによって、前記段差の側壁にサイドウォールを
    形成する工程とを含むサイドウォールの形成方法におい
    て、 前記酸化シリコン膜をエッチングする工程で、前記基板
    の温度を−40℃から−80℃に設定することを特徴と
    するサイドウォールの形成方法。
  2. 【請求項2】 前記段差がゲート電極であることを特徴
    とする請求項1に記載のサイドウォールの形成方法。
  3. 【請求項3】 前記エッチングガスは、前記フロロカー
    ボン系ガスに少なくともハロゲン化合物あるいは酸素の
    どちらか一方を添加することを特徴とする請求項1乃至
    2のいずれかに記載のサイドウォールの形成方法。
  4. 【請求項4】 前記フロロカーボン系ガスがC48であ
    ることを特徴とする請求項1乃至3に記載のサイドウォ
    ールの形成方法。
  5. 【請求項5】 前記ハロゲン化合物ガスは、HBrであ
    ることを特徴とする請求項3に記載のサイドウォールの
    形成方法。
  6. 【請求項6】 前記酸化シリコン膜をエッチングする工
    程は、フロロカーボン系ガスにハロゲン化合物を添加し
    たエッチングガスを用いてエッチングを行う第1の工程
    と、 フロロカーボン系ガスからなるエッチングガスを用いて
    エッチングを行う第2の工程と、を有することを特徴と
    する請求項1乃至2のいずれかに記載のサイドウォール
    の形成方法。
  7. 【請求項7】 前記酸化シリコン膜をエッチングする工
    程は、フロロカーボン系ガスにハロゲン化合物を添加し
    たエッチングガスを用いてエッチングを行う第1の工程
    と、 フロロカーボン系ガスに酸素を添加したエッチングガス
    を用いてエッチングを行う第2の工程と、を有すること
    を特徴とする請求項1乃至2のいずれかに記載のサイド
    ウォールの形成方法。
JP00615597A 1997-01-17 1997-01-17 サイドウォールの形成方法 Expired - Fee Related JP3581770B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00615597A JP3581770B2 (ja) 1997-01-17 1997-01-17 サイドウォールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00615597A JP3581770B2 (ja) 1997-01-17 1997-01-17 サイドウォールの形成方法

Publications (2)

Publication Number Publication Date
JPH10209122A true JPH10209122A (ja) 1998-08-07
JP3581770B2 JP3581770B2 (ja) 2004-10-27

Family

ID=11630648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00615597A Expired - Fee Related JP3581770B2 (ja) 1997-01-17 1997-01-17 サイドウォールの形成方法

Country Status (1)

Country Link
JP (1) JP3581770B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080982A (ja) * 2005-09-13 2007-03-29 Hitachi High-Technologies Corp エッチング方法、エッチング装置及び半導体装置の製造方法
US9368363B2 (en) 2011-03-17 2016-06-14 Zeon Corporation Etching gas and etching method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080982A (ja) * 2005-09-13 2007-03-29 Hitachi High-Technologies Corp エッチング方法、エッチング装置及び半導体装置の製造方法
US9368363B2 (en) 2011-03-17 2016-06-14 Zeon Corporation Etching gas and etching method

Also Published As

Publication number Publication date
JP3581770B2 (ja) 2004-10-27

Similar Documents

Publication Publication Date Title
JP4579611B2 (ja) ドライエッチング方法
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
KR20040066170A (ko) 질화물 숄더에 대해 높은 민감도를 갖는 자기 정렬 콘택에칭
KR20080046608A (ko) 다중-레이어 레지스트 플라즈마 에치 방법
KR100808049B1 (ko) 실리콘의 금속 마스크 에칭
US6955964B2 (en) Formation of a double gate structure
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP5297615B2 (ja) ドライエッチング方法
US20020155726A1 (en) Method of removing silicon nitride film
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JPH11243084A (ja) 酸化膜エッチング方法
CN113035699A (zh) 半导体器件的制造方法
US20090068767A1 (en) Tuning via facet with minimal rie lag
US20040152331A1 (en) Process for etching polysilicon gates with good mask selectivity, critical dimension control, and cleanliness
US5968278A (en) High aspect ratio contact
US6544896B1 (en) Method for enhancing etching of TiSix
JP3581770B2 (ja) サイドウォールの形成方法
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
KR100643570B1 (ko) 반도체 소자 제조 방법
JP3271373B2 (ja) ドライエッチング方法
KR100571629B1 (ko) 반도체 소자 제조 방법
TWI868929B (zh) 半導體結構的形成方法
JPH05343366A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040113

A621 Written request for application examination

Effective date: 20040113

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Effective date: 20040113

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A977 Report on retrieval

Effective date: 20040708

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040726

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080730

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080730

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100730

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120730

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130730

LAPS Cancellation because of no payment of annual fees