JPH10229102A - 電子製品 - Google Patents
電子製品Info
- Publication number
- JPH10229102A JPH10229102A JP3165397A JP3165397A JPH10229102A JP H10229102 A JPH10229102 A JP H10229102A JP 3165397 A JP3165397 A JP 3165397A JP 3165397 A JP3165397 A JP 3165397A JP H10229102 A JPH10229102 A JP H10229102A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lsi chip
- deformation
- laminate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】電子部品の実装構造において、LSIチップ等を
基板の表裏に非対称に実装した場合、熱負荷による変形
が大きく、接続信頼性の悪化が懸念される。 【解決手段】積層体を構成する各構成材料の曲げ剛性の
総和ΣＥnＩnを制御することにより熱負荷による積層体
の変形を抑制する。
基板の表裏に非対称に実装した場合、熱負荷による変形
が大きく、接続信頼性の悪化が懸念される。 【解決手段】積層体を構成する各構成材料の曲げ剛性の
総和ΣＥnＩnを制御することにより熱負荷による積層体
の変形を抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は有機配線基板にLSI
チップをフリップチップ方式により接続してなる実装構
造に関する。
チップをフリップチップ方式により接続してなる実装構
造に関する。
【０００２】
【従来の技術】これまで電子部品等におけるLSIチップ
の実装は主にワイヤボンデイングによるフェースアップ
方式であったが、実装密度が高くなるにつれ、次第に樹
脂によるフェースダウン方式が採用されるようになって
きており、将来このフェースダウン方式による実装が中
心になるものと期待されている。
の実装は主にワイヤボンデイングによるフェースアップ
方式であったが、実装密度が高くなるにつれ、次第に樹
脂によるフェースダウン方式が採用されるようになって
きており、将来このフェースダウン方式による実装が中
心になるものと期待されている。
【０００３】この樹脂を用いたフェースダウン方式によ
る実装は、LSIチップの電極と有機配線基板の配線電極
を電気的に接続しながら、且つ同時に樹脂で固定すると
いう方式であるため、接続後のLSIチップ，樹脂および
有機配線基板の線膨張係数の差による積層体の反り変形
による接続信頼性の悪化が懸念されている。反り変形を
防ぐ方法として図１に示すように積層体の断面におい
て、配線基板3の中央を軸として基板の表裏で対称とな
るように同じ厚さのLSIチップ1をチップ側突起電極5と
基板側電極4を樹脂2を用いて位置合わせ後、実装する方
法がある。
る実装は、LSIチップの電極と有機配線基板の配線電極
を電気的に接続しながら、且つ同時に樹脂で固定すると
いう方式であるため、接続後のLSIチップ，樹脂および
有機配線基板の線膨張係数の差による積層体の反り変形
による接続信頼性の悪化が懸念されている。反り変形を
防ぐ方法として図１に示すように積層体の断面におい
て、配線基板3の中央を軸として基板の表裏で対称とな
るように同じ厚さのLSIチップ1をチップ側突起電極5と
基板側電極4を樹脂2を用いて位置合わせ後、実装する方
法がある。
【０００４】
【発明が解決しようとする課題】しかし、このような方
法では、常に基板の表裏に対称に実装しなければならな
い。
法では、常に基板の表裏に対称に実装しなければならな
い。
【０００５】本発明は、LSIチップと有機配線基板を樹
脂を用いたフェースダウン方式によって実装する場合
で、積層体に何ら外力を加えることなく積層体を構成す
るLSIチップ，有機配線基板，樹脂の厚さと弾性係数を
制御することにより、基板の表裏に非対称に実装した場
合の接続後の積層体の反り変形を最小限に抑えようとす
るものである。
脂を用いたフェースダウン方式によって実装する場合
で、積層体に何ら外力を加えることなく積層体を構成す
るLSIチップ，有機配線基板，樹脂の厚さと弾性係数を
制御することにより、基板の表裏に非対称に実装した場
合の接続後の積層体の反り変形を最小限に抑えようとす
るものである。
【０００６】
【課題を解決するための手段】一般に、はりの機械的な
曲げによる変形に対して、曲げ剛性ＥＩははりの変形抵
抗の大きさを示し、変形量はＥＩに反比例することが分
かっている（参考文献；中原一郎著 材料力学）。ここ
で、Ｅは材質の弾性係数、Ｉは材質には無関係で断面の
形状と大きさによって定まる断面二次モーメントであ
る。
曲げによる変形に対して、曲げ剛性ＥＩははりの変形抵
抗の大きさを示し、変形量はＥＩに反比例することが分
かっている（参考文献；中原一郎著 材料力学）。ここ
で、Ｅは材質の弾性係数、Ｉは材質には無関係で断面の
形状と大きさによって定まる断面二次モーメントであ
る。
【０００７】図２にｎ層からなる積層体の斜視図を示
す。配線基板10上にｎ層から成るLSIチップ11を樹脂12
を用いて実装した図である。長さＬ(mm)，幅w(mm)（Ｌ
≧w）の積層体をＡＡ’方向にとったときの断面図を図
３に示す。先に述べたように断面二次モーメントは断面
の形状と大きさによって定まる。積層体の断面は長方形
型であり、この場合の断面二次モーメントＩはwh3/12
（h;厚さ）となる。したがって、図３に示した積層体の
曲げ剛性の総和ΣＥnＩnは、
す。配線基板10上にｎ層から成るLSIチップ11を樹脂12
を用いて実装した図である。長さＬ(mm)，幅w(mm)（Ｌ
≧w）の積層体をＡＡ’方向にとったときの断面図を図
３に示す。先に述べたように断面二次モーメントは断面
の形状と大きさによって定まる。積層体の断面は長方形
型であり、この場合の断面二次モーメントＩはwh3/12
（h;厚さ）となる。したがって、図３に示した積層体の
曲げ剛性の総和ΣＥnＩnは、
【０００８】
【数１】 ΣＥnＩn＝Ｅ1w1h1 3/12＋Ｅ2w2h2 3/12＋・・・・・＋Ｅnwnhn 3/12 …（数１） と表される。
【０００９】層構成の異なる積層体の曲げ剛性の総和Σ
ＥnＩnと変形量の関係を求めると図４に示すように、変
形量は曲げ剛性の和ΣＥnＩnに反比例し、ΣＥnＩnが30
w(kgmm2)以上で変形量は小さくなり安定する。本発明
は、この事実に基づいて積層体の適正な層構成を提案す
るものである。
ＥnＩnと変形量の関係を求めると図４に示すように、変
形量は曲げ剛性の和ΣＥnＩnに反比例し、ΣＥnＩnが30
w(kgmm2)以上で変形量は小さくなり安定する。本発明
は、この事実に基づいて積層体の適正な層構成を提案す
るものである。
【００１０】
【発明の実施の形態】第一の実施例の図を図５に示す。
線膨張係数α=3.0×10~6/℃，弾性係数Ｅ=169.8GPaの物
性を有するLSIチップ20と、ガラス転移温度以下におけ
る線膨張係数α1=11.6×10~6/℃、ガラス転移温度以上
における線膨張係数α2=1.4×10~6/℃、ガラス状領域の
弾性係数ＥG=17.5GPa、ゴム状領域の弾性係数ＥR=5.2GP
a、Tg=158℃の物性を有するガラスエポキシ基板21を線
膨張係数α1=65.6×10~6/℃，線膨張係数α2=184.9×10
~6/℃，ガラス状領域の弾性係数ＥG=2.5GPa，ゴム状領
域の弾性係数ＥR=0.01GPa，Tg=115℃の物性を有する微
少量のフィラー入り樹脂22を用いて各構成材の厚さを変
えて180℃で接続し、積層体を20℃まで冷却したときの
積層体の変形量を測定した。積層体の大きさは長さ13mm
×幅3mmで長さ方向の変形量を測定した。この場合、樹
脂の厚さはほぼ0.01mmである。ガラスエポキシ基板21の
厚さを0.4mm一定としたときのLSIチップ20の厚さと変形
量の関係を図６に示す。LSIチップ20の厚さが増すほ
ど、変形量は小さくなる。このときの曲げ剛性の総和Σ
ＥnＩnと変形量の関係を図７に示す。ΣＥnＩnの値が大
きくなるほど積層体全体の剛性が大きくなり、変形量は
小さくなる。LSIチップ20とガラスエポキシ基板21の厚
さを変えたときのΣＥnＩnに対する変形量の関係をプロ
ットして図８に示す。図８よりΣＥnＩn=90kgmm2(w=3m
m)以上にて変形量は小さく安定することが判る。変形量
が小さく安定な領域では、信頼性の面で問題は生じなか
った。このときのチップ厚／基板厚と熱変形量の関係を
図９に示す。この図から、熱変形量が小さく安定する領
域はガラスエポキシ基板の厚さに対するLSIチップの比
が1.4以上であることが判る。
線膨張係数α=3.0×10~6/℃，弾性係数Ｅ=169.8GPaの物
性を有するLSIチップ20と、ガラス転移温度以下におけ
る線膨張係数α1=11.6×10~6/℃、ガラス転移温度以上
における線膨張係数α2=1.4×10~6/℃、ガラス状領域の
弾性係数ＥG=17.5GPa、ゴム状領域の弾性係数ＥR=5.2GP
a、Tg=158℃の物性を有するガラスエポキシ基板21を線
膨張係数α1=65.6×10~6/℃，線膨張係数α2=184.9×10
~6/℃，ガラス状領域の弾性係数ＥG=2.5GPa，ゴム状領
域の弾性係数ＥR=0.01GPa，Tg=115℃の物性を有する微
少量のフィラー入り樹脂22を用いて各構成材の厚さを変
えて180℃で接続し、積層体を20℃まで冷却したときの
積層体の変形量を測定した。積層体の大きさは長さ13mm
×幅3mmで長さ方向の変形量を測定した。この場合、樹
脂の厚さはほぼ0.01mmである。ガラスエポキシ基板21の
厚さを0.4mm一定としたときのLSIチップ20の厚さと変形
量の関係を図６に示す。LSIチップ20の厚さが増すほ
ど、変形量は小さくなる。このときの曲げ剛性の総和Σ
ＥnＩnと変形量の関係を図７に示す。ΣＥnＩnの値が大
きくなるほど積層体全体の剛性が大きくなり、変形量は
小さくなる。LSIチップ20とガラスエポキシ基板21の厚
さを変えたときのΣＥnＩnに対する変形量の関係をプロ
ットして図８に示す。図８よりΣＥnＩn=90kgmm2(w=3m
m)以上にて変形量は小さく安定することが判る。変形量
が小さく安定な領域では、信頼性の面で問題は生じなか
った。このときのチップ厚／基板厚と熱変形量の関係を
図９に示す。この図から、熱変形量が小さく安定する領
域はガラスエポキシ基板の厚さに対するLSIチップの比
が1.4以上であることが判る。
【００１１】第二の実施例の図を図１０に示す。LSIチ
ップ31をプリント配線基板32上に異方導電接着剤33を用
いて実装した例である。電極34の接触部の断面図を図１
１に示す。チップ側の突起電極35と基板側の電極36は異
方導電接着剤中の導電性粒子37により、電気的に接続し
ており、異方導電接着剤中の樹脂38により、接着固定さ
れている。この場合におけるΣＥnＩnの計算については
導電性粒子の粒子径、両電極の高さは他の構成材料の厚
さに比べ極めて小さいこと、LSIチップの接続面積に占
める電極および導電性粒子の割合が非常に小さいことか
ら導電性粒子，チップ側の突起電極および基板側電極を
無視する。ここで、用いた異方導電接着剤のレジンの弾
性係数(20℃)はほぼ2.5GPaである。
ップ31をプリント配線基板32上に異方導電接着剤33を用
いて実装した例である。電極34の接触部の断面図を図１
１に示す。チップ側の突起電極35と基板側の電極36は異
方導電接着剤中の導電性粒子37により、電気的に接続し
ており、異方導電接着剤中の樹脂38により、接着固定さ
れている。この場合におけるΣＥnＩnの計算については
導電性粒子の粒子径、両電極の高さは他の構成材料の厚
さに比べ極めて小さいこと、LSIチップの接続面積に占
める電極および導電性粒子の割合が非常に小さいことか
ら導電性粒子，チップ側の突起電極および基板側電極を
無視する。ここで、用いた異方導電接着剤のレジンの弾
性係数(20℃)はほぼ2.5GPaである。
【００１２】
【数２】 ΣＥnＩn＝ＥＩ（LSIチップ）＋ＥＩ（レジン）＋ＥＩ（基板） ＝（16980×w×0.553/12）＋（250×w×0.0593/12） ＋（1750×w×0.83/12) =310.1w kgmm2 …（数２） 以上のようになり、この材料構成における変形量とΣＥ
nＩnの関係は図４にしたがう。
nＩnの関係は図４にしたがう。
【００１３】第三の実施例を図１２に示す。厚さ0.4mm
のガラスエポキシ基板41に0.4mm厚のLSIチップ42を銀ペ
ースト43で接着し、ガラスエポキシ基板41の裏側に0.17
mm厚のLSIチップ44を異方導電接着剤45で電気的に接続
した図である。この場合におけるΣＥnＩnの計算につい
ては電極および導電性粒子，銀を第二の実施例の場合と
同様の理由で無視した。銀ペースト43の接着剤の弾性係
数はほぼ1GPaである。
のガラスエポキシ基板41に0.4mm厚のLSIチップ42を銀ペ
ースト43で接着し、ガラスエポキシ基板41の裏側に0.17
mm厚のLSIチップ44を異方導電接着剤45で電気的に接続
した図である。この場合におけるΣＥnＩnの計算につい
ては電極および導電性粒子，銀を第二の実施例の場合と
同様の理由で無視した。銀ペースト43の接着剤の弾性係
数はほぼ1GPaである。
【００１４】
【数３】 ΣＥnＩn＝ＥＩ（基板）＋ＥＩ（銀ペースト）＋ＥＩ（0.4mm厚LSIチップ） ＋ＥＩ(異方導電接着剤)＋ＥＩ(0.17mm厚LSIチップ) ＝106.8w kgmm2 …（数３） 以上のようになり、この場合も変形量とΣＥnＩnの関係
は図４にしたがうが、基板41の両側に実装された構成材
の材料が対称的に同一であり、厚さも同一である場合は
例外である。
は図４にしたがうが、基板41の両側に実装された構成材
の材料が対称的に同一であり、厚さも同一である場合は
例外である。
【００１５】
【発明の効果】本発明により、簡単な予備実験或いはシ
ミュレーションを行い、積層体の曲げ剛性の和を制御す
る。即ち層構成を適正に制御することにより、基板の表
裏に対して非対称に実装した場合で、熱による変形およ
び機械的な外力に対する変形を最小限に抑えた最適な半
導体素子の実装構造を有する電子製品を提供できる。
ミュレーションを行い、積層体の曲げ剛性の和を制御す
る。即ち層構成を適正に制御することにより、基板の表
裏に対して非対称に実装した場合で、熱による変形およ
び機械的な外力に対する変形を最小限に抑えた最適な半
導体素子の実装構造を有する電子製品を提供できる。
【図１】両面実装例の断面図。
【図２】ｎ層からなる積層体の斜視図。
【図３】長さＬ(mm)，幅w(mm)(Ｌ≧w)の積層体の断面
図。
図。
【図４】曲げ剛性の総和ΣＥnＩnと変形量の関係の特性
図。
図。
【図５】LSIチップ／樹脂／ガラスエポキシ基板の積層
体の説明図。
体の説明図。
【図６】LSIチップ／樹脂(0.01mmt)／ガラスエポキシ基
板(0.4mmt)積層体におけるLSIチップの厚さと変形量の
関係の特性図。
板(0.4mmt)積層体におけるLSIチップの厚さと変形量の
関係の特性図。
【図７】LSIチップ／樹脂(0.01mmt)／ガラスエポキシ基
板(0.4mmt)積層体における曲げ剛性の総和ΣＥnＩnと変
形量の関係の特性図。
板(0.4mmt)積層体における曲げ剛性の総和ΣＥnＩnと変
形量の関係の特性図。
【図８】LSIチップ／樹脂／ガラスエポキシ基板積層体
における曲げ剛性の総和ΣＥnＩnと変形量の関係の特性
図。
における曲げ剛性の総和ΣＥnＩnと変形量の関係の特性
図。
【図９】チップ厚／基板厚と熱変形量の関係の特性図。
【図１０】ＣＯＢ（チップオンボード）の実装例の斜視
図。
図。
【図１１】ＣＯＢの電極の接続部の断面図。
【図１２】ＣＯＢの両面実装例の断面図。
１…LSIチップ、２…樹脂、３…配線基板、４…基板側
電極、５…チップ側突起電極。
電極、５…チップ側突起電極。
Claims (2)
- 【請求項１】LSIチップおよび基板の他に樹脂，金属，
セラミックスのｎ層からなる複合部材において、上記LS
Iチップの曲げ剛性ＥＩがほぼ10w〜90w(kgmm2)（w;複合
部材の幅(mm)）であり、これに接続される上記基板の曲
げ剛性ＥＩがほぼ0.0004w〜4w(kgmm2)の範囲の部材で構
成される積層部材の曲げ剛性の総和ΣＥnＩn（Ｅ;弾性
係数，Ｉ;断面二次モーメント）がほぼ30w(kgmm2)以上
となる構造を有する積層部材を実装したことを特徴とす
る電子製品。 - 【請求項２】LSIチップおよび基板の他に樹脂，金属，
セラミックスのｎ層からなる複合部材において、上記LS
Iチップの厚が上記基板の厚に対してほぼ1.4倍以上を有
する積層部材を実装したことを特徴とする電子製品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165397A JPH10229102A (ja) | 1997-02-17 | 1997-02-17 | 電子製品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165397A JPH10229102A (ja) | 1997-02-17 | 1997-02-17 | 電子製品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229102A true JPH10229102A (ja) | 1998-08-25 |
Family
ID=12337135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165397A Pending JPH10229102A (ja) | 1997-02-17 | 1997-02-17 | 電子製品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10229102A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518666B1 (en) | 1999-11-25 | 2003-02-11 | Nec Corporation | Circuit board reducing a warp and a method of mounting an integrated circuit chip |
| JP2006210566A (ja) * | 2005-01-27 | 2006-08-10 | Akita Denshi Systems:Kk | 半導体装置 |
| EP1534052A3 (en) * | 2003-11-20 | 2007-10-24 | Delphi Technologies, Inc. | Circuit board with localized stiffener for enchanced circuit component reliability |
-
1997
- 1997-02-17 JP JP3165397A patent/JPH10229102A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518666B1 (en) | 1999-11-25 | 2003-02-11 | Nec Corporation | Circuit board reducing a warp and a method of mounting an integrated circuit chip |
| EP1534052A3 (en) * | 2003-11-20 | 2007-10-24 | Delphi Technologies, Inc. | Circuit board with localized stiffener for enchanced circuit component reliability |
| JP2006210566A (ja) * | 2005-01-27 | 2006-08-10 | Akita Denshi Systems:Kk | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7872869B2 (en) | Electronic chip module | |
| JP3480459B2 (ja) | グラファイトシート | |
| WO1985002515A1 (fr) | Carte de circuit imprime permettant de monter un element electronique et son procede de fabrication | |
| JPH09306954A (ja) | 半導体装置及びその実装方法並びに実装構造体 | |
| EP0504669B1 (en) | Semiconductor device comprising a substrate | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| JP4882562B2 (ja) | 熱伝導基板とその製造方法及び電源ユニット及び電子機器 | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JPH10229102A (ja) | 電子製品 | |
| JP2006269966A (ja) | 配線基板およびその製造方法 | |
| JP2007214246A (ja) | 放熱配線基板とその製造方法 | |
| JPH06334286A (ja) | 回路基板 | |
| JPH0529490A (ja) | 半導体搭載用回路基板 | |
| JPS6226900A (ja) | 誘電体基板の接着方法 | |
| JP2011114019A (ja) | 回路モジュールおよび回路モジュールの実装方法 | |
| JP2770485B2 (ja) | 回路基板 | |
| JP3170005B2 (ja) | セラミック回路基板 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JP3170004B2 (ja) | セラミック回路基板 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH1126897A (ja) | 基板実装構造 | |
| JPH04162454A (ja) | 混成集積回路装置 | |
| JPH11121525A (ja) | 半導体装置 | |
| JPH05110219A (ja) | 印刷配線基板 | |
| JPH118449A (ja) | フレキシブル配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |