JPH10246753A - Ｉｃ試験装置およびそのプログラム記録媒体 - Google Patents
Ｉｃ試験装置およびそのプログラム記録媒体Info
- Publication number
- JPH10246753A JPH10246753A JP9049485A JP4948597A JPH10246753A JP H10246753 A JPH10246753 A JP H10246753A JP 9049485 A JP9049485 A JP 9049485A JP 4948597 A JP4948597 A JP 4948597A JP H10246753 A JPH10246753 A JP H10246753A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- unit
- test
- test apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 40
- 238000003860 storage Methods 0.000 claims description 21
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 claims description 5
- 230000002950 deficient Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来のＩＣ試験装置をそのまま利用して、そ
の試験結果の全体のイメージを一目で把握することが可
能なＩＣ試験装置を提供することを目的とする。 【解決手段】 まず、変換制御部１５Ａは、試験データ
取得部１４Ａに対し、試験データ取得の指示を与える。
試験データ取得部１４Ａは、ＩＣ試験部１３を介して、
該ＩＣ試験部１３に保持されている被試料ＩＣから、試
験データを取得する。表示制御部１４Ｂは、該試験デー
タをキャラクタデータに変換し、仮想端末メモリ１５Ｂ
に出力する。表示変換部１５Ｃは、仮想端末メモリ１５
Ｂから、キャラクタデータを読み込み、該データを圧縮
データに変換する。画像表示制御部１５Ｄは、該圧縮デ
ータに基づいて、実際の表示に用いられる画像データを
生成する。画像表示制御部１５Ｄは、該画像データに基
づいて、ＩＣ試験部１３に保持されている被試料ＩＣの
パスフェイル分布を、表示部１２に表示する。
の試験結果の全体のイメージを一目で把握することが可
能なＩＣ試験装置を提供することを目的とする。 【解決手段】 まず、変換制御部１５Ａは、試験データ
取得部１４Ａに対し、試験データ取得の指示を与える。
試験データ取得部１４Ａは、ＩＣ試験部１３を介して、
該ＩＣ試験部１３に保持されている被試料ＩＣから、試
験データを取得する。表示制御部１４Ｂは、該試験デー
タをキャラクタデータに変換し、仮想端末メモリ１５Ｂ
に出力する。表示変換部１５Ｃは、仮想端末メモリ１５
Ｂから、キャラクタデータを読み込み、該データを圧縮
データに変換する。画像表示制御部１５Ｄは、該圧縮デ
ータに基づいて、実際の表示に用いられる画像データを
生成する。画像表示制御部１５Ｄは、該画像データに基
づいて、ＩＣ試験部１３に保持されている被試料ＩＣの
パスフェイル分布を、表示部１２に表示する。
Description
【０００１】
【発明の属する技術分野】この発明は、試験対象となる
ＩＣに所定の信号を印加し、これに対する動作信号を得
ることにより該ＩＣの試験を行い、該試験結果を表示す
るＩＣ試験装置およびそのプログラム記録媒体に関す
る。
ＩＣに所定の信号を印加し、これに対する動作信号を得
ることにより該ＩＣの試験を行い、該試験結果を表示す
るＩＣ試験装置およびそのプログラム記録媒体に関す
る。
【０００２】
【従来の技術】従来より、試験対象となる被試料ＩＣの
各ピンに信号を印加し、これに対する該被試料ＩＣの出
力信号を取得し、該出力信号が期待される信号と一致す
るか（または、期待された範囲内にあるか）否かを判断
することにより、該被試料ＩＣの試験を行うＩＣ試験装
置が知られている。
各ピンに信号を印加し、これに対する該被試料ＩＣの出
力信号を取得し、該出力信号が期待される信号と一致す
るか（または、期待された範囲内にあるか）否かを判断
することにより、該被試料ＩＣの試験を行うＩＣ試験装
置が知られている。
【０００３】図６は、従来の上記ＩＣ試験装置の構成例
を示すブロック図である。図６に示すように、本装置
は、入力部１１、表示部１２、ＩＣ試験部１３および試
験データ表示装置１４から構成される。ここで、入力部
１１は、具体的には、キーボートおよびマウス等の入力
装置からなり、オペレータの指示および各種設定を入力
する。表示部１２は、具体的には、ＣＲＴディスプレイ
または液晶ディスプレイ等の表示装置である。ＩＣ試験
部１３は、被試料ＩＣを保持し、該被試料ＩＣの各ピン
に対して、信号の印加、および、信号の読み出しを行
う。
を示すブロック図である。図６に示すように、本装置
は、入力部１１、表示部１２、ＩＣ試験部１３および試
験データ表示装置１４から構成される。ここで、入力部
１１は、具体的には、キーボートおよびマウス等の入力
装置からなり、オペレータの指示および各種設定を入力
する。表示部１２は、具体的には、ＣＲＴディスプレイ
または液晶ディスプレイ等の表示装置である。ＩＣ試験
部１３は、被試料ＩＣを保持し、該被試料ＩＣの各ピン
に対して、信号の印加、および、信号の読み出しを行
う。
【０００４】試験データ表示装置１４は、試験データ取
得部１４Ａおよび表示制御部１４Ｂから構成される。な
お、試験データ表示装置１４は、具体的には、ＣＰＵ
（中央処理装置）およびその周辺回路からなるコンピュ
ータ装置であり、ＲＯＭ（リードオンリメモリ）等に格
納された制御プログラムにより、該コンピュータ装置
を、図６に示す試験データ取得部１４Ａおよび表示制御
部１４Ｂとして動作させる。
得部１４Ａおよび表示制御部１４Ｂから構成される。な
お、試験データ表示装置１４は、具体的には、ＣＰＵ
（中央処理装置）およびその周辺回路からなるコンピュ
ータ装置であり、ＲＯＭ（リードオンリメモリ）等に格
納された制御プログラムにより、該コンピュータ装置
を、図６に示す試験データ取得部１４Ａおよび表示制御
部１４Ｂとして動作させる。
【０００５】このような構成において、被試料ＩＣの試
験を行う場合には、まず、オペレータは、入力部１１を
用いて、試験データ取得の指示を、試験データ取得部１
４Ａに与える。試験データ取得部１４Ａは、ＩＣ試験部
１３を介して、被試料ＩＣに対して、入力信号の印加、
出力信号の取得、期待データとの比較を繰り返し行い、
その全体結果（各繰り返しにおける出力信号と期待デー
タとの一致／不一致）を、試験データとして、表示制御
部１４Ｂに出力する。表示制御部１４Ｂは、試験データ
取得部１４Ａが取得した試験データをキャラクタデータ
（アスキーデータ）に変換し、該キャラクタデータを表
示部１２に表示する。
験を行う場合には、まず、オペレータは、入力部１１を
用いて、試験データ取得の指示を、試験データ取得部１
４Ａに与える。試験データ取得部１４Ａは、ＩＣ試験部
１３を介して、被試料ＩＣに対して、入力信号の印加、
出力信号の取得、期待データとの比較を繰り返し行い、
その全体結果（各繰り返しにおける出力信号と期待デー
タとの一致／不一致）を、試験データとして、表示制御
部１４Ｂに出力する。表示制御部１４Ｂは、試験データ
取得部１４Ａが取得した試験データをキャラクタデータ
（アスキーデータ）に変換し、該キャラクタデータを表
示部１２に表示する。
【０００６】図７は、図６に示す従来のＩＣ試験装置に
おいて、表示部１２に表示される試験データの一例を示
す説明図である。図７において、横方向は、被試料ＩＣ
の各ピン毎の試験データを示し、縦方向は、該試験デー
タが得られた各時刻（時間の流れ）を示している。ま
た、図７において、「Ｐ（Ｐａｓｓ）」は、該時刻にお
ける該ピンの試験データが良（各繰り返しの全てにおい
て一致）であることを示し、「Ｆ（Ｆａｉｌ）」は、該
時刻における該ピンの試験データが不良（各繰り返しの
うちの少なくとも１回は不一致）であることを示してい
る。
おいて、表示部１２に表示される試験データの一例を示
す説明図である。図７において、横方向は、被試料ＩＣ
の各ピン毎の試験データを示し、縦方向は、該試験デー
タが得られた各時刻（時間の流れ）を示している。ま
た、図７において、「Ｐ（Ｐａｓｓ）」は、該時刻にお
ける該ピンの試験データが良（各繰り返しの全てにおい
て一致）であることを示し、「Ｆ（Ｆａｉｌ）」は、該
時刻における該ピンの試験データが不良（各繰り返しの
うちの少なくとも１回は不一致）であることを示してい
る。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来のＩＣ試験装置では、表示部の画面上において、横方
法および縦方向に一度に表示できるキャラクタ数は有限
（例えば、横８０文字×縦２４行）である。そのため、
被試料ＩＣのピン数（すなわち、一度に得られる試験デ
ータ数）が横方向に表示可能なキャラクタ数より多い場
合には、そのままでは、画面の表示領域を越えてしまい
表示できない試験データ（キャラクタデータ）が生じる
ので、同じ時刻に得られた一連の試験データを途中で改
行することにより、該試験データを複数行に分けて表示
していた。また、試験データの取得回数（すなわち、試
験データの累計取得時間）が縦方向に表示可能なキャラ
クタ数より多い場合には、画面をスクロールすることに
より、所定時間以前に得られた古い試験データを、古い
順番に画面からスクロールアウトして表示していた。
来のＩＣ試験装置では、表示部の画面上において、横方
法および縦方向に一度に表示できるキャラクタ数は有限
（例えば、横８０文字×縦２４行）である。そのため、
被試料ＩＣのピン数（すなわち、一度に得られる試験デ
ータ数）が横方向に表示可能なキャラクタ数より多い場
合には、そのままでは、画面の表示領域を越えてしまい
表示できない試験データ（キャラクタデータ）が生じる
ので、同じ時刻に得られた一連の試験データを途中で改
行することにより、該試験データを複数行に分けて表示
していた。また、試験データの取得回数（すなわち、試
験データの累計取得時間）が縦方向に表示可能なキャラ
クタ数より多い場合には、画面をスクロールすることに
より、所定時間以前に得られた古い試験データを、古い
順番に画面からスクロールアウトして表示していた。
【０００８】このように、従来のＩＣ試験装置では、各
試験データがキャラクタデータで表示されるので、個々
の試験データが見やすいという利点があるが、その反
面、多量の表示領域を必要とするため、上述したよう
に、改行またはスクロールによって表示しなくてはなら
ず、そのため、試験結果の全体のイメージを一目で把握
することが困難である、という課題があった。
試験データがキャラクタデータで表示されるので、個々
の試験データが見やすいという利点があるが、その反
面、多量の表示領域を必要とするため、上述したよう
に、改行またはスクロールによって表示しなくてはなら
ず、そのため、試験結果の全体のイメージを一目で把握
することが困難である、という課題があった。
【０００９】この発明は、このような背景の下になされ
たもので、従来のＩＣ試験装置をそのまま利用して、そ
の試験結果の全体のイメージを一目で把握することが可
能なＩＣ試験装置およびそのプログラム記録媒体を提供
することを目的とする。
たもので、従来のＩＣ試験装置をそのまま利用して、そ
の試験結果の全体のイメージを一目で把握することが可
能なＩＣ試験装置およびそのプログラム記録媒体を提供
することを目的とする。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
ＩＣの試験結果を所定の表示装置で表示するための表示
データを生成するＩＣ試験装置において、前記表示デー
タを記憶する記憶手段と、前記記憶手段に記憶された表
示データを圧縮する変換手段と、前記変換手段により圧
縮された表示データを、前記表示装置に表示する表示制
御手段とを具備することを特徴とする。請求項２記載の
発明は、請求項１記載のＩＣ試験装置において、前記表
示データはキャラクタデータであり、各キャラクタデー
タは、前記ＩＣの入出力動作を、該ＩＣの各ピン毎に、
良（Ｐ）／不良（Ｆ）で表すことを特徴とする。請求項
３記載の発明は、請求項２記載のＩＣ試験装置におい
て、前記変換手段による圧縮処理は、複数回の試験およ
び複数のピンについて得られた前記表示データを、所定
個数ずつ、いくつかのブロックに分割し、各ブロック毎
に、該ブロック内に１つでも不良（Ｆ）があれば、該ブ
ロック全体を不良とする処理であることを特徴とする。
請求項４記載の発明は、請求項１ないし請求項３のいず
れかに記載のＩＣ試験装置において、前記記憶手段の最
大記憶容量は、前記キャラクタデータの単位データ量
に、前記表示装置の１画面に最大表示されるキャラクタ
数を乗算した値であることを特徴とする。請求項５記載
の発明は、請求項１ないし請求項４のいずれかに記載の
ＩＣ試験装置において、前記表示手段は、キャラクタ／
グラフィックディスプレイであり、前記表示制御手段
は、前記変換手段により圧縮された表示データを、前記
表示手段にグラフィック表示することを特徴とする。請
求項６記載の発明は、ＩＣの試験結果を所定の表示装置
で表示するための表示データを生成するＩＣ試験装置に
用いられるコンピュータを、前記表示データを記憶する
記憶手段と、前記記憶手段に記憶された表示データを圧
縮する変換手段と、前記変換手段により圧縮された表示
データを、前記表示装置に表示する表示制御手段として
機能させることを特徴とする。請求項７記載の発明は、
請求項６記載のプログラム記録媒体において、前記表示
データはキャラクタデータであり、各キャラクタデータ
は、前記ＩＣの入出力動作を、該ＩＣの各ピン毎に、良
（Ｐ）／不良（Ｆ）で表すことを特徴とする。請求項８
記載の発明は、請求項７記載のプログラム記録媒体にお
いて、前記変換手段による圧縮処理は、複数回の試験お
よび複数のピンについて得られた前記表示データを、所
定個数ずつ、いくつかのブロックに分割し、各ブロック
毎に、該ブロック内に１つでも不良（Ｆ）があれば、該
ブロック全体を不良とする処理であることを特徴とす
る。請求項９記載の発明は、請求項６ないし請求項８の
いずれかに記載のプログラム記録媒体において、前記記
憶手段の最大記憶容量は、前記キャラクタデータの単位
データ量に、前記表示装置の１画面に最大表示されるキ
ャラクタ数を乗算した値であることを特徴とする。請求
項１０記載の発明は、請求項６ないし請求項９のいずれ
かに記載のプログラム記録媒体において、前記表示手段
は、キャラクタ／グラフィックディスプレイであり、前
記表示制御手段は、前記変換手段により圧縮された表示
データを、前記表示手段にグラフィック表示することを
特徴とする。
ＩＣの試験結果を所定の表示装置で表示するための表示
データを生成するＩＣ試験装置において、前記表示デー
タを記憶する記憶手段と、前記記憶手段に記憶された表
示データを圧縮する変換手段と、前記変換手段により圧
縮された表示データを、前記表示装置に表示する表示制
御手段とを具備することを特徴とする。請求項２記載の
発明は、請求項１記載のＩＣ試験装置において、前記表
示データはキャラクタデータであり、各キャラクタデー
タは、前記ＩＣの入出力動作を、該ＩＣの各ピン毎に、
良（Ｐ）／不良（Ｆ）で表すことを特徴とする。請求項
３記載の発明は、請求項２記載のＩＣ試験装置におい
て、前記変換手段による圧縮処理は、複数回の試験およ
び複数のピンについて得られた前記表示データを、所定
個数ずつ、いくつかのブロックに分割し、各ブロック毎
に、該ブロック内に１つでも不良（Ｆ）があれば、該ブ
ロック全体を不良とする処理であることを特徴とする。
請求項４記載の発明は、請求項１ないし請求項３のいず
れかに記載のＩＣ試験装置において、前記記憶手段の最
大記憶容量は、前記キャラクタデータの単位データ量
に、前記表示装置の１画面に最大表示されるキャラクタ
数を乗算した値であることを特徴とする。請求項５記載
の発明は、請求項１ないし請求項４のいずれかに記載の
ＩＣ試験装置において、前記表示手段は、キャラクタ／
グラフィックディスプレイであり、前記表示制御手段
は、前記変換手段により圧縮された表示データを、前記
表示手段にグラフィック表示することを特徴とする。請
求項６記載の発明は、ＩＣの試験結果を所定の表示装置
で表示するための表示データを生成するＩＣ試験装置に
用いられるコンピュータを、前記表示データを記憶する
記憶手段と、前記記憶手段に記憶された表示データを圧
縮する変換手段と、前記変換手段により圧縮された表示
データを、前記表示装置に表示する表示制御手段として
機能させることを特徴とする。請求項７記載の発明は、
請求項６記載のプログラム記録媒体において、前記表示
データはキャラクタデータであり、各キャラクタデータ
は、前記ＩＣの入出力動作を、該ＩＣの各ピン毎に、良
（Ｐ）／不良（Ｆ）で表すことを特徴とする。請求項８
記載の発明は、請求項７記載のプログラム記録媒体にお
いて、前記変換手段による圧縮処理は、複数回の試験お
よび複数のピンについて得られた前記表示データを、所
定個数ずつ、いくつかのブロックに分割し、各ブロック
毎に、該ブロック内に１つでも不良（Ｆ）があれば、該
ブロック全体を不良とする処理であることを特徴とす
る。請求項９記載の発明は、請求項６ないし請求項８の
いずれかに記載のプログラム記録媒体において、前記記
憶手段の最大記憶容量は、前記キャラクタデータの単位
データ量に、前記表示装置の１画面に最大表示されるキ
ャラクタ数を乗算した値であることを特徴とする。請求
項１０記載の発明は、請求項６ないし請求項９のいずれ
かに記載のプログラム記録媒体において、前記表示手段
は、キャラクタ／グラフィックディスプレイであり、前
記表示制御手段は、前記変換手段により圧縮された表示
データを、前記表示手段にグラフィック表示することを
特徴とする。
【００１１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施形態について説明する。なお、本実施形態では、
具体的一例として、測定対象となる被試料ＩＣがＩＣメ
モリ（ＲＡＭ等）である場合を例にとって説明を行う。
図１は、この発明の一実施形態によるＩＣ試験装置の構
成例を示すブロック図である。図１において、図６の各
部に対応する部分には同一の符号を付け、その説明を省
略する。
の実施形態について説明する。なお、本実施形態では、
具体的一例として、測定対象となる被試料ＩＣがＩＣメ
モリ（ＲＡＭ等）である場合を例にとって説明を行う。
図１は、この発明の一実施形態によるＩＣ試験装置の構
成例を示すブロック図である。図１において、図６の各
部に対応する部分には同一の符号を付け、その説明を省
略する。
【００１２】図１に示すように、本実施形態によるＩＣ
試験装置は、入力部１１、表示部１２、ＩＣ試験部１
３、試験データ表示装置１４および試験データ変換表示
装置１５から構成される。このうち、入力部１１、表示
部１２、ＩＣ試験部１３および試験データ表示装置１４
は、図６（従来装置）に示すものと同じものである。す
なわち、本実施形態によるＩＣ試験装置は、図６に示す
従来装置に、試験データ変換表示装置１５を新たに追加
したものである。
試験装置は、入力部１１、表示部１２、ＩＣ試験部１
３、試験データ表示装置１４および試験データ変換表示
装置１５から構成される。このうち、入力部１１、表示
部１２、ＩＣ試験部１３および試験データ表示装置１４
は、図６（従来装置）に示すものと同じものである。す
なわち、本実施形態によるＩＣ試験装置は、図６に示す
従来装置に、試験データ変換表示装置１５を新たに追加
したものである。
【００１３】ここで、試験データ変換表示装置１５は、
変換制御部１５Ａ、仮想端末メモリ１５Ｂ、表示変換部
１５Ｃおよび画像表示制御部１５Ｄから構成される。試
験データ変換表示装置１５は、具体的には、ＣＰＵおよ
びその周辺回路からなるコンピュータ装置であり、ＲＯ
Ｍ等に格納された制御プログラムにより、該コンピュー
タ装置を、図１に示す変換制御部１５Ａ、仮想端末メモ
リ１５Ｂ、表示変換部１５Ｃおよび画像表示制御部１５
Ｄとして動作させる。ここで、試験データ変換表示装置
１５を構成するコンピュータ装置は、試験データ表示装
置１４を構成するコンピュータ装置を兼用してもかまわ
ない。この場合は、試験データ表示装置１４に上記制御
プログラムを追加するだけで、試験データ変換表示装置
１５を容易に実現することができる。なお、変換制御部
１５Ａ、表示変換部１５Ｃおよび画像表示制御部１５Ｄ
の動作については、図２に示すフローチャートを参照し
ながら、本装置の動作と共に詳述する。
変換制御部１５Ａ、仮想端末メモリ１５Ｂ、表示変換部
１５Ｃおよび画像表示制御部１５Ｄから構成される。試
験データ変換表示装置１５は、具体的には、ＣＰＵおよ
びその周辺回路からなるコンピュータ装置であり、ＲＯ
Ｍ等に格納された制御プログラムにより、該コンピュー
タ装置を、図１に示す変換制御部１５Ａ、仮想端末メモ
リ１５Ｂ、表示変換部１５Ｃおよび画像表示制御部１５
Ｄとして動作させる。ここで、試験データ変換表示装置
１５を構成するコンピュータ装置は、試験データ表示装
置１４を構成するコンピュータ装置を兼用してもかまわ
ない。この場合は、試験データ表示装置１４に上記制御
プログラムを追加するだけで、試験データ変換表示装置
１５を容易に実現することができる。なお、変換制御部
１５Ａ、表示変換部１５Ｃおよび画像表示制御部１５Ｄ
の動作については、図２に示すフローチャートを参照し
ながら、本装置の動作と共に詳述する。
【００１４】また、仮想端末メモリ１５Ｂは、上記コン
ピュータ装置の記憶部（ＲＡＭ等：図示略）の一部に確
保された記憶領域である。ここで、該仮想端末メモリ１
５Ｂの記憶容量は、一例として、（キャラクタデータの
単位容量＝１バイト）×（表示部１２の１画面に最大表
示されるキャラクタ数）となる。そして、試験データ表
示装置１４内の表示制御部１４Ｂは、従来装置（図６参
照）では、試験データ取得部１４Ａが取得した試験デー
タを表示部１２に表示していたが、本装置では、仮想端
末メモリ１５Ｂを仮想的な表示端末と見なして、該試験
データを仮想端末メモリ１５Ｂに書き込む。
ピュータ装置の記憶部（ＲＡＭ等：図示略）の一部に確
保された記憶領域である。ここで、該仮想端末メモリ１
５Ｂの記憶容量は、一例として、（キャラクタデータの
単位容量＝１バイト）×（表示部１２の１画面に最大表
示されるキャラクタ数）となる。そして、試験データ表
示装置１４内の表示制御部１４Ｂは、従来装置（図６参
照）では、試験データ取得部１４Ａが取得した試験デー
タを表示部１２に表示していたが、本装置では、仮想端
末メモリ１５Ｂを仮想的な表示端末と見なして、該試験
データを仮想端末メモリ１５Ｂに書き込む。
【００１５】次に、上記構成によるＩＣ試験装置の動作
を説明する。図２は、本装置において、試験結果を画像
表示するまでの動作例を示すフローチャートである。電
源投入後、オペレータが、入力部１１を用いて、試験デ
ータ取得の指示を入力すると、本装置の処理はステップ
Ｓ３１へ進む。
を説明する。図２は、本装置において、試験結果を画像
表示するまでの動作例を示すフローチャートである。電
源投入後、オペレータが、入力部１１を用いて、試験デ
ータ取得の指示を入力すると、本装置の処理はステップ
Ｓ３１へ進む。
【００１６】ステップＳ３１では、上記試験データ取得
指示の入力により、試験データ変換表示装置１５内の変
換制御部１５Ａが起動する。これにより、変換制御部１
５Ａは、試験データ表示装置１４内の試験データ取得部
１４Ａに対し、試験データ取得の指示を与える。また、
変換制御部１５Ａは、表示制御部１４Ｂが出力するキャ
ラクタデータの仮想的な表示端末として、試験データ変
換表示装置１５内の記憶部（ＲＡＭ等：図示略）におい
て、仮想端末メモリ１５Ｂ用の領域を確保する。以上の
処理の後、本装置の処理はステップＳ３２へ進む。
指示の入力により、試験データ変換表示装置１５内の変
換制御部１５Ａが起動する。これにより、変換制御部１
５Ａは、試験データ表示装置１４内の試験データ取得部
１４Ａに対し、試験データ取得の指示を与える。また、
変換制御部１５Ａは、表示制御部１４Ｂが出力するキャ
ラクタデータの仮想的な表示端末として、試験データ変
換表示装置１５内の記憶部（ＲＡＭ等：図示略）におい
て、仮想端末メモリ１５Ｂ用の領域を確保する。以上の
処理の後、本装置の処理はステップＳ３２へ進む。
【００１７】ステップＳ３２では、試験データ取得部１
４Ａは、ＩＣ試験部１３を介して、該ＩＣ試験部１３に
保持されている被試料ＩＣから、試験データを取得す
る。すなわち、ステップＳ３２では、予め設定されてい
る手順に従い、ＩＣ試験部１３が、被試料ＩＣに対し
て、入力信号の印加、出力信号の取得、期待データとの
比較を繰り返し行い、その全体結果（各繰り返しにおけ
る出力信号と期待データとの一致／不一致）を、試験デ
ータとして、試験データ取得部１４Ａへ通知する。以上
の処理の後、本装置の処理はステップＳ３３へ進む。
４Ａは、ＩＣ試験部１３を介して、該ＩＣ試験部１３に
保持されている被試料ＩＣから、試験データを取得す
る。すなわち、ステップＳ３２では、予め設定されてい
る手順に従い、ＩＣ試験部１３が、被試料ＩＣに対し
て、入力信号の印加、出力信号の取得、期待データとの
比較を繰り返し行い、その全体結果（各繰り返しにおけ
る出力信号と期待データとの一致／不一致）を、試験デ
ータとして、試験データ取得部１４Ａへ通知する。以上
の処理の後、本装置の処理はステップＳ３３へ進む。
【００１８】ステップＳ３３では、表示制御部１４Ｂ
は、試験データ取得部１４Ａより供給された試験データ
を、キャラクタデータに変換し、仮想端末メモリ１５Ｂ
に出力する。図３は、仮想端末メモリ１５Ｂにおいて、
キャラクタデータに変換された試験データの一例を示す
説明図である。図３において、横方向は、被試料ＩＣの
各ピン毎の試験データを示し、縦方向は、該試験データ
が得られた各時刻（時間の流れ）を示している。また、
図３において、「Ｐ（Ｐａｓｓ）」は、該時刻における
該ピンの試験データが良（各繰り返しの全てにおいて一
致）であることを示し、「Ｆ（Ｆａｉｌ）」は、該時刻
における該ピンの試験データが不良（各繰り返しのうち
の少なくとも１回は不一致）であることを示している。
図３に示すように、仮想端末メモリ１５Ｂへ出力される
段階では、試験データは、各ピン毎に処理されている。
以上の処理の後、本装置の処理はステップＳ３４へ進
む。
は、試験データ取得部１４Ａより供給された試験データ
を、キャラクタデータに変換し、仮想端末メモリ１５Ｂ
に出力する。図３は、仮想端末メモリ１５Ｂにおいて、
キャラクタデータに変換された試験データの一例を示す
説明図である。図３において、横方向は、被試料ＩＣの
各ピン毎の試験データを示し、縦方向は、該試験データ
が得られた各時刻（時間の流れ）を示している。また、
図３において、「Ｐ（Ｐａｓｓ）」は、該時刻における
該ピンの試験データが良（各繰り返しの全てにおいて一
致）であることを示し、「Ｆ（Ｆａｉｌ）」は、該時刻
における該ピンの試験データが不良（各繰り返しのうち
の少なくとも１回は不一致）であることを示している。
図３に示すように、仮想端末メモリ１５Ｂへ出力される
段階では、試験データは、各ピン毎に処理されている。
以上の処理の後、本装置の処理はステップＳ３４へ進
む。
【００１９】ステップＳ３４では、表示変換部１５Ｃ
は、仮想端末メモリ１５Ｂから、キャラクタデータに変
換された試験データ（図３参照）を読み込み、該データ
を圧縮データに変換する。図４は、図３に示す試験デー
タを圧縮したデータの一例を示す説明図である。図４に
おいて、横方向および縦方向の意味、および、「Ｐ」お
よび「Ｆ」が示す意味は、図３と同じものである。図４
に示すように、表示変換部１５Ｃは、仮想端末メモリ１
５Ｂ内の各試験データを、所定の一定範囲毎に分割す
る。そして、表示変換部１５Ｃは、各分割範囲毎に、該
範囲内に１つも不良（Ｆ）が無い場合には、該範囲内の
試験データをひとまとめにして良（Ｐ）に変換し、ま
た、該範囲内に１つでも不良（Ｆ）がある場合には、該
範囲内の試験データをひとまとめにして不良（Ｆ）に変
換する。以上の処理の後、本装置の処理はステップＳ３
５へ進む。
は、仮想端末メモリ１５Ｂから、キャラクタデータに変
換された試験データ（図３参照）を読み込み、該データ
を圧縮データに変換する。図４は、図３に示す試験デー
タを圧縮したデータの一例を示す説明図である。図４に
おいて、横方向および縦方向の意味、および、「Ｐ」お
よび「Ｆ」が示す意味は、図３と同じものである。図４
に示すように、表示変換部１５Ｃは、仮想端末メモリ１
５Ｂ内の各試験データを、所定の一定範囲毎に分割す
る。そして、表示変換部１５Ｃは、各分割範囲毎に、該
範囲内に１つも不良（Ｆ）が無い場合には、該範囲内の
試験データをひとまとめにして良（Ｐ）に変換し、ま
た、該範囲内に１つでも不良（Ｆ）がある場合には、該
範囲内の試験データをひとまとめにして不良（Ｆ）に変
換する。以上の処理の後、本装置の処理はステップＳ３
５へ進む。
【００２０】ステップＳ３５では、画像表示制御部１５
Ｄは、ステップＳ３４で生成された圧縮データに基づい
て、実際の表示に用いられる画像データを生成する。
Ｄは、ステップＳ３４で生成された圧縮データに基づい
て、実際の表示に用いられる画像データを生成する。
【００２１】そして、ステップＳ３６では、画像表示制
御部１５Ｄは、ステップＳ３５で生成された画像データ
に基づいて、ＩＣ試験部１３に保持されている被試料Ｉ
Ｃのパスフェイル分布を、表示部１２に表示する。図５
は、図４に示す圧縮データの表示部１２における表示例
を示す説明図である。図５において、□は良（Ｐ）を示
し、■は不良（Ｆ）を示している。以上の処理により、
本装置の動作は終了する。以上で、上記構成によるＩＣ
試験装置の動作説明を終了する。
御部１５Ｄは、ステップＳ３５で生成された画像データ
に基づいて、ＩＣ試験部１３に保持されている被試料Ｉ
Ｃのパスフェイル分布を、表示部１２に表示する。図５
は、図４に示す圧縮データの表示部１２における表示例
を示す説明図である。図５において、□は良（Ｐ）を示
し、■は不良（Ｆ）を示している。以上の処理により、
本装置の動作は終了する。以上で、上記構成によるＩＣ
試験装置の動作説明を終了する。
【００２２】以上、この発明の実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計の変更等があってもこの発明に含まれる。例えば、
上述した一実施形態では、具体的一例として、測定対象
となる被試料ＩＣがＩＣメモリ（ＲＡＭ等）である場合
を例にとって説明を行ったが、本発明は、上記実施形態
と同様のシーケンスにて、ＩＣメモリ以外の被試料ＩＣ
（ＣＰＵ、ＯＰアンプ、Ａ／Ｄコンバータ等）の測定に
対しても適用することが可能である。
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計の変更等があってもこの発明に含まれる。例えば、
上述した一実施形態では、具体的一例として、測定対象
となる被試料ＩＣがＩＣメモリ（ＲＡＭ等）である場合
を例にとって説明を行ったが、本発明は、上記実施形態
と同様のシーケンスにて、ＩＣメモリ以外の被試料ＩＣ
（ＣＰＵ、ＯＰアンプ、Ａ／Ｄコンバータ等）の測定に
対しても適用することが可能である。
【００２３】また、上述した一実施形態においては、圧
縮データ（図４参照）を画像データ（図５参照）に変換
して表示したが、被試料ＩＣのピン数（すなわち、一度
に得られる試験データ数）、および、試験データの取得
回数（すなわち、試験データの累計取得時間）が所定数
以下である場合には、図４に示す圧縮データを、そのま
ま、表示部１２に表示してもかまわない。この場合であ
っても、図３に示す圧縮前の試験データを表示する場合
と比較して、改行およびスクロールを用いなくとも、試
験結果の全体のイメージを１画面上に同時に表示するこ
とできるため、該全体イメージを一目で容易に把握する
ことができる。
縮データ（図４参照）を画像データ（図５参照）に変換
して表示したが、被試料ＩＣのピン数（すなわち、一度
に得られる試験データ数）、および、試験データの取得
回数（すなわち、試験データの累計取得時間）が所定数
以下である場合には、図４に示す圧縮データを、そのま
ま、表示部１２に表示してもかまわない。この場合であ
っても、図３に示す圧縮前の試験データを表示する場合
と比較して、改行およびスクロールを用いなくとも、試
験結果の全体のイメージを１画面上に同時に表示するこ
とできるため、該全体イメージを一目で容易に把握する
ことができる。
【００２４】また、上述した一実施形態において、画像
表示制御部１５Ｄは、圧縮された試験データを、表示部
１２において、□および■で表示するとしたが、該試験
データの表示形態はこれには限定されず、視覚的に分か
りやすいならば、他の表示形態（グラフ等のグラフィッ
ク表示を含む）で表示してもかまわない。
表示制御部１５Ｄは、圧縮された試験データを、表示部
１２において、□および■で表示するとしたが、該試験
データの表示形態はこれには限定されず、視覚的に分か
りやすいならば、他の表示形態（グラフ等のグラフィッ
ク表示を含む）で表示してもかまわない。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
試験結果の全体のイメージを１画面上に同時に表示する
ことできるため、該全体イメージを一目で容易に把握す
ることができる。このため、被試料ＩＣの特性解析の効
率が向上する。また、本発明によれば、既存のＩＣ試験
装置に、記憶手段、変換手段および表示制御手段を開発
・追加するだけで、該既存のＩＣ試験装置の構成を何等
変更することなく本発明を実現できるので、開発・製造
も容易である。
試験結果の全体のイメージを１画面上に同時に表示する
ことできるため、該全体イメージを一目で容易に把握す
ることができる。このため、被試料ＩＣの特性解析の効
率が向上する。また、本発明によれば、既存のＩＣ試験
装置に、記憶手段、変換手段および表示制御手段を開発
・追加するだけで、該既存のＩＣ試験装置の構成を何等
変更することなく本発明を実現できるので、開発・製造
も容易である。
【図１】 この発明の一実施形態によるＩＣ試験装置の
構成例を示すブロック図である。
構成例を示すブロック図である。
【図２】 同実施形態によるＩＣ試験装置において、試
験結果を画像表示するまでの動作例を示すフローチャー
トである。
験結果を画像表示するまでの動作例を示すフローチャー
トである。
【図３】 仮想端末メモリ１５Ｂにおいて、キャラクタ
データに変換された試験データの一例を示す説明図であ
る。
データに変換された試験データの一例を示す説明図であ
る。
【図４】 図３に示す試験データを圧縮したデータの一
例を示す説明図である。
例を示す説明図である。
【図５】 図４に示す圧縮データの表示部１２における
表示例を示す説明図である。
表示例を示す説明図である。
【図６】 従来のＩＣ試験装置の構成例を示すブロック
図である。
図である。
【図７】 従来のＩＣ試験装置において、表示部１２に
表示される試験データの一例を示す説明図である。
表示される試験データの一例を示す説明図である。
１１……入力部、 １２……表示部、 １３……ＩＣ試
験部、１４……試験データ表示装置、 １４Ａ……試験
データ取得部、１４Ｂ……表示制御部、 １５……試験
データ変換表示装置、１５Ａ……変換制御部、 １５Ｂ
……仮想端末メモリ、１５Ｃ……表示変換部、 １５Ｄ
……画像表示制御部
験部、１４……試験データ表示装置、 １４Ａ……試験
データ取得部、１４Ｂ……表示制御部、 １５……試験
データ変換表示装置、１５Ａ……変換制御部、 １５Ｂ
……仮想端末メモリ、１５Ｃ……表示変換部、 １５Ｄ
……画像表示制御部
Claims (10)
- 【請求項１】 ＩＣ（集積回路）の試験結果を所定の表
示装置で表示するための表示データを生成するＩＣ試験
装置において、 前記表示データを記憶する記憶手段と、 前記記憶手段に記憶された表示データを圧縮する変換手
段と、 前記変換手段により圧縮された表示データを、前記表示
装置に表示する表示制御手段とを具備することを特徴と
するＩＣ試験装置。 - 【請求項２】 請求項１記載のＩＣ試験装置において、 前記表示データはキャラクタデータであり、 各キャラクタデータは、前記ＩＣの入出力動作を、該Ｉ
Ｃの各ピン毎に、良（Ｐ）／不良（Ｆ）で表すことを特
徴とするＩＣ試験装置。 - 【請求項３】 請求項２記載のＩＣ試験装置において、 前記変換手段による圧縮処理は、複数回の試験および複
数のピンについて得られた前記表示データを、所定個数
ずつ、いくつかのブロックに分割し、各ブロック毎に、
該ブロック内に１つでも不良（Ｆ）があれば、該ブロッ
ク全体を不良とする処理であることを特徴とするＩＣ試
験装置。 - 【請求項４】 請求項１ないし請求項３のいずれかに記
載のＩＣ試験装置において、 前記記憶手段の最大記憶容量は、前記キャラクタデータ
の単位データ量に、前記表示装置の１画面に最大表示さ
れるキャラクタ数を乗算した値であることを特徴とする
ＩＣ試験装置。 - 【請求項５】 請求項１ないし請求項４のいずれかに記
載のＩＣ試験装置において、 前記表示手段は、キャラクタ／グラフィックディスプレ
イであり、 前記表示制御手段は、前記変換手段により圧縮された表
示データを、前記表示手段にグラフィック表示すること
を特徴とするＩＣ試験装置。 - 【請求項６】 ＩＣの試験結果を所定の表示装置で表示
するための表示データを生成するＩＣ試験装置に用いら
れるコンピュータを、 前記表示データを記憶する記憶手段と、 前記記憶手段に記憶された表示データを圧縮する変換手
段と、 前記変換手段により圧縮された表示データを、前記表示
装置に表示する表示制御手段として機能させるためのプ
ログラムを記録した媒体。 - 【請求項７】 請求項６記載のプログラム記録媒体にお
いて、 前記表示データはキャラクタデータであり、 各キャラクタデータは、前記ＩＣの入出力動作を、該Ｉ
Ｃの各ピン毎に、良（Ｐ）／不良（Ｆ）で表すことを特
徴とするプログラム記録媒体。 - 【請求項８】 請求項７記載のプログラム記録媒体にお
いて、 前記変換手段による圧縮処理は、複数回の試験および複
数のピンについて得られた前記表示データを、所定個数
ずつ、いくつかのブロックに分割し、各ブロック毎に、
該ブロック内に１つでも不良（Ｆ）があれば、該ブロッ
ク全体を不良とする処理であることを特徴とするプログ
ラム記録媒体。 - 【請求項９】 請求項６ないし請求項８のいずれかに記
載のプログラム記録媒体において、 前記記憶手段の最大記憶容量は、前記キャラクタデータ
の単位データ量に、前記表示装置の１画面に最大表示さ
れるキャラクタ数を乗算した値であることを特徴とする
プログラム記録媒体。 - 【請求項１０】 請求項６ないし請求項９のいずれかに
記載のプログラム記録媒体において、 前記表示手段は、キャラクタ／グラフィックディスプレ
イであり、 前記表示制御手段は、前記変換手段により圧縮された表
示データを、前記表示手段にグラフィック表示すること
を特徴とするプログラム記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9049485A JPH10246753A (ja) | 1997-03-04 | 1997-03-04 | Ｉｃ試験装置およびそのプログラム記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9049485A JPH10246753A (ja) | 1997-03-04 | 1997-03-04 | Ｉｃ試験装置およびそのプログラム記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10246753A true JPH10246753A (ja) | 1998-09-14 |
Family
ID=12832469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9049485A Pending JPH10246753A (ja) | 1997-03-04 | 1997-03-04 | Ｉｃ試験装置およびそのプログラム記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10246753A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206038A (ja) * | 2006-02-06 | 2007-08-16 | Tokyo Electron Ltd | 基板検査システム及び記憶媒体 |
-
1997
- 1997-03-04 JP JP9049485A patent/JPH10246753A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206038A (ja) * | 2006-02-06 | 2007-08-16 | Tokyo Electron Ltd | 基板検査システム及び記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10246753A (ja) | Ｉｃ試験装置およびそのプログラム記録媒体 | |
| JPH11174126A (ja) | 論理回路の組込み自己検査パターン発生装置およびパタ ーン選定方法 | |
| JP5438417B2 (ja) | 装置試験システム | |
| JPH08254570A (ja) | 半導体集積回路 | |
| JP2001289733A (ja) | 欠陥検査システム | |
| JP3686124B2 (ja) | 電子ビームテストシステムを使用する故障解析方法 | |
| JP3104815B2 (ja) | テスト設計装置 | |
| JP2001350646A (ja) | 半導体試験システム | |
| JP2000346883A (ja) | 測定装置 | |
| JPH05157592A (ja) | 電子機器の性能試験装置 | |
| JPH02189477A (ja) | 電子回路の測定仕様作成方法 | |
| JPH04186176A (ja) | 集積回路試験装置 | |
| JP2011220799A (ja) | 試験システム | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JP2572526Y2 (ja) | 材料試験機 | |
| JP3410207B2 (ja) | 不良解析装置のデータ圧縮装置及び方法 | |
| JPS63204443A (ja) | ソフトウエア開発支援装置 | |
| JP2002267718A (ja) | Ｉｃテスタ用テストプログラムのデバッグ方法、並びに簡易疑似ｉｃテスタ | |
| JPH1152016A (ja) | Ｉｃ試験装置、及びｉｃ試験装置における並列測定方法 | |
| JPH0989989A (ja) | 半導体装置の試験装置及び試験方法 | |
| JPH102935A (ja) | Ｉｃ試験装置 | |
| JP2001266591A (ja) | Ｉｃテスタ、その制御方法、及び記憶媒体 | |
| JPH09319604A (ja) | 試験システム | |
| JPS63286782A (ja) | 半導体テストシステム | |
| JP2002170396A (ja) | フェイル解析装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000201 |