JPH10294422A - 電子部品実装法 - Google Patents
電子部品実装法Info
- Publication number
- JPH10294422A JPH10294422A JP9101110A JP10111097A JPH10294422A JP H10294422 A JPH10294422 A JP H10294422A JP 9101110 A JP9101110 A JP 9101110A JP 10111097 A JP10111097 A JP 10111097A JP H10294422 A JPH10294422 A JP H10294422A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive
- chip
- electronic component
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】チップ付き基板を他の電子部品に実装する場合
に有効な電子部品実装法を提供する。 【解決手段】チップを実装した基板の裏面と他の電子部
品の間に接着剤層を介在させ、必要に応じて電気的な接
続を得て接着することを特徴とする電子部品実装法。
に有効な電子部品実装法を提供する。 【解決手段】チップを実装した基板の裏面と他の電子部
品の間に接着剤層を介在させ、必要に応じて電気的な接
続を得て接着することを特徴とする電子部品実装法。
Description
【０００１】
【発明の属する技術分野】本発明は、チップを実装した
基板を、他の電子部品に実装する場合に有効な電子部品
実装法に関する。
基板を、他の電子部品に実装する場合に有効な電子部品
実装法に関する。
【０００２】
【従来の技術】半導体チップや電子部品の小型薄型化に
伴い、これらに用いる回路や電極は高密度化、高精細化
している。このような微細電極の接続は、最近接着剤を
用いる方法が多用されるようになってきた。この場合、
接着剤中に導電粒子を配合し加圧により接着剤の厚み方
向に電気的接続を得るもの（例えば特開昭５５−１０４
００７号公報）と、導電粒子を用いないで接続時の加圧
により電極面の微細凹凸の直接接触により電気的接続を
得るもの（例えば特開昭６０−２６２４３０号公報）が
ある。接着剤を用いた接続方法は、比較的低温での接続
が可能であり、接続部はフレキシブルなことから信頼性
に優れ、加えてフィルム状もしくはテープ状接着剤を用
いた場合、一定厚みの長尺状で供給されることから実装
ラインの自動化が図れる等から注目されている。近年、
上記方式を発展させて複数以上のチップ類を、比較的小
形の基板に高密度に実装するマルチチップモジュール
（ＭＣＭ）が注目されている。この場合、まず接着剤層
を基板全面に形成した後、セパレータのある場合にはこ
れを剥離し、次いで基板電極とチップ電極を位置合わせ
し接着接合することが一般的である。ＭＣＭに用いるチ
ップ類としては、半導体チップ、能動素子、受動素子、
抵抗、コンデンサなどの多種類（以下チップ類）があ
る。
伴い、これらに用いる回路や電極は高密度化、高精細化
している。このような微細電極の接続は、最近接着剤を
用いる方法が多用されるようになってきた。この場合、
接着剤中に導電粒子を配合し加圧により接着剤の厚み方
向に電気的接続を得るもの（例えば特開昭５５−１０４
００７号公報）と、導電粒子を用いないで接続時の加圧
により電極面の微細凹凸の直接接触により電気的接続を
得るもの（例えば特開昭６０−２６２４３０号公報）が
ある。接着剤を用いた接続方法は、比較的低温での接続
が可能であり、接続部はフレキシブルなことから信頼性
に優れ、加えてフィルム状もしくはテープ状接着剤を用
いた場合、一定厚みの長尺状で供給されることから実装
ラインの自動化が図れる等から注目されている。近年、
上記方式を発展させて複数以上のチップ類を、比較的小
形の基板に高密度に実装するマルチチップモジュール
（ＭＣＭ）が注目されている。この場合、まず接着剤層
を基板全面に形成した後、セパレータのある場合にはこ
れを剥離し、次いで基板電極とチップ電極を位置合わせ
し接着接合することが一般的である。ＭＣＭに用いるチ
ップ類としては、半導体チップ、能動素子、受動素子、
抵抗、コンデンサなどの多種類（以下チップ類）があ
る。
【０００３】
【発明が解決しようとする課題】ＭＣＭに用いるチップ
類は多種類であり、それに応じてチップサイズ（面積、
高さ）は多くの種類となる。そのため基板への接着剤を
用いた接続の際に、基板との熱圧着法などで従来にない
問題点が生じている。例えば、チップ接続時に多層回路
基板の回路沈み込みが発生し、残留応力により信頼性が
低下する現象がある。これは、多層基板の層間接着剤が
一般的に耐熱性が低いことが原因である。例えば、層間
接着剤のガラス転移点が１３０℃以下なのに対し、チッ
プ接続時の温度は１５０℃以上が必要なことによる。こ
の対策のためにチップ接続時に高価な耐熱性基板を適用
せざるを得ないが、耐熱性基板は概して層間接着力が低
く多層基板に適用できない矛盾がある。その一方で、Ｍ
ＣＭは引き出し電極数が多いことから、基板は多層とす
る必要がある。またＭＣＭを、他の電子部品としての例
えばマザーボードに接続する場合、従来からの手法であ
るはんだリフロー炉による接続が行われるが、この場
合、はんだリフロー炉の温度が２００〜３００℃と高温
であり、ＭＣＭ接続部の接着剤耐熱性がこの温度に耐え
ないケースが多く、接続信頼性が不十分となる。また他
の電子部品として、チップ類のケースもある。この場合
は、基板の両面に実装するので、表裏でチップ位置が対
象状態に設置される場合が少ないことから、圧力むらの
ない均一加圧が要求される微細電極の接合に適当な加圧
する手段もない状態である。本発明は、上記欠点に鑑み
なされたものでチップを実装した基板を、多層回路基板
やマザーボード、あるいは高さの異なるチップ等の他の
電子部品に実装する場合に、有効な電子部品実装法を提
供する。
類は多種類であり、それに応じてチップサイズ（面積、
高さ）は多くの種類となる。そのため基板への接着剤を
用いた接続の際に、基板との熱圧着法などで従来にない
問題点が生じている。例えば、チップ接続時に多層回路
基板の回路沈み込みが発生し、残留応力により信頼性が
低下する現象がある。これは、多層基板の層間接着剤が
一般的に耐熱性が低いことが原因である。例えば、層間
接着剤のガラス転移点が１３０℃以下なのに対し、チッ
プ接続時の温度は１５０℃以上が必要なことによる。こ
の対策のためにチップ接続時に高価な耐熱性基板を適用
せざるを得ないが、耐熱性基板は概して層間接着力が低
く多層基板に適用できない矛盾がある。その一方で、Ｍ
ＣＭは引き出し電極数が多いことから、基板は多層とす
る必要がある。またＭＣＭを、他の電子部品としての例
えばマザーボードに接続する場合、従来からの手法であ
るはんだリフロー炉による接続が行われるが、この場
合、はんだリフロー炉の温度が２００〜３００℃と高温
であり、ＭＣＭ接続部の接着剤耐熱性がこの温度に耐え
ないケースが多く、接続信頼性が不十分となる。また他
の電子部品として、チップ類のケースもある。この場合
は、基板の両面に実装するので、表裏でチップ位置が対
象状態に設置される場合が少ないことから、圧力むらの
ない均一加圧が要求される微細電極の接合に適当な加圧
する手段もない状態である。本発明は、上記欠点に鑑み
なされたものでチップを実装した基板を、多層回路基板
やマザーボード、あるいは高さの異なるチップ等の他の
電子部品に実装する場合に、有効な電子部品実装法を提
供する。
【０００４】
【課題を解決するための手段】本発明は、チップを実装
した基板の裏面と電子部品の間に接着剤を介在させ、接
着することを特徴とする電子部品実装法に関する。ま
た、チップを実装した基板の裏面と他の電子部品の間に
接着剤を介在させ、電気的な接続を得て接着することを
特徴とする電子部品実装法に関する。
した基板の裏面と電子部品の間に接着剤を介在させ、接
着することを特徴とする電子部品実装法に関する。ま
た、チップを実装した基板の裏面と他の電子部品の間に
接着剤を介在させ、電気的な接続を得て接着することを
特徴とする電子部品実装法に関する。
【０００５】
【発明の実施の形態】本発明を図面を参照しながら、以
下説明する。図１は、基板１上の電極５の形成面と、複
数個以上のチップ２、２ａ、２ｂの電極４間に、接着剤
３を介在させ、相対峙するチップの電極を位置合わせし
た状態を示す断面模式図である。基板１上の電極５もし
くはチップ２上の電極４は、いずれも配線回路をそのま
ま接続端子としても、あるいはさらに突起状の電極を形
成してもよい。電極４および／または５が突起状である
と、相対峙する電極間で加圧が集中的に得られるため、
電気的な接続が容易なので好ましい。接着剤３は、フィ
ルム状でも、液状やペースト状でもよい。接続すべきチ
ップの電極４と基板の電極５を位置合わせする方法は、
接続すべき基板１の電極５Ｂとチップ２の電極４Ａと
を、顕微鏡や、画像記憶装置等を用いて位置合わせす
る。このとき位置合わせマークの使用や併用も有効であ
る。位置合わせ後の基板１とチップ２の保持は、接着剤
３の有する粘着性や、凝集力を用いて仮接続することで
可能である。また、クリップや粘着テープ等の補助手段
も単独もしくは併用して適用できる。仮接続は加熱加圧
がある程度であれば不均一でもよいので、従来から用い
られている熱圧着装置を用いることが可能である。
下説明する。図１は、基板１上の電極５の形成面と、複
数個以上のチップ２、２ａ、２ｂの電極４間に、接着剤
３を介在させ、相対峙するチップの電極を位置合わせし
た状態を示す断面模式図である。基板１上の電極５もし
くはチップ２上の電極４は、いずれも配線回路をそのま
ま接続端子としても、あるいはさらに突起状の電極を形
成してもよい。電極４および／または５が突起状である
と、相対峙する電極間で加圧が集中的に得られるため、
電気的な接続が容易なので好ましい。接着剤３は、フィ
ルム状でも、液状やペースト状でもよい。接続すべきチ
ップの電極４と基板の電極５を位置合わせする方法は、
接続すべき基板１の電極５Ｂとチップ２の電極４Ａと
を、顕微鏡や、画像記憶装置等を用いて位置合わせす
る。このとき位置合わせマークの使用や併用も有効であ
る。位置合わせ後の基板１とチップ２の保持は、接着剤
３の有する粘着性や、凝集力を用いて仮接続することで
可能である。また、クリップや粘着テープ等の補助手段
も単独もしくは併用して適用できる。仮接続は加熱加圧
がある程度であれば不均一でもよいので、従来から用い
られている熱圧着装置を用いることが可能である。
【０００６】電極の位置合わせを終了したチップの電極
と基板の電極加熱加圧することで、基板上にチップの電
気的接続を得る。この時、チップ２、２ａ、２ｂのよう
に基板１からの高さが異なる場合には、チップ面と加圧
型７の間にゴム等の緩衝層を形成したり、オートクレー
プ等により静水圧化で加圧したり、クッション性を有す
るゴムロール間で加圧したり、あるいはチップ毎にヘッ
ドを独立させて加圧するなどにより、チップ付き基板が
作製可能である。上記電極の位置合わせ工程や電気的接
続工程において、接続すべき電極間で導通検査を行うこ
とも可能である。接着剤は、未硬化あるいは硬化反応の
不十分な状態で導通検査が可能なので、接着剤のリペア
作業が容易である。同様にしてチップ周囲の、余剰接着
剤を除去する工程を付加することも可能である。この方
法によれば、導通検査を終了した良好な接続品は、次の
工程で接着剤の硬化反応を進めるので、不良品再生が少
なく工程のロス時間が短い。
と基板の電極加熱加圧することで、基板上にチップの電
気的接続を得る。この時、チップ２、２ａ、２ｂのよう
に基板１からの高さが異なる場合には、チップ面と加圧
型７の間にゴム等の緩衝層を形成したり、オートクレー
プ等により静水圧化で加圧したり、クッション性を有す
るゴムロール間で加圧したり、あるいはチップ毎にヘッ
ドを独立させて加圧するなどにより、チップ付き基板が
作製可能である。上記電極の位置合わせ工程や電気的接
続工程において、接続すべき電極間で導通検査を行うこ
とも可能である。接着剤は、未硬化あるいは硬化反応の
不十分な状態で導通検査が可能なので、接着剤のリペア
作業が容易である。同様にしてチップ周囲の、余剰接着
剤を除去する工程を付加することも可能である。この方
法によれば、導通検査を終了した良好な接続品は、次の
工程で接着剤の硬化反応を進めるので、不良品再生が少
なく工程のロス時間が短い。
【０００７】図２は、図１のようにして作製したチップ
付き基板８と、電子部品９の間に接着剤１０を介在さ
せ、両基板を接着することを説明する本発明の実施例を
示す断面模式図である。この時の接着温度は、チップ実
装材料である接着剤３のガラス転移転よりも、低温であ
ることが、チップの基板に対する接着剤が低下しないこ
とから好ましい。接着方法としては、前述の緩衝層やゴ
ムロール間および静水圧下による方法を適用できる。さ
らに両基板の接着時においては、基板にチップが位置合
わされ固定されていればよく、各基板に対する接着剤の
硬化状態は問わない。すなわち、基板へのチップ接続
は、接着剤が未硬化あるいは硬化反応の不十分な状態で
両基板の接着過程で接着剤３および接着剤層１０の硬化
反応を同時に行っても、あるいは基板へのチップ接続の
接着剤が硬化反応が終了したものでもよい。前者の場
合、製造工程の時間短縮やリペア作業に有効であり、後
者の場合、保存時の基板へのチップ接続状態の変動が少
ないので、安定した特性が得られる。
付き基板８と、電子部品９の間に接着剤１０を介在さ
せ、両基板を接着することを説明する本発明の実施例を
示す断面模式図である。この時の接着温度は、チップ実
装材料である接着剤３のガラス転移転よりも、低温であ
ることが、チップの基板に対する接着剤が低下しないこ
とから好ましい。接着方法としては、前述の緩衝層やゴ
ムロール間および静水圧下による方法を適用できる。さ
らに両基板の接着時においては、基板にチップが位置合
わされ固定されていればよく、各基板に対する接着剤の
硬化状態は問わない。すなわち、基板へのチップ接続
は、接着剤が未硬化あるいは硬化反応の不十分な状態で
両基板の接着過程で接着剤３および接着剤層１０の硬化
反応を同時に行っても、あるいは基板へのチップ接続の
接着剤が硬化反応が終了したものでもよい。前者の場
合、製造工程の時間短縮やリペア作業に有効であり、後
者の場合、保存時の基板へのチップ接続状態の変動が少
ないので、安定した特性が得られる。
【０００８】図３は、チップ付き基板８と電子部品９の
間に接着剤１０を介在させ、電子部品９を接着した構造
体を説明する本発明の実施例を示す断面模式図である。
チップ２の電極４と基板１の電極５は、接着剤３により
電気的および機械的に接続される。なお図２の場合も接
続後は同様な構造体が得られるが、図３により説明を代
用する。この時の電極４−５および５−６の電気的な接
続は、電極４−５および５−６の直接接触でも、電極間
に導電粒子１１が介在しても、あるいはこれらが混在し
てもよい。また電極５−６の電気的接続は不要な場合も
ある。基板８と電子部品９の間の接着剤１０は、図３の
ように基板８の全面もしくはそれ以上に形成しても、基
板８の一部であっても強度保持が可能であればよい。前
者の場合、接着面積が大きなことから十分な接着力が得
られ、また電極５、６を腐食等から保護できる。チップ
付き基板８と、電子部品９の接続は、従来はんだリフロ
ーなどの処理によるはんだ接合が一般的であったが、本
発明では、接着剤１０で接合するのでチップ付き基板８
にはんだ溶融迄の高温がかからないので接続信頼性が向
上する。本発明の基板１としては、ポリイミドやポリエ
ステル等のプラスチックフィルム、ガラス繊維／エポキ
シ等の複合体、シリコン等の半導体、ガラスやセラミッ
ク等の無機質等を例示できる。また電子部品９として
は、多層回路基板（図２）や、マザーボード（図３）等
の電気配線を有するものや、筺体や支持体などの様に、
電気的な接続が不要な場合も適用できる。
間に接着剤１０を介在させ、電子部品９を接着した構造
体を説明する本発明の実施例を示す断面模式図である。
チップ２の電極４と基板１の電極５は、接着剤３により
電気的および機械的に接続される。なお図２の場合も接
続後は同様な構造体が得られるが、図３により説明を代
用する。この時の電極４−５および５−６の電気的な接
続は、電極４−５および５−６の直接接触でも、電極間
に導電粒子１１が介在しても、あるいはこれらが混在し
てもよい。また電極５−６の電気的接続は不要な場合も
ある。基板８と電子部品９の間の接着剤１０は、図３の
ように基板８の全面もしくはそれ以上に形成しても、基
板８の一部であっても強度保持が可能であればよい。前
者の場合、接着面積が大きなことから十分な接着力が得
られ、また電極５、６を腐食等から保護できる。チップ
付き基板８と、電子部品９の接続は、従来はんだリフロ
ーなどの処理によるはんだ接合が一般的であったが、本
発明では、接着剤１０で接合するのでチップ付き基板８
にはんだ溶融迄の高温がかからないので接続信頼性が向
上する。本発明の基板１としては、ポリイミドやポリエ
ステル等のプラスチックフィルム、ガラス繊維／エポキ
シ等の複合体、シリコン等の半導体、ガラスやセラミッ
ク等の無機質等を例示できる。また電子部品９として
は、多層回路基板（図２）や、マザーボード（図３）等
の電気配線を有するものや、筺体や支持体などの様に、
電気的な接続が不要な場合も適用できる。
【０００９】本発明に用いる接着剤３および１０は、熱
可塑性材料や、熱や光により硬化性を示す材料が広く適
用できる。これらは接続後の耐熱性や耐湿性に優れるこ
とから、硬化性材料の適用が好ましい。なかでも潜在性
硬化剤を含有したエポキシ系接着剤は、短時間硬化が可
能で接続作業性がよく、分子構造上接着性に優れるので
特に好ましい。潜在性硬化剤は、熱およびまたは圧力に
よる反応開始の活性点が比較的明瞭であり、熱や圧力工
程を伴う本発明に好適である。潜在性硬化剤としては、
イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミ
ン錯体、アミンイミド、ポリアミンの塩、オニウム塩、
ジシアンジアミドなど、及びこれらの変性物があり、こ
れらは単独または２種類以上の混合体として使用出来
る。これらはアニオン又はカチオン重合型などのいわゆ
るイオン重合体の触媒型硬化剤であり、速硬化性を得や
すくまた化学当量的な考慮が少なくてよいことから好ま
しい。これの中では、イミダゾール系のものが非金属系
であり電食しにくく、また反応性や接続信頼性の点から
特に好ましい。硬化剤としてはその他に、ポリアミン
類、ポリメルカプタン、ポリフェノール、酸無水物等の
適用や前記触媒型硬化剤との併用も可能である。また硬
化剤を核としその表面を高分子物質や、無機物で被覆し
たマイクロカプセル型硬化剤は、長期保存性と速硬化性
という特性があることが好ましい。本発明の硬化剤の活
性温度は、４０〜２００℃が好ましい。４０℃未満であ
ると室温との温度差が少なく保存に低温が必要であり、
２００℃を越すと接続の他の部材に熱影響を与えるため
であり、このような理由から５０〜１５０℃がより好ま
しい。本発明の活性温度は、ＤＳＣ（示差走査熱量計）
を用いて、エポキシ樹脂と硬化剤の配合物を試料とし
て、室温から１０℃／分で昇温させた時の発熱ピーク温
度を示す。活性温度は、低温側であると反応性に勝る
が、保存性が低下する傾向にあるので、これらを考慮し
て決定する。本発明において、硬化剤の活性温度以下の
熱処理により、仮接続することで接着剤付き基板の保存
性が向上し、活性温度以上の熱処理により、信頼性に優
れたマルチチップの接続が得られる。
可塑性材料や、熱や光により硬化性を示す材料が広く適
用できる。これらは接続後の耐熱性や耐湿性に優れるこ
とから、硬化性材料の適用が好ましい。なかでも潜在性
硬化剤を含有したエポキシ系接着剤は、短時間硬化が可
能で接続作業性がよく、分子構造上接着性に優れるので
特に好ましい。潜在性硬化剤は、熱およびまたは圧力に
よる反応開始の活性点が比較的明瞭であり、熱や圧力工
程を伴う本発明に好適である。潜在性硬化剤としては、
イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミ
ン錯体、アミンイミド、ポリアミンの塩、オニウム塩、
ジシアンジアミドなど、及びこれらの変性物があり、こ
れらは単独または２種類以上の混合体として使用出来
る。これらはアニオン又はカチオン重合型などのいわゆ
るイオン重合体の触媒型硬化剤であり、速硬化性を得や
すくまた化学当量的な考慮が少なくてよいことから好ま
しい。これの中では、イミダゾール系のものが非金属系
であり電食しにくく、また反応性や接続信頼性の点から
特に好ましい。硬化剤としてはその他に、ポリアミン
類、ポリメルカプタン、ポリフェノール、酸無水物等の
適用や前記触媒型硬化剤との併用も可能である。また硬
化剤を核としその表面を高分子物質や、無機物で被覆し
たマイクロカプセル型硬化剤は、長期保存性と速硬化性
という特性があることが好ましい。本発明の硬化剤の活
性温度は、４０〜２００℃が好ましい。４０℃未満であ
ると室温との温度差が少なく保存に低温が必要であり、
２００℃を越すと接続の他の部材に熱影響を与えるため
であり、このような理由から５０〜１５０℃がより好ま
しい。本発明の活性温度は、ＤＳＣ（示差走査熱量計）
を用いて、エポキシ樹脂と硬化剤の配合物を試料とし
て、室温から１０℃／分で昇温させた時の発熱ピーク温
度を示す。活性温度は、低温側であると反応性に勝る
が、保存性が低下する傾向にあるので、これらを考慮し
て決定する。本発明において、硬化剤の活性温度以下の
熱処理により、仮接続することで接着剤付き基板の保存
性が向上し、活性温度以上の熱処理により、信頼性に優
れたマルチチップの接続が得られる。
【００１０】これら接着剤３、１０には、導電粒子や絶
縁粒子を添加することが、接着剤付きチップの製造時の
加熱加圧時に、厚み保持材として作用するので好まし
い。この場合、導電粒子や絶縁粒子の割合は、０．１〜
３０体積％程度であり、異方導電性とするには０．５〜
１５体積％である。接着剤層４は、絶縁層と導電層を分
離形成した複数層の構成品も適用可能である。この場
合、分解能が向上するため高ピッチな電極接続が可能と
なる。導電粒子としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃ
ｕ、Ｗ、Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン、
黒鉛等があり、またこれら導電粒子を核材とするか、あ
るいは非導電性のガラス、セラミックス、プラスチック
等の高分子等からなる核材に前記したような材質からな
る導電層を被覆形成したものでよい。さらに、導電材料
を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガ
ラス、セラミックス、プラスチック等の絶縁粒子の併用
等も分解能が向上するので、適用可能である。これら導
電粒子の中では、プラスチック等の高分子核材に導電層
を形成したものや、はんだ等の熱溶融金属が、加熱加圧
もしくは加圧により変形性を有し、接続に回路との接触
面積が増加し、信頼性が向上するので好ましい。特に高
分子類を核とした場合、はんだのように融点を示さない
ので軟化の状態を接続温度で広く制御でき、電極の厚み
や平坦性のばらつきに対応し易いので特に好ましい。ま
た、例えばＮｉやＷ等の硬質金属粒子や、表面に多数の
突起を有する粒子の場合、導電粒子が電極や配線パター
ンに突き刺さるので、酸化膜や汚染層の存在する場合に
も低い接続抵抗が得られ、信頼性が向上するので好まし
い。以上の説明では、フィルム状接着剤を用いた場合に
ついて述べたが、液状もしくはペースト状についても、
同様に適用可能である。またチップ高さの異なる場合に
ついて述べたが、チップ高さが同等の場合も適用可能で
ある。さらに基板へのチップ搭載個数が単体でもよい。
縁粒子を添加することが、接着剤付きチップの製造時の
加熱加圧時に、厚み保持材として作用するので好まし
い。この場合、導電粒子や絶縁粒子の割合は、０．１〜
３０体積％程度であり、異方導電性とするには０．５〜
１５体積％である。接着剤層４は、絶縁層と導電層を分
離形成した複数層の構成品も適用可能である。この場
合、分解能が向上するため高ピッチな電極接続が可能と
なる。導電粒子としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃ
ｕ、Ｗ、Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン、
黒鉛等があり、またこれら導電粒子を核材とするか、あ
るいは非導電性のガラス、セラミックス、プラスチック
等の高分子等からなる核材に前記したような材質からな
る導電層を被覆形成したものでよい。さらに、導電材料
を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガ
ラス、セラミックス、プラスチック等の絶縁粒子の併用
等も分解能が向上するので、適用可能である。これら導
電粒子の中では、プラスチック等の高分子核材に導電層
を形成したものや、はんだ等の熱溶融金属が、加熱加圧
もしくは加圧により変形性を有し、接続に回路との接触
面積が増加し、信頼性が向上するので好ましい。特に高
分子類を核とした場合、はんだのように融点を示さない
ので軟化の状態を接続温度で広く制御でき、電極の厚み
や平坦性のばらつきに対応し易いので特に好ましい。ま
た、例えばＮｉやＷ等の硬質金属粒子や、表面に多数の
突起を有する粒子の場合、導電粒子が電極や配線パター
ンに突き刺さるので、酸化膜や汚染層の存在する場合に
も低い接続抵抗が得られ、信頼性が向上するので好まし
い。以上の説明では、フィルム状接着剤を用いた場合に
ついて述べたが、液状もしくはペースト状についても、
同様に適用可能である。またチップ高さの異なる場合に
ついて述べたが、チップ高さが同等の場合も適用可能で
ある。さらに基板へのチップ搭載個数が単体でもよい。
【００１１】本発明の電子部品実装法によれば、チップ
を実装した基板と電子部品の間に接着剤を介在させ接着
一体化するので、基板と電子部品の特性を分離して接続
可能である。例えばチップ実装基板は、回路の沈み込み
の発生しない耐熱性の基板を用い、他の電子部品として
例えば余り耐熱性のない汎用多層基板を用いることによ
り、コスト削減が可能である。このことは基板種類の組
み合わせの多様性に対応可能となる。すなわち片側に高
精密なピッチに対応可能な高価な基板を配置し、他の面
には安価な一般基板といった特性や価格対応の組み合わ
せや、ガラス基板と有機基板といった材質の組み合わせ
などが広く可能となる。本発明の電子部品実装法によれ
ば、チップを実装した基板と電子部品の間で導電性接続
とすることで、従来のはんだ接続が不要になるので、例
えばリフロー工程などの高温過程がなくなり、接続信頼
性が向上する。また接着剤による面接着であり、加えて
接着剤によるフレキシブルな接着なので、タフな接続が
得られる。本発明の電子部品実装法によれば、接着剤を
介在させて接着するので、接着剤はシート状、液状、プ
リプレグといった各種の形態が使用でき、必要な特性に
応じた接着剤の選択が可能であり、選択の自由度が向上
する。さらに接着剤は、適当な厚みとすることで、接続
時にクッション材的に作用し、圧力むらのない均一加圧
が得られる。また基板接着時の加熱により、チップ実装
部の熱硬化反応を後から促進可能であり、チップ実装部
のリペアにも有効である。すなわち、基板へのチップ実
装部の硬化反応を不十分な状態で導通検査等の特性チェ
ックを行い、特性不良なときにチップを再接続するが、
この時接着剤の硬化反応を不十分な状態なので剥離が容
易である。
を実装した基板と電子部品の間に接着剤を介在させ接着
一体化するので、基板と電子部品の特性を分離して接続
可能である。例えばチップ実装基板は、回路の沈み込み
の発生しない耐熱性の基板を用い、他の電子部品として
例えば余り耐熱性のない汎用多層基板を用いることによ
り、コスト削減が可能である。このことは基板種類の組
み合わせの多様性に対応可能となる。すなわち片側に高
精密なピッチに対応可能な高価な基板を配置し、他の面
には安価な一般基板といった特性や価格対応の組み合わ
せや、ガラス基板と有機基板といった材質の組み合わせ
などが広く可能となる。本発明の電子部品実装法によれ
ば、チップを実装した基板と電子部品の間で導電性接続
とすることで、従来のはんだ接続が不要になるので、例
えばリフロー工程などの高温過程がなくなり、接続信頼
性が向上する。また接着剤による面接着であり、加えて
接着剤によるフレキシブルな接着なので、タフな接続が
得られる。本発明の電子部品実装法によれば、接着剤を
介在させて接着するので、接着剤はシート状、液状、プ
リプレグといった各種の形態が使用でき、必要な特性に
応じた接着剤の選択が可能であり、選択の自由度が向上
する。さらに接着剤は、適当な厚みとすることで、接続
時にクッション材的に作用し、圧力むらのない均一加圧
が得られる。また基板接着時の加熱により、チップ実装
部の熱硬化反応を後から促進可能であり、チップ実装部
のリペアにも有効である。すなわち、基板へのチップ実
装部の硬化反応を不十分な状態で導通検査等の特性チェ
ックを行い、特性不良なときにチップを再接続するが、
この時接着剤の硬化反応を不十分な状態なので剥離が容
易である。
【００１２】
【実施例】以下、実施例でさらに詳細に説明するが、本
発明はこれに限定されない。 実施例１〜２ （１）接着剤付き基板の作成 フェノキシ樹脂（高分子量エポキシ樹脂）とマイクロカ
プセル型潜在性硬化剤を含有する液状エポキシ樹脂（エ
ポキシ当量１８５）の比率を２５／７５とし、酢酸エチ
ルの３０％溶液を得た。この溶液に、粒径３±０．２μ
ｍのポリスチレン系粒子に、Ｎｉ／Ａｕの厚さ０．２／
０．０２μｍの金属被覆を形成した導電性粒子を２体積
％添加し混合分散した。この分散液をセパレータ（シリ
コーン処理ポリエチレンテレフタレートフィルム）にロ
ールコータで塗布し、１００℃２０分乾燥し、厚み４０
μｍのフィルム状接着剤を得た。５ｍｍ×１１ｍｍで厚
み０．４ｍｍの耐熱性ガラスエポキシ基板の両面回路板
（ＦＲ−５グレード…Ｔｇ１８０℃）上に、高さ１８μ
ｍの銅の回路を有し、回路端部が後記するＩＣチップの
バンプピッチに対応した接続電極を有する２種の基板の
接続領域に、前記フィルム状接着剤を貼り付けて形成
し、セパレータを剥離した。この接着層のＤＳＣによる
活性温度は１２０℃であり、２００℃１０分硬化後のガ
ラス転移点（Ｔｇ）は１３５℃であった。
発明はこれに限定されない。 実施例１〜２ （１）接着剤付き基板の作成 フェノキシ樹脂（高分子量エポキシ樹脂）とマイクロカ
プセル型潜在性硬化剤を含有する液状エポキシ樹脂（エ
ポキシ当量１８５）の比率を２５／７５とし、酢酸エチ
ルの３０％溶液を得た。この溶液に、粒径３±０．２μ
ｍのポリスチレン系粒子に、Ｎｉ／Ａｕの厚さ０．２／
０．０２μｍの金属被覆を形成した導電性粒子を２体積
％添加し混合分散した。この分散液をセパレータ（シリ
コーン処理ポリエチレンテレフタレートフィルム）にロ
ールコータで塗布し、１００℃２０分乾燥し、厚み４０
μｍのフィルム状接着剤を得た。５ｍｍ×１１ｍｍで厚
み０．４ｍｍの耐熱性ガラスエポキシ基板の両面回路板
（ＦＲ−５グレード…Ｔｇ１８０℃）上に、高さ１８μ
ｍの銅の回路を有し、回路端部が後記するＩＣチップの
バンプピッチに対応した接続電極を有する２種の基板の
接続領域に、前記フィルム状接着剤を貼り付けて形成
し、セパレータを剥離した。この接着層のＤＳＣによる
活性温度は１２０℃であり、２００℃１０分硬化後のガ
ラス転移点（Ｔｇ）は１３５℃であった。
【００１３】（２）電極の位置合わせと接続 前記の接着剤付き基板に、ＩＣチップ３個（高さ０．
３、０．５５、１．０ｍｍ）を配置し、ＣＣＤカメラに
よる電極の位置合わせを行った。接着剤は室温でも若干
の粘着性がある状態であり、室温で接着面に押しつける
ことで基板に簡単に保持でき、チップの仮付け基板を得
た。チップの仮付け基板を、ＡＣ−ＳＣ４５０Ｂ（日立
化成工業（株）製ＣＯＢ接続装置）の定盤上に基板面が
くるように載せた。チップ面の上に緩衝層としてＴＣ−
８０Ａ（信越化学（株）製放熱用シリコンゴム、厚み
０．８ｍｍ、ＪＩＳゴム硬度７５、熱伝導率３×１０-3
ｃａｌ／ｃｍ／ｓｅｃ／℃）を基板と同一サイズでチッ
プ接続部を覆ってかぶせた。２０ｋｇｆ／ｍｍ2 、１０
秒間の加熱加圧により接続した。なお温度は、２０秒後
に接着剤が１７０℃となるようにした。 （３）多層基板との接着 前記チップ付き基板と汎用材料からなる４層多層基板
（ＦＲ−４…Ｔｇ１２０℃）を、（１）の接着剤（実施
例１）および導電性粒子の添加なし（実施例２）を２種
類の基板間に形成し、両基板を貼り合わせ、ＡＣ−ＳＣ
４５０Ｂで１３０℃、２０ｋｇｆ／ｍｍ2 、１０分間処
理後に室温に冷却して取出した。 （４）評価 各チップの電極と多層基板の電極は良好に接続が可能で
あった。チップ付き基板の断面を観察したが、回路の沈
み込みは見られなかった。また接着剤は、チップ近傍の
にみに存在しているので、基板表面の不要接着剤は殆ど
なかった。本実施例では、高さの異なるＩＣチップ３個
を多層基板に接続できた。実施例１の場合、基板が絶縁
性のため、チップ接続と全く同一の接着剤の使用が可能
であり工程が簡単であった。また、導電粒子が基板間の
ギャップ調整材となり同一厚みで基板間の接着が可能で
あった。実施例２の場合は、両基板のＩＣチップ高さに
ある程度順応した形で接着していた。
３、０．５５、１．０ｍｍ）を配置し、ＣＣＤカメラに
よる電極の位置合わせを行った。接着剤は室温でも若干
の粘着性がある状態であり、室温で接着面に押しつける
ことで基板に簡単に保持でき、チップの仮付け基板を得
た。チップの仮付け基板を、ＡＣ−ＳＣ４５０Ｂ（日立
化成工業（株）製ＣＯＢ接続装置）の定盤上に基板面が
くるように載せた。チップ面の上に緩衝層としてＴＣ−
８０Ａ（信越化学（株）製放熱用シリコンゴム、厚み
０．８ｍｍ、ＪＩＳゴム硬度７５、熱伝導率３×１０-3
ｃａｌ／ｃｍ／ｓｅｃ／℃）を基板と同一サイズでチッ
プ接続部を覆ってかぶせた。２０ｋｇｆ／ｍｍ2 、１０
秒間の加熱加圧により接続した。なお温度は、２０秒後
に接着剤が１７０℃となるようにした。 （３）多層基板との接着 前記チップ付き基板と汎用材料からなる４層多層基板
（ＦＲ−４…Ｔｇ１２０℃）を、（１）の接着剤（実施
例１）および導電性粒子の添加なし（実施例２）を２種
類の基板間に形成し、両基板を貼り合わせ、ＡＣ−ＳＣ
４５０Ｂで１３０℃、２０ｋｇｆ／ｍｍ2 、１０分間処
理後に室温に冷却して取出した。 （４）評価 各チップの電極と多層基板の電極は良好に接続が可能で
あった。チップ付き基板の断面を観察したが、回路の沈
み込みは見られなかった。また接着剤は、チップ近傍の
にみに存在しているので、基板表面の不要接着剤は殆ど
なかった。本実施例では、高さの異なるＩＣチップ３個
を多層基板に接続できた。実施例１の場合、基板が絶縁
性のため、チップ接続と全く同一の接着剤の使用が可能
であり工程が簡単であった。また、導電粒子が基板間の
ギャップ調整材となり同一厚みで基板間の接着が可能で
あった。実施例２の場合は、両基板のＩＣチップ高さに
ある程度順応した形で接着していた。
【００１４】比較例１ 実施例１と同様であるが、ＦＲ−４からなる６層多層基
板に直接チップを接続した。この場合、各チップの電極
と多層基板の電極は接続が不可能であった。基板の断面
を観察したところ、回路の沈み込みのある部分と電極の
接続不能が混在して多く見られた。これは、チップが高
さが異なり、さらに多層回路板なので、場所により金属
回路、ガラス繊維、および樹脂のそれぞれの層が混在し
凹凸を有するので、接続時に圧力むらが生じたためと考
える。
板に直接チップを接続した。この場合、各チップの電極
と多層基板の電極は接続が不可能であった。基板の断面
を観察したところ、回路の沈み込みのある部分と電極の
接続不能が混在して多く見られた。これは、チップが高
さが異なり、さらに多層回路板なので、場所により金属
回路、ガラス繊維、および樹脂のそれぞれの層が混在し
凹凸を有するので、接続時に圧力むらが生じたためと考
える。
【００１５】実施例３〜４ 実施例１〜２と同様であるが、多層基板に代えてＦＲ−
４からなるガラスエポキシ基板とした。各チップの電極
と多層基板の電極は良好に接続が可能であった。接続部
の断面を観察したところ、実施例３の絶縁性接着剤の場
合電極の直接接触で、実施例４の導電性粒子の添加接着
剤の場合は、電極間に導電粒子が介在して接続されてい
た。実施例３〜４においては、基板同士が接着剤で接続
されているので、両基板は強固に接着されていた。
４からなるガラスエポキシ基板とした。各チップの電極
と多層基板の電極は良好に接続が可能であった。接続部
の断面を観察したところ、実施例３の絶縁性接着剤の場
合電極の直接接触で、実施例４の導電性粒子の添加接着
剤の場合は、電極間に導電粒子が介在して接続されてい
た。実施例３〜４においては、基板同士が接着剤で接続
されているので、両基板は強固に接着されていた。
【００１６】比較例２ 実施例４と同様であるが、はんだリフロー炉（最高２４
０℃）で電極を接続した。リフロー炉の熱により各チッ
プの電極と多層基板の電極は接続が不可能であった。ま
た電極部のみの、金属接合なので、基板同士の固定が極
めて弱く、別途補強が必要であった。
０℃）で電極を接続した。リフロー炉の熱により各チッ
プの電極と多層基板の電極は接続が不可能であった。ま
た電極部のみの、金属接合なので、基板同士の固定が極
めて弱く、別途補強が必要であった。
【００１７】
【発明の効果】以上詳述したように本発明によれば、チ
ップを実装した基板を、例えば多層回路基板やマザーボ
ード、あるいは高さの異なるチップ等の電子部品に実装
する場合に有効な、電子部品実装法を提供できる。
ップを実装した基板を、例えば多層回路基板やマザーボ
ード、あるいは高さの異なるチップ等の電子部品に実装
する場合に有効な、電子部品実装法を提供できる。
【図１】本発明の一実施例を説明する、基板上の電極と
チップ電極間に接着剤を介在させ位置合わせした状態を
説明する断面模式図である。
チップ電極間に接着剤を介在させ位置合わせした状態を
説明する断面模式図である。
【図２】本発明の一実施例を説明する、チップ付き基板
と電子部品の間に接着剤を介在させ両基板を接着するこ
とを説明する断面模式図である。
と電子部品の間に接着剤を介在させ両基板を接着するこ
とを説明する断面模式図である。
【図３】本発明の一実施例を説明する、チップ付き基板
と電子部品の間に接着剤を介在させ、電子部品を接着し
た構造体を説明する断面模式図である。
と電子部品の間に接着剤を介在させ、電子部品を接着し
た構造体を説明する断面模式図である。
１ 基板 ２ チップ ３ 接着剤Ａ ４ 電極Ａ ５ 電極Ｂ ６ 電極Ｃ ７ 内層回路 ８ チップ付き基板 ９ 電子部品 １０ 接着剤層Ｂ １１ 導電粒子
フロントページの続き (72)発明者 福島 直樹 茨城県下館市大字五所宮1150番地 日立化 成工業株式会社五所宮工場内
Claims (2)
- 【請求項１】チップを実装した基板の裏面と他の電子部
品の間に接着剤を介在させ、接着することを特徴とする
電子部品実装法。 - 【請求項２】チップを実装した基板の他の電子部品の間
に接着剤を介在させ、電気的な接続を得て接着すること
を特徴とする電子部品実装法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111097A JP4045471B2 (ja) | 1997-04-18 | 1997-04-18 | 電子部品実装法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111097A JP4045471B2 (ja) | 1997-04-18 | 1997-04-18 | 電子部品実装法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007152683A Division JP2007243223A (ja) | 2007-06-08 | 2007-06-08 | 電子部品実装構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294422A true JPH10294422A (ja) | 1998-11-04 |
| JP4045471B2 JP4045471B2 (ja) | 2008-02-13 |
Family
ID=14291944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10111097A Expired - Fee Related JP4045471B2 (ja) | 1997-04-18 | 1997-04-18 | 電子部品実装法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4045471B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003077953A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | フリップチップ実装方法及び装置、半導体装置 |
| JP2005286181A (ja) * | 2004-03-30 | 2005-10-13 | Nec Corp | 半導体装置及びその製造方法及び携帯型電子機器 |
| JP2006303130A (ja) * | 2005-04-20 | 2006-11-02 | Sharp Corp | 駆動回路基板と表示パネルの接続方法 |
| JP2009246078A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 回路基板及びその製造方法 |
| JP2016532302A (ja) * | 2014-07-28 | 2016-10-13 | インテル・コーポレーション | 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ |
-
1997
- 1997-04-18 JP JP10111097A patent/JP4045471B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003077953A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | フリップチップ実装方法及び装置、半導体装置 |
| JP2005286181A (ja) * | 2004-03-30 | 2005-10-13 | Nec Corp | 半導体装置及びその製造方法及び携帯型電子機器 |
| JP2006303130A (ja) * | 2005-04-20 | 2006-11-02 | Sharp Corp | 駆動回路基板と表示パネルの接続方法 |
| JP2009246078A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 回路基板及びその製造方法 |
| JP2016532302A (ja) * | 2014-07-28 | 2016-10-13 | インテル・コーポレーション | 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ |
| US10256211B2 (en) | 2014-07-28 | 2019-04-09 | Intel Corporation | Multi-chip-module semiconductor chip package having dense package wiring |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4045471B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3928753B2 (ja) | マルチチップ実装法、および接着剤付チップの製造方法 | |
| JP3801666B2 (ja) | 電極の接続方法およびこれに用いる接続部材 | |
| WO1998003047A1 (fr) | Adhesif du type film destine a la connexion d'un circuit et d'une plaquette de circuits | |
| US7888604B2 (en) | Connection method of a flexible printed circuit board with two printed circuit boards, and electric or electronic component with parts connected by the connection method | |
| JP3959654B2 (ja) | マルチチップ実装法 | |
| JP4032317B2 (ja) | チップ実装法 | |
| JP3856233B2 (ja) | 電極の接続方法 | |
| JP2995993B2 (ja) | 回路の接続方法 | |
| US20070224397A1 (en) | Connection Method of Conductive Articles, and Electric or Electronic Component with Parts Connected By the Connection Method | |
| JP4045471B2 (ja) | 電子部品実装法 | |
| JP4223581B2 (ja) | マルチチップ実装法 | |
| JP2005194413A (ja) | 回路接続用接着フィルム及び回路接続構造体 | |
| JP4574631B2 (ja) | マルチチップ実装法 | |
| JP2007243223A (ja) | 電子部品実装構造体 | |
| JP4780023B2 (ja) | マルチチップモジュールの実装方法 | |
| JP2783117B2 (ja) | Ｔａｂ用接着剤付きテープ | |
| JP4254849B2 (ja) | マルチチップ実装法 | |
| JP4197026B2 (ja) | マルチチップ実装方法 | |
| JP5228869B2 (ja) | 回路接続用接着フィルム、及び回路部材の位置識別用のマークを認識する方法 | |
| JP4670859B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JP4337941B2 (ja) | マルチチップ実装方法 | |
| JP2006339163A (ja) | 電極の接続方法 | |
| JPH1050927A (ja) | マルチチップ実装法 | |
| JP4563362B2 (ja) | チップ実装法 | |
| JP4572929B2 (ja) | 接続部材及びこれを用いた電極の接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |