JPH10335524A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10335524A JPH10335524A JP13968397A JP13968397A JPH10335524A JP H10335524 A JPH10335524 A JP H10335524A JP 13968397 A JP13968397 A JP 13968397A JP 13968397 A JP13968397 A JP 13968397A JP H10335524 A JPH10335524 A JP H10335524A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- film
- semiconductor device
- semiconductor chip
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 外部接続端子に傷や凹みを付けることなく電
気的試験を行える半導体装置を提供する。 【解決手段】 半導体チップ10と、一端が外部接続端
子5に接続され、他端が半導体チップ10の電極端子8
に電気的に接続される配線パターン9が他端側が絶縁性
フィルム40の外縁から突出した状態で絶縁性フィルム
40に支持されると共に、絶縁性フィルム40の配線パ
ターン9を支持する面側が電気的絶縁性を有する保護膜
16で被覆されて形成された配線パターンフィルム12
とを有する。半導体チップ10の電極端子8が形成され
た領域の内側領域に、配線パターンフィルム12が絶縁
性の接着層14を介して配線パターン9を支持する面の
裏面側が接着され、配線パターン9の他端が電極端子8
に接続され、他端側の露出部分が樹脂材14aによって
封止されて成る。保護膜16には配線パターン9の中途
部74を露出させる透孔72が形成されている。
気的試験を行える半導体装置を提供する。 【解決手段】 半導体チップ10と、一端が外部接続端
子5に接続され、他端が半導体チップ10の電極端子8
に電気的に接続される配線パターン9が他端側が絶縁性
フィルム40の外縁から突出した状態で絶縁性フィルム
40に支持されると共に、絶縁性フィルム40の配線パ
ターン9を支持する面側が電気的絶縁性を有する保護膜
16で被覆されて形成された配線パターンフィルム12
とを有する。半導体チップ10の電極端子8が形成され
た領域の内側領域に、配線パターンフィルム12が絶縁
性の接着層14を介して配線パターン9を支持する面の
裏面側が接着され、配線パターン9の他端が電極端子8
に接続され、他端側の露出部分が樹脂材14aによって
封止されて成る。保護膜16には配線パターン9の中途
部74を露出させる透孔72が形成されている。
Description
【0001】
【発明の属する技術分野】本発明は半導体チップと略同
サイズに形成する半導体装置に関する。
サイズに形成する半導体装置に関する。
【0002】
【従来の技術】半導体チップを封止して形成する半導体
装置として、半導体チップと略同サイズに形成して成る
製品がある。この半導体装置は半導体チップの電極端子
を形成した面を封止し、この面上に実装基板に接続する
ための外部接続端子を配置して半導体チップと略同等の
大きさに形成したものである。図13はチップサイズに
形成した半導体装置の従来例を実装面側から見た状態を
示す。5が外部接続端子、6が外部接続端子5と半導体
チップの電極端子とを電気的に接続するリードである。
電極端子は半導体チップの周縁部に配置されており、リ
ード6は外部接続端子5から配線パターンを介して外周
縁側に引き出され電極端子と電気的に接続されている。
7は半導体チップを保持するためのカンである。
装置として、半導体チップと略同サイズに形成して成る
製品がある。この半導体装置は半導体チップの電極端子
を形成した面を封止し、この面上に実装基板に接続する
ための外部接続端子を配置して半導体チップと略同等の
大きさに形成したものである。図13はチップサイズに
形成した半導体装置の従来例を実装面側から見た状態を
示す。5が外部接続端子、6が外部接続端子5と半導体
チップの電極端子とを電気的に接続するリードである。
電極端子は半導体チップの周縁部に配置されており、リ
ード6は外部接続端子5から配線パターンを介して外周
縁側に引き出され電極端子と電気的に接続されている。
7は半導体チップを保持するためのカンである。
【0003】図14はリード6と半導体チップ10の電
極端子8との接続状態、および半導体チップ10上にお
ける外部接続端子5の支持状態等を示す。この半導体装
置は一端に外部接続端子5が接合され他端がリード6と
して形成された配線パターン9を絶縁性フィルム40に
より支持した配線パターンフィルム12をエラストマー
等の接着層14を介して半導体チップ10に接着し、配
線パターンフィルム12の周縁から延出させたリード6
を電極端子8にボンディングして形成される。14aは
接着層14と同じ樹脂材で、リード6をボンディングし
た後、リード6および電極端子8の露出部分を封止して
いる。16は外部接続端子5を除いて配線パターンフィ
ルム12の表面を被覆した保護膜としてのソルダレジス
トである。なお、配線パターンフィルム12を半導体チ
ップ10に接着する場合、接着性を有する絶縁性フィル
ム40を用いることにより接着層14を介さずに接着す
ることも可能である。
極端子8との接続状態、および半導体チップ10上にお
ける外部接続端子5の支持状態等を示す。この半導体装
置は一端に外部接続端子5が接合され他端がリード6と
して形成された配線パターン9を絶縁性フィルム40に
より支持した配線パターンフィルム12をエラストマー
等の接着層14を介して半導体チップ10に接着し、配
線パターンフィルム12の周縁から延出させたリード6
を電極端子8にボンディングして形成される。14aは
接着層14と同じ樹脂材で、リード6をボンディングし
た後、リード6および電極端子8の露出部分を封止して
いる。16は外部接続端子5を除いて配線パターンフィ
ルム12の表面を被覆した保護膜としてのソルダレジス
トである。なお、配線パターンフィルム12を半導体チ
ップ10に接着する場合、接着性を有する絶縁性フィル
ム40を用いることにより接着層14を介さずに接着す
ることも可能である。
【0004】
【発明が解決しようとする課題】半導体装置は、通常出
荷する前に電気的試験(例えば外部接続端子と半導体チ
ップ10の電極端子8との導通試験や半導体チップの動
作試験等)を行い、不良品が出荷されるのを防止してい
る。この場合に、半導体装置へ試験用の電気信号を送り
込み、半導体装置から出力される電気信号を読み取って
半導体装置の電気的性能の良否を判定するのであるが、
半導体装置においては外部接続端子しか露出する部分は
ない。よって、電気信号の入出力を行うための試験装置
側のピンまたはプローブはこの外部接続端子に接触させ
ている。なお、一般的に外部接続端子とピン等との間の
接触不良を防止するためにピン等に所定の圧力をかけな
がら接触させている。
荷する前に電気的試験(例えば外部接続端子と半導体チ
ップ10の電極端子8との導通試験や半導体チップの動
作試験等)を行い、不良品が出荷されるのを防止してい
る。この場合に、半導体装置へ試験用の電気信号を送り
込み、半導体装置から出力される電気信号を読み取って
半導体装置の電気的性能の良否を判定するのであるが、
半導体装置においては外部接続端子しか露出する部分は
ない。よって、電気信号の入出力を行うための試験装置
側のピンまたはプローブはこの外部接続端子に接触させ
ている。なお、一般的に外部接続端子とピン等との間の
接触不良を防止するためにピン等に所定の圧力をかけな
がら接触させている。
【0005】しかしながら、外部接続端子(はんだバン
プ等)が所定の圧力で上記ピンやプローブで押された際
に、その表面に傷が付いたり、凹んだりする場合があ
る。そして、表面の傷や凹みの程度は複数有る外部接続
端子個々にばらばらであり、外部接続端子の下端の平面
性が劣化する。このため、出荷後にユーザが半導体装置
を回路基板に実装する際に、各外部接続端子と回路基板
上のパターンとの間の密着度にバラツキが生じ、ひどい
場合には接続不良となる場合があるという課題がある。
また、傷や凹みの程度が軽く、回路基板への実装につい
て実際には問題のないような場合でも、上記のような実
装信頼性が低下する可能性があるという事実からユーザ
は外部接続端子に付く傷や凹みを非常に嫌っており、傷
や凹みが少しでもあると半導体装置の製品価値が低下す
る。また、ユーザに対する製造メーカの信頼性評価が下
がるという課題もある。
プ等)が所定の圧力で上記ピンやプローブで押された際
に、その表面に傷が付いたり、凹んだりする場合があ
る。そして、表面の傷や凹みの程度は複数有る外部接続
端子個々にばらばらであり、外部接続端子の下端の平面
性が劣化する。このため、出荷後にユーザが半導体装置
を回路基板に実装する際に、各外部接続端子と回路基板
上のパターンとの間の密着度にバラツキが生じ、ひどい
場合には接続不良となる場合があるという課題がある。
また、傷や凹みの程度が軽く、回路基板への実装につい
て実際には問題のないような場合でも、上記のような実
装信頼性が低下する可能性があるという事実からユーザ
は外部接続端子に付く傷や凹みを非常に嫌っており、傷
や凹みが少しでもあると半導体装置の製品価値が低下す
る。また、ユーザに対する製造メーカの信頼性評価が下
がるという課題もある。
【0006】本発明は、上述したような半導体装置の電
気的試験を行う際における課題を解消すべくなされたも
のであり、外部接続端子に傷や凹みを付けることなく電
気的試験を行える半導体装置を提供することにある。
気的試験を行う際における課題を解消すべくなされたも
のであり、外部接続端子に傷や凹みを付けることなく電
気的試験を行える半導体装置を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明のうち請求項1記載の発明は、半導体チップ
と、一端が外部接続端子に接続され、他端が前記半導体
チップの電極端子に電気的に接続される配線パターンが
前記他端側が絶縁性フィルムの外縁から突出した状態で
該絶縁性フィルムに支持されると共に、絶縁性フィルム
の前記配線パターンを支持する面側が電気的絶縁性を有
する保護膜で被覆されて形成された配線パターンフィル
ムとを有し、前記半導体チップの電極端子が形成された
領域の内側領域に、前記配線パターンフィルムが電気的
絶縁性を有する接着層を介して前記配線パターンを支持
する面の裏面側が接着され、前記配線パターンの他端が
前記電極端子に接続されると共に、該他端側の露出部分
が樹脂材によって封止されてなる半導体装置において、
前記保護膜には、前記配線パターンの中途部を露出させ
る透孔が形成されていることを特徴とする。これによ
り、保護膜に設けられた透孔から露出する配線パターン
の中途部へ試験装置側のピンまたはプローブを接触させ
ることができ、外部接続端子に傷や凹みが付くことはな
い。
め、本発明のうち請求項1記載の発明は、半導体チップ
と、一端が外部接続端子に接続され、他端が前記半導体
チップの電極端子に電気的に接続される配線パターンが
前記他端側が絶縁性フィルムの外縁から突出した状態で
該絶縁性フィルムに支持されると共に、絶縁性フィルム
の前記配線パターンを支持する面側が電気的絶縁性を有
する保護膜で被覆されて形成された配線パターンフィル
ムとを有し、前記半導体チップの電極端子が形成された
領域の内側領域に、前記配線パターンフィルムが電気的
絶縁性を有する接着層を介して前記配線パターンを支持
する面の裏面側が接着され、前記配線パターンの他端が
前記電極端子に接続されると共に、該他端側の露出部分
が樹脂材によって封止されてなる半導体装置において、
前記保護膜には、前記配線パターンの中途部を露出させ
る透孔が形成されていることを特徴とする。これによ
り、保護膜に設けられた透孔から露出する配線パターン
の中途部へ試験装置側のピンまたはプローブを接触させ
ることができ、外部接続端子に傷や凹みが付くことはな
い。
【0008】また、本発明のうち請求項2記載の発明
は、半導体チップと、一端が外部接続端子に接続され、
他端が前記半導体チップの電極端子に電気的に接続され
る配線パターンが前記他端側が絶縁性フィルムの外縁か
ら突出した状態で該絶縁性フィルムに支持されて形成さ
れた配線パターンフィルムとを有し、前記半導体チップ
の電極端子が形成された領域の内側領域に、前記配線パ
ターンフィルムが電気的絶縁性を有する接着層を介して
前記配線パターンを支持する面側が接着され、前記配線
パターンの他端が前記電極端子に接続されると共に、該
他端側の露出部分が樹脂材によって封止されてなる半導
体装置において、前記絶縁性フィルムには、前記配線パ
ターンの中途部を露出させる透孔が形成されていること
を特徴とする。これにより、絶縁性フィルムに設けられ
た透孔から露出する配線パターンの中途部へ試験装置側
のピンまたはプローブを接触させることができ、外部接
続端子に傷や凹みが付くことはない。また、前記配線パ
ターンの中途部は、他の部分よりも幅広に形成する構成
とすると、試験装置側のピンまたはプローブを接触させ
易い。
は、半導体チップと、一端が外部接続端子に接続され、
他端が前記半導体チップの電極端子に電気的に接続され
る配線パターンが前記他端側が絶縁性フィルムの外縁か
ら突出した状態で該絶縁性フィルムに支持されて形成さ
れた配線パターンフィルムとを有し、前記半導体チップ
の電極端子が形成された領域の内側領域に、前記配線パ
ターンフィルムが電気的絶縁性を有する接着層を介して
前記配線パターンを支持する面側が接着され、前記配線
パターンの他端が前記電極端子に接続されると共に、該
他端側の露出部分が樹脂材によって封止されてなる半導
体装置において、前記絶縁性フィルムには、前記配線パ
ターンの中途部を露出させる透孔が形成されていること
を特徴とする。これにより、絶縁性フィルムに設けられ
た透孔から露出する配線パターンの中途部へ試験装置側
のピンまたはプローブを接触させることができ、外部接
続端子に傷や凹みが付くことはない。また、前記配線パ
ターンの中途部は、他の部分よりも幅広に形成する構成
とすると、試験装置側のピンまたはプローブを接触させ
易い。
【0009】
【発明の実施の形態】以下、本発明の好適な実施の形態
について説明する。 (第1の実施の形態)本実施の形態の特徴点は、半導体
装置の電気的試験を行うべく、試験装置側のピンまたは
プローブを接触させて試験用の電気信号を半導体装置に
入出力できる部位を外部接続端子5以外に設けて、外部
接続端子5の表面にピンやプローブによる傷や凹みを付
けないようにする点である。このため、図1に示すよう
に半導体装置に、保護膜としてのソルダレジスト16に
透孔72を設けて、配線パターン9(リード6も含む。
以下同様。)の中途部74を露出させている。以下、配
線パターン9の中途部74が露出した半導体装置の製法
と共にその構造について説明する。
について説明する。 (第1の実施の形態)本実施の形態の特徴点は、半導体
装置の電気的試験を行うべく、試験装置側のピンまたは
プローブを接触させて試験用の電気信号を半導体装置に
入出力できる部位を外部接続端子5以外に設けて、外部
接続端子5の表面にピンやプローブによる傷や凹みを付
けないようにする点である。このため、図1に示すよう
に半導体装置に、保護膜としてのソルダレジスト16に
透孔72を設けて、配線パターン9(リード6も含む。
以下同様。)の中途部74を露出させている。以下、配
線パターン9の中途部74が露出した半導体装置の製法
と共にその構造について説明する。
【0010】まず、図2において本発明に係る半導体装
置に用いられる配線パターンフィルム12の一実施形態
の構成と、配線パターンフィルム12のリード6を半導
体チップ10の電極端子8にボンディングするボンディ
ングツール22等の構成を示す。配線パターンフィルム
12の全体構成は従来の配線パターンフィルムの構成と
と同様で、配線パターン9の一端に外部接続端子5が形
成され、配線パターン9の他端が半導体チップ10の電
極端子8に接合されるリード6として形成され、絶縁性
フィルム40によって配線パターン9が支持されてい
る。配線パターンフィルム12はエラストマー等の柔軟
性を有する接着層14を介して半導体チップ10に接着
されている。
置に用いられる配線パターンフィルム12の一実施形態
の構成と、配線パターンフィルム12のリード6を半導
体チップ10の電極端子8にボンディングするボンディ
ングツール22等の構成を示す。配線パターンフィルム
12の全体構成は従来の配線パターンフィルムの構成と
と同様で、配線パターン9の一端に外部接続端子5が形
成され、配線パターン9の他端が半導体チップ10の電
極端子8に接合されるリード6として形成され、絶縁性
フィルム40によって配線パターン9が支持されてい
る。配線パターンフィルム12はエラストマー等の柔軟
性を有する接着層14を介して半導体チップ10に接着
されている。
【0011】ボンディングツール22を用いて配線パタ
ーンフィルム12のリード6を電極端子8にボンディン
グする方法は、リード6を切断する位置の上方からボン
ディングツール22を突き降ろし、リード6を突き切り
し、ボンディングツール22でリード6を押し曲げるよ
うにして電極端子8にボンディングする。これにより、
一端側が絶縁性フィルム40により支持され、配線パタ
ーン9の当該他端側が絶縁性フィルム40の外縁から側
方へ突出した状態で電極端子8へ電気的に接続される。
ーンフィルム12のリード6を電極端子8にボンディン
グする方法は、リード6を切断する位置の上方からボン
ディングツール22を突き降ろし、リード6を突き切り
し、ボンディングツール22でリード6を押し曲げるよ
うにして電極端子8にボンディングする。これにより、
一端側が絶縁性フィルム40により支持され、配線パタ
ーン9の当該他端側が絶縁性フィルム40の外縁から側
方へ突出した状態で電極端子8へ電気的に接続される。
【0012】次に、この配線パターンフィルム12の製
法およびこの配線パターンフィルム12を用いた半導体
装置の製法について詳細に説明しつつ、本発明に係る半
導体装置の構成について説明する。
法およびこの配線パターンフィルム12を用いた半導体
装置の製法について詳細に説明しつつ、本発明に係る半
導体装置の構成について説明する。
【0013】図3は配線パターン9およびリード6の導
体コアとして銅を使用する配線パターンフィルム12の
製造工程を示す。図3(a) は配線パターンフィルム12
の支持体として用いるポリイミドフィルム等の絶縁性フ
ィルム40である。まず第1工程は、この絶縁性フィル
ム40は片面に接着剤が被着したフィルムで、これにパ
ンチングを施して窓42をあけた後、絶縁性フィルム4
0の片面に銅箔44を接着する(図3(b) )。窓42は
半導体チップ10の電極端子8に接合するリード6を形
成する部分で、半導体チップ10の電極端子8の配置位
置に合わせて形成する。
体コアとして銅を使用する配線パターンフィルム12の
製造工程を示す。図3(a) は配線パターンフィルム12
の支持体として用いるポリイミドフィルム等の絶縁性フ
ィルム40である。まず第1工程は、この絶縁性フィル
ム40は片面に接着剤が被着したフィルムで、これにパ
ンチングを施して窓42をあけた後、絶縁性フィルム4
0の片面に銅箔44を接着する(図3(b) )。窓42は
半導体チップ10の電極端子8に接合するリード6を形
成する部分で、半導体チップ10の電極端子8の配置位
置に合わせて形成する。
【0014】次いで第2工程は、銅箔44をエッチング
し、配線パターン9、リード6およびランドを形成す
る。ランドははんだボール等の外部接続端子5を接合し
て支持する部位であり、外部接続端子5の大きさに合わ
せて配線パターン9と一体に接続して設ける。銅箔44
をエッチングしてこれらの配線パターン9等を形成する
方法は、いわゆるフォトリソグラフィ法による。
し、配線パターン9、リード6およびランドを形成す
る。ランドははんだボール等の外部接続端子5を接合し
て支持する部位であり、外部接続端子5の大きさに合わ
せて配線パターン9と一体に接続して設ける。銅箔44
をエッチングしてこれらの配線パターン9等を形成する
方法は、いわゆるフォトリソグラフィ法による。
【0015】すなわち、銅箔44の表面にレジスト45
を塗布し、所定のパターンで露光、現像して銅箔44を
除去する部分のみ露出させたレジストパターンを形成
し、このレジストパターンをマスクとして銅箔44をエ
ッチングする(図3(c) )。第3工程は、銅箔44をエ
ッチングした後、レジスト45とレジスト46を除去す
る。これにより、配線パターン9、リード6が形成され
る(図3(d) )。リード6は図のように、窓42の部分
でかけ渡すようにして支持される。
を塗布し、所定のパターンで露光、現像して銅箔44を
除去する部分のみ露出させたレジストパターンを形成
し、このレジストパターンをマスクとして銅箔44をエ
ッチングする(図3(c) )。第3工程は、銅箔44をエ
ッチングした後、レジスト45とレジスト46を除去す
る。これにより、配線パターン9、リード6が形成され
る(図3(d) )。リード6は図のように、窓42の部分
でかけ渡すようにして支持される。
【0016】次に第4工程は、配線パターン9の表面と
配線パターン9が形成された面の絶縁性フィルム40の
表面に配線パターンフィルム12を保護するためと外部
接続端子5を取り付けるために絶縁性を有する保護膜の
一例としてソルダレジスト48を塗布する。ソルダレジ
スト48をパターニングして、ランド9aが形成された
部位と配線パターン9の中途部74に対応した部位のソ
ルダレジスト48のみを除去する。これによって外部接
続端子5を接合するランド部分と試験装置のピンまたは
プローブを接触させる部分のみがソルダレジスト48の
領域内で露出し、ランド9a上には外部接続端子5を取
り付けることが可能になる。また配線パターン9の中途
部74を露出させる透孔72が形成される(図3(e)
)。
配線パターン9が形成された面の絶縁性フィルム40の
表面に配線パターンフィルム12を保護するためと外部
接続端子5を取り付けるために絶縁性を有する保護膜の
一例としてソルダレジスト48を塗布する。ソルダレジ
スト48をパターニングして、ランド9aが形成された
部位と配線パターン9の中途部74に対応した部位のソ
ルダレジスト48のみを除去する。これによって外部接
続端子5を接合するランド部分と試験装置のピンまたは
プローブを接触させる部分のみがソルダレジスト48の
領域内で露出し、ランド9a上には外部接続端子5を取
り付けることが可能になる。また配線パターン9の中途
部74を露出させる透孔72が形成される(図3(e)
)。
【0017】次に第5工程は、金めっきを施し、リード
6の外表面、ランド9aの表面および透孔72内に露出
する配線パターン9の中途部74の表面に金めっき層5
0を設ける。この金めっきによりリード6は銅のコア層
の表面が金めっき層50によって被覆されたものとなる
(図3(f))。
6の外表面、ランド9aの表面および透孔72内に露出
する配線パターン9の中途部74の表面に金めっき層5
0を設ける。この金めっきによりリード6は銅のコア層
の表面が金めっき層50によって被覆されたものとなる
(図3(f))。
【0018】次に、本実施形態ではボンディングツール
22の端面形状に対応させるべく、リード6に係合突起
30を形成する。係合突起30はリード6をレジストで
被覆し、係合突起30を形成する部位のみ露出させて金
めっきを施し、金めっきを盛り上げ形成することによっ
て形成することができる。なお、この操作では外部接続
端子5等の所要部位をレジストで遮蔽して行うようにす
る。図3(f) はリード6に係合突起30を形成した配線
パターンフィルム12を示す。なお、係合突起30を設
けるかわりに、リード6に係合凹部32あるいは係合孔
34を形成する場合は、リード6をエッチングして形成
するか、あるいは配線パターン9とリード6を形成する
工程(図3(d))で、同時に形成することもできる。ま
た、本実施形態のように、ボンディングツール22の端
面とリード6の当接面とを凹凸係合させない場合には、
この係合突起30や係合凹部32や係合孔34等を形成
する工程は必要でない。
22の端面形状に対応させるべく、リード6に係合突起
30を形成する。係合突起30はリード6をレジストで
被覆し、係合突起30を形成する部位のみ露出させて金
めっきを施し、金めっきを盛り上げ形成することによっ
て形成することができる。なお、この操作では外部接続
端子5等の所要部位をレジストで遮蔽して行うようにす
る。図3(f) はリード6に係合突起30を形成した配線
パターンフィルム12を示す。なお、係合突起30を設
けるかわりに、リード6に係合凹部32あるいは係合孔
34を形成する場合は、リード6をエッチングして形成
するか、あるいは配線パターン9とリード6を形成する
工程(図3(d))で、同時に形成することもできる。ま
た、本実施形態のように、ボンディングツール22の端
面とリード6の当接面とを凹凸係合させない場合には、
この係合突起30や係合凹部32や係合孔34等を形成
する工程は必要でない。
【0019】図4は上記方法によって得られた配線パタ
ーンフィルム12の平面形状とその要部拡大図を示す。
配線パターンフィルム12は外部接続端子5を支持する
ための中央部の絶縁性フィルム40aと、その周囲に枠
状に形成された絶縁性フィルム40bとの間にリード6
がかけ渡されて支持されたものとなる。
ーンフィルム12の平面形状とその要部拡大図を示す。
配線パターンフィルム12は外部接続端子5を支持する
ための中央部の絶縁性フィルム40aと、その周囲に枠
状に形成された絶縁性フィルム40bとの間にリード6
がかけ渡されて支持されたものとなる。
【0020】次に、半導体装置の製法について説明す
る。半導体装置を形成する場合は、この配線パターンフ
ィルム12を半導体チップ10に対して位置合わせし、
外部接続端子5を接合する面を外面として配線パターン
フィルム12を半導体チップ10に接着する。すなわ
ち、配線パターン9を支持する面の裏面側を接着する。
半導体チップ10に接着する部分は外部接続端子5を取
り付ける絶縁性フィルム40aの部分で、半導体チップ
10では電極端子8が配置される内側領域である(図
5)。配線パターンフィルム12を接着した後、ボンデ
ィングツール22で各々のリード6を電極端子8にボン
ディングする。次に、リード6のボンディング部の露出
部分に接着層14と同じ樹脂材14aを塗布して封止す
る。この後、ランド9aにはんだボールを接合して外部
接続端子5とし最終的に半導体装置製品として得られる
(図5)。また、図1に半導体装置の中途部74の要部
拡大断面図を示す。また、図9にこの隙間70部分の要
部平面図を示す。
る。半導体装置を形成する場合は、この配線パターンフ
ィルム12を半導体チップ10に対して位置合わせし、
外部接続端子5を接合する面を外面として配線パターン
フィルム12を半導体チップ10に接着する。すなわ
ち、配線パターン9を支持する面の裏面側を接着する。
半導体チップ10に接着する部分は外部接続端子5を取
り付ける絶縁性フィルム40aの部分で、半導体チップ
10では電極端子8が配置される内側領域である(図
5)。配線パターンフィルム12を接着した後、ボンデ
ィングツール22で各々のリード6を電極端子8にボン
ディングする。次に、リード6のボンディング部の露出
部分に接着層14と同じ樹脂材14aを塗布して封止す
る。この後、ランド9aにはんだボールを接合して外部
接続端子5とし最終的に半導体装置製品として得られる
(図5)。また、図1に半導体装置の中途部74の要部
拡大断面図を示す。また、図9にこの隙間70部分の要
部平面図を示す。
【0021】このように、絶縁性フィルム40aの領域
内(ソルダレジスト48の領域内でもある)に、外部接
続端子5以外に配線パターン9の中途部74に外部から
接触可能な透孔72を設けることによって、この中途部
74へ試験装置側のピンまたはプローブを接触させて半
導体チップ10自体の動作や半導体装置全体の接触の良
否等の電気的試験を行うことができ、外部接続端子5の
表面に傷や凹みを付ける心配がなくなる。
内(ソルダレジスト48の領域内でもある)に、外部接
続端子5以外に配線パターン9の中途部74に外部から
接触可能な透孔72を設けることによって、この中途部
74へ試験装置側のピンまたはプローブを接触させて半
導体チップ10自体の動作や半導体装置全体の接触の良
否等の電気的試験を行うことができ、外部接続端子5の
表面に傷や凹みを付ける心配がなくなる。
【0022】(第2の実施の形態)本実施の形態では、
他の製法により製造される配線パターンフィルム12を
用いて製造する半導体装置について説明する。特徴点
は、第1の実施の形態と同様であり、試験装置側のピン
またはプローブを接触させて試験用の電気信号を半導体
装置に入出力できる部位を外部接続端子5以外に設ける
点である。このため、図6に示すように半導体装置にお
いて、絶縁性フィルム40に透孔72を設けて配線パタ
ーン9の中途部74を露出させている。
他の製法により製造される配線パターンフィルム12を
用いて製造する半導体装置について説明する。特徴点
は、第1の実施の形態と同様であり、試験装置側のピン
またはプローブを接触させて試験用の電気信号を半導体
装置に入出力できる部位を外部接続端子5以外に設ける
点である。このため、図6に示すように半導体装置にお
いて、絶縁性フィルム40に透孔72を設けて配線パタ
ーン9の中途部74を露出させている。
【0023】図7は配線パターンフィルム12を形成す
る他の製造工程を示す。本方法では絶縁性フィルム40
の片面に銅箔44を被着した片面銅張りフィルム60を
使用する(図7(a) )。まず、第1工程として、この片
面銅張りフィルム60の銅箔44上に配線パターン9と
リード6とを形成するための金めっきを施す。前述した
ように配線パターン9は外部接続端子5とリード6とを
電気的に接続するためのものであり、リード6は半導体
チップ10の電極端子8とボンディングするためのもの
である。
る他の製造工程を示す。本方法では絶縁性フィルム40
の片面に銅箔44を被着した片面銅張りフィルム60を
使用する(図7(a) )。まず、第1工程として、この片
面銅張りフィルム60の銅箔44上に配線パターン9と
リード6とを形成するための金めっきを施す。前述した
ように配線パターン9は外部接続端子5とリード6とを
電気的に接続するためのものであり、リード6は半導体
チップ10の電極端子8とボンディングするためのもの
である。
【0024】詳細には、図7(b) に示すように銅箔44
上にレジスト45を塗布し、配線パターン9およびリー
ド6を形成する部位のみを露出させたレジストパターン
を形成する。この状態で銅箔44に金めっきを施し、銅
箔44上に金めっき層62を形成する(図7(c))。次
に、第2工程として、レジスト45を除去する。これに
より、図7(d) に示すように銅箔44上に金めっき層6
2が所定のパターンで形成される。次に、第3工程とし
て、外部接続端子5を形成するため、絶縁性フィルム4
0に接続孔64を形成する。接続孔64はレーザ光やエ
ッチングを利用して形成することができる。接続孔64
は外部接続端子5を形成する部位で配線パターン9とな
る銅箔44を露出させるように形成する(図7(e) )。
上にレジスト45を塗布し、配線パターン9およびリー
ド6を形成する部位のみを露出させたレジストパターン
を形成する。この状態で銅箔44に金めっきを施し、銅
箔44上に金めっき層62を形成する(図7(c))。次
に、第2工程として、レジスト45を除去する。これに
より、図7(d) に示すように銅箔44上に金めっき層6
2が所定のパターンで形成される。次に、第3工程とし
て、外部接続端子5を形成するため、絶縁性フィルム4
0に接続孔64を形成する。接続孔64はレーザ光やエ
ッチングを利用して形成することができる。接続孔64
は外部接続端子5を形成する部位で配線パターン9とな
る銅箔44を露出させるように形成する(図7(e) )。
【0025】次に、第4工程として、外部接続端子5を
接続孔64内にめっきを施すことによってバンプ状に形
成する。銅箔44は絶縁性フィルム40の全面に被着形
成されているから、銅箔44をめっき給電層として電解
めっきによりめっきを盛り上げることができる(図7
(f) )。次に、第5工程では、リード6をボンディング
するための窓42と、試験装置側のピンまたはプローブ
を配線パターン9の中途部74に接触させるための透孔
72を絶縁性フィルム40に形成し、さらに銅箔44の
みを選択的に除去できるエッチング液を使用して銅箔4
4をエッチングする。図7(f) は銅箔44をエッチング
した後の状態である。窓42と透孔72内では金めっき
層62がボンディング用のリード6として残る。
接続孔64内にめっきを施すことによってバンプ状に形
成する。銅箔44は絶縁性フィルム40の全面に被着形
成されているから、銅箔44をめっき給電層として電解
めっきによりめっきを盛り上げることができる(図7
(f) )。次に、第5工程では、リード6をボンディング
するための窓42と、試験装置側のピンまたはプローブ
を配線パターン9の中途部74に接触させるための透孔
72を絶縁性フィルム40に形成し、さらに銅箔44の
みを選択的に除去できるエッチング液を使用して銅箔4
4をエッチングする。図7(f) は銅箔44をエッチング
した後の状態である。窓42と透孔72内では金めっき
層62がボンディング用のリード6として残る。
【0026】上記のように、リード6は金めっき層62
によって形成されるから、金めっき層62はリード6の
所要の強度等が得られるようめっき厚を適宜設定する必
要がある。また、透孔72の形状に合わせて透孔72か
ら露出する配線パターン9の中途部74の形状を試験装
置側のピンまたはプローブを接触させ易いように幅広に
予め形成しておいても良い。この配線パターンフィルム
12は絶縁性フィルム40の一方の面に外部接続端子5
が形成され、絶縁性フィルム40の他方の面に配線パタ
ーン9とリード6が支持されている。
によって形成されるから、金めっき層62はリード6の
所要の強度等が得られるようめっき厚を適宜設定する必
要がある。また、透孔72の形状に合わせて透孔72か
ら露出する配線パターン9の中途部74の形状を試験装
置側のピンまたはプローブを接触させ易いように幅広に
予め形成しておいても良い。この配線パターンフィルム
12は絶縁性フィルム40の一方の面に外部接続端子5
が形成され、絶縁性フィルム40の他方の面に配線パタ
ーン9とリード6が支持されている。
【0027】この配線パターンフィルム12を使用して
チップサイズの半導体装置を形成する場合も前述した方
法と同様である。半導体チップ10に接着層14を介し
て配線パターンフィルム12を接着し、ボンディングツ
ール22によってリード6を突き切るようにしながら半
導体チップ10の電極端子8に各々のリード6をボンデ
ィングする。
チップサイズの半導体装置を形成する場合も前述した方
法と同様である。半導体チップ10に接着層14を介し
て配線パターンフィルム12を接着し、ボンディングツ
ール22によってリード6を突き切るようにしながら半
導体チップ10の電極端子8に各々のリード6をボンデ
ィングする。
【0028】次に、半導体装置の製法について説明す
る。半導体装置を形成する場合は、この配線パターンフ
ィルム12を半導体チップ10に対して位置合わせし、
外部接続端子5を接合する面を外面として配線パターン
フィルム12を半導体チップ10に接着する。すなわ
ち、配線パターン9を支持する面側を接着する。半導体
チップ10に接着する部分は外部接続端子5が形成され
た絶縁性フィルム40aの部分で、半導体チップ10で
は電極端子8が配置される内側領域である(図7(f)
等)。配線パターンフィルム12を接着した後、ボンデ
ィングツール22で各々のリード6を電極端子8にボン
ディングする。次に、リード6のボンディング部の露出
部分に接着層14と同じ樹脂材14aを塗布して封止す
る。これにより、最終的に半導体装置が得られる(図
8)。
る。半導体装置を形成する場合は、この配線パターンフ
ィルム12を半導体チップ10に対して位置合わせし、
外部接続端子5を接合する面を外面として配線パターン
フィルム12を半導体チップ10に接着する。すなわ
ち、配線パターン9を支持する面側を接着する。半導体
チップ10に接着する部分は外部接続端子5が形成され
た絶縁性フィルム40aの部分で、半導体チップ10で
は電極端子8が配置される内側領域である(図7(f)
等)。配線パターンフィルム12を接着した後、ボンデ
ィングツール22で各々のリード6を電極端子8にボン
ディングする。次に、リード6のボンディング部の露出
部分に接着層14と同じ樹脂材14aを塗布して封止す
る。これにより、最終的に半導体装置が得られる(図
8)。
【0029】このように、外部接続端子5以外に配線パ
ターン9の中途部74に外部から接触可能な透孔72を
設けることによって、この中途部74へ試験装置側のピ
ンまたはプローブを接触させて電気的試験を行うことが
でき、外部接続端子5の表面に傷や凹みを付ける心配が
なくなる。本実施の形態の半導体装置では、外部接続端
子5が配置される実装面が絶縁性フィルム40によって
被覆されて保護されている。
ターン9の中途部74に外部から接触可能な透孔72を
設けることによって、この中途部74へ試験装置側のピ
ンまたはプローブを接触させて電気的試験を行うことが
でき、外部接続端子5の表面に傷や凹みを付ける心配が
なくなる。本実施の形態の半導体装置では、外部接続端
子5が配置される実装面が絶縁性フィルム40によって
被覆されて保護されている。
【0030】また、透孔72を介して外部に露出する配
線パターン9の中途部74は、図9に示すように配線パ
ターン9の他の部分と同じ幅のものであっても良いし、
さらに図10に示すように他の部分よりも幅広(本実施
の形態では一例として円形であるが、楕円や方形等の多
角形であっても良い)に形成し、試験装置側のピンまた
はプローブを接触させ易くすると一層良い。なお、この
場合には配線パターン9の間隔がファインな場合には図
11に示すように互い違いに配置すると、配線パターン
9の幅広部分が互いに干渉しにくくなる。また、中途部
74を図12に示すように分岐させて形成させても良
い。また、透孔72の形状も円形でも方形等の多角形で
あっても良い。
線パターン9の中途部74は、図9に示すように配線パ
ターン9の他の部分と同じ幅のものであっても良いし、
さらに図10に示すように他の部分よりも幅広(本実施
の形態では一例として円形であるが、楕円や方形等の多
角形であっても良い)に形成し、試験装置側のピンまた
はプローブを接触させ易くすると一層良い。なお、この
場合には配線パターン9の間隔がファインな場合には図
11に示すように互い違いに配置すると、配線パターン
9の幅広部分が互いに干渉しにくくなる。また、中途部
74を図12に示すように分岐させて形成させても良
い。また、透孔72の形状も円形でも方形等の多角形で
あっても良い。
【0031】なお、上述した第1の実施の形態、第2の
実施の形態の半導体装置では接着層14を介して配線パ
ターンフィルム12を半導体チップ10に接着したが、
接着層14を用いずに絶縁性フィルム40自体の接着性
を利用して配線パターンフィルム12を半導体チップ1
0に接着することも可能である。また、前記実施形態の
半導体装置ではいずれも半導体チップ10の縁部近傍に
電極端子8が配置され、配線パターンフィルム12の周
縁からリード6を延出させてリード6を電極端子8にボ
ンディングしている。半導体チップ10の電極端子8は
必ずしもこのように縁部近傍にのみ配置されるのではな
く、半導体チップ10の中央部付近に配置される場合も
ある。
実施の形態の半導体装置では接着層14を介して配線パ
ターンフィルム12を半導体チップ10に接着したが、
接着層14を用いずに絶縁性フィルム40自体の接着性
を利用して配線パターンフィルム12を半導体チップ1
0に接着することも可能である。また、前記実施形態の
半導体装置ではいずれも半導体チップ10の縁部近傍に
電極端子8が配置され、配線パターンフィルム12の周
縁からリード6を延出させてリード6を電極端子8にボ
ンディングしている。半導体チップ10の電極端子8は
必ずしもこのように縁部近傍にのみ配置されるのではな
く、半導体チップ10の中央部付近に配置される場合も
ある。
【0032】また、本実施の形態では半導体チップを保
持するためのカンは使用していないが、従来例で説明し
たようにカン7を使用する半導体装置にも同様に適用で
きる。
持するためのカンは使用していないが、従来例で説明し
たようにカン7を使用する半導体装置にも同様に適用で
きる。
【0033】
【発明の効果】本発明に係る半導体装置によれば、露出
する配線パターンの中途部へ試験装置側のピンまたはプ
ローブを接触させることができ、外部接続端子にピンま
たはプローブを接触させる必要がなくなるために、外部
接続端子に傷や凹みが付くことを防止でき、はんだ付け
不良が発生しにくくなるという効果がある。
する配線パターンの中途部へ試験装置側のピンまたはプ
ローブを接触させることができ、外部接続端子にピンま
たはプローブを接触させる必要がなくなるために、外部
接続端子に傷や凹みが付くことを防止でき、はんだ付け
不良が発生しにくくなるという効果がある。
【図1】本発明に係る半導体装置の第1の実施の形態に
おいて、レジストに透孔を設けて配線パターンの中途部
を外方に露出させた構成を示す要部拡大断面図。
おいて、レジストに透孔を設けて配線パターンの中途部
を外方に露出させた構成を示す要部拡大断面図。
【図2】配線パターンフィルムのリードを電極端子にボ
ンディングする方法を示す説明図。
ンディングする方法を示す説明図。
【図3】配線パターンフィルムの製造方法を示す説明
図。
図。
【図4】図3により製造された配線パターンフィルムの
平面図。
平面図。
【図5】図1の半導体装置の全体の内部構造を示す断面
図。
図。
【図6】本発明に係る半導体装置の第2の実施の形態に
おいて、絶縁性フィルムに透孔を設けて配線パターンの
中途部を外方に露出させた構成を示す要部拡大断面図。
おいて、絶縁性フィルムに透孔を設けて配線パターンの
中途部を外方に露出させた構成を示す要部拡大断面図。
【図7】配線パターンフィルムの他の製造方法を示す説
明図。
明図。
【図8】図6の半導体装置の全体の内部構造を示す断面
図。
図。
【図9】透孔から露出させる配線パターンの中途部の形
状を示す半導体装置の要部平面図。
状を示す半導体装置の要部平面図。
【図10】透孔から露出させる配線パターンの中途部の
形状の他の実施の形態(幅広に形成した場合)を示す半
導体装置の要部平面図。
形状の他の実施の形態(幅広に形成した場合)を示す半
導体装置の要部平面図。
【図11】透孔から露出させる配線パターンの中途部の
形状の他の実施の形態(幅広で互い違いに配置した場
合)を示す半導体装置の要部平面図。
形状の他の実施の形態(幅広で互い違いに配置した場
合)を示す半導体装置の要部平面図。
【図12】透孔から露出させる配線パターンの中途部の
形状の他の実施の形態(配線パターンを分岐させた場
合)を示す半導体装置の要部平面図。
形状の他の実施の形態(配線パターンを分岐させた場
合)を示す半導体装置の要部平面図。
【図13】従来の半導体装置を外部接続端子形成面から
見た平面図。
見た平面図。
【図14】図13の半導体装置の半導体チップと配線パ
ターンフィルムのリードとの接合状態を示す断面図。
ターンフィルムのリードとの接合状態を示す断面図。
5 外部接続端子 6 リード 8 電極端子 9 配線パターン 10 半導体チップ 12 配線パターンフィルム 14 接着層 14a 封止用の樹脂材 16 保護膜としてのソルダレジスト 40 絶縁性フィルム 72 透孔 74 中途部
Claims (3)
- 【請求項1】 半導体チップと、 一端が外部接続端子に接続され、他端が前記半導体チッ
プの電極端子に電気的に接続される配線パターンが前記
他端側が絶縁性フィルムの外縁から突出した状態で該絶
縁性フィルムに支持されると共に、絶縁性フィルムの前
記配線パターンを支持する面側が電気的絶縁性を有する
保護膜で被覆されて形成された配線パターンフィルムと
を有し、 前記半導体チップの電極端子が形成された領域の内側領
域に、前記配線パターンフィルムが電気的絶縁性を有す
る接着層を介して前記配線パターンを支持する面の裏面
側が接着され、前記配線パターンの他端が前記電極端子
に接続されると共に、該他端側の露出部分が樹脂材によ
って封止されてなる半導体装置において、 前記保護膜には、前記配線パターンの中途部を露出させ
る透孔が形成されていることを特徴とする半導体装置。 - 【請求項2】 半導体チップと、 一端が外部接続端子に接続され、他端が前記半導体チッ
プの電極端子に電気的に接続される配線パターンが前記
他端側が絶縁性フィルムの外縁から突出した状態で該絶
縁性フィルムに支持されて形成された配線パターンフィ
ルムとを有し、 前記半導体チップの電極端子が形成された領域の内側領
域に、前記配線パターンフィルムが電気的絶縁性を有す
る接着層を介して前記配線パターンを支持する面側が接
着され、前記配線パターンの他端が前記電極端子に接続
されると共に、該他端側の露出部分が樹脂材によって封
止されてなる半導体装置において、 前記絶縁性フィルムには、前記配線パターンの中途部を
露出させる透孔が形成されていることを特徴とする半導
体装置。 - 【請求項3】 前記配線パターンの中途部は、他の部分
よりも幅広に形成されていることを特徴とする請求項1
または2記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13968397A JPH10335524A (ja) | 1997-05-29 | 1997-05-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13968397A JPH10335524A (ja) | 1997-05-29 | 1997-05-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335524A true JPH10335524A (ja) | 1998-12-18 |
Family
ID=15251007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13968397A Pending JPH10335524A (ja) | 1997-05-29 | 1997-05-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335524A (ja) |
-
1997
- 1997-05-29 JP JP13968397A patent/JPH10335524A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0856889B1 (en) | Semiconductor device mount structure and semiconductor device mounting method | |
| KR100223727B1 (ko) | 반도체 장치 | |
| KR101944795B1 (ko) | 테이프 필름 패키지 및 그의 제조방법 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
| JP2001156120A (ja) | テープキャリア、テープキャリアの製造方法、およびパッケージの製造方法 | |
| JP3921163B2 (ja) | スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品 | |
| JP6208486B2 (ja) | プローブカード及びその製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JPH10335524A (ja) | 半導体装置 | |
| JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001194387A (ja) | コンタクトプローブおよびその製造方法 | |
| JPH09246331A (ja) | 半導体装置の製造方法及びこれに用いる配線パターンフィルム | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JP3409380B2 (ja) | プリント基板装置 | |
| JPH11233566A (ja) | 半導体装置用配線パターンフィルム | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP3027851B2 (ja) | 電気回路部品の接続方法 | |
| JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 | |
| JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JPH10300783A (ja) | コンタクトプローブおよびそれを備えたプローブ装置 |