JPH10335822A

JPH10335822A - 積層セラミック回路基板

Info

Publication number: JPH10335822A
Application number: JP9140621A
Authority: JP
Inventors: Akihiro Sakanoue; 聡浩坂ノ上; Tsutomu Oda; 勉小田; Kazumasa Furuhashi; 和雅古橋
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1997-05-29
Filing date: 1997-05-29
Publication date: 1998-12-18

Abstract

(57)【要約】【課題】表面配線導体の形成位置の精度を高めることが
でき、チップ状電子部品を高い精度で実装することがで
きるとともに、位置決め処理が簡単に行え、製造効率に
も優れた積層セラミック回路基板を提供する。【解決手段】層間に内部配線導体２・・・が形成された
複数のセラミック層１ａ〜１ｆを積層されて成る積層体
の表面に、前記内部配線導体２・・・と接続する表面配
線導体及び該表面配線導体３に接合された電子部品５が
夫々配された積層セラミック回路基板であって、前記積
層体は、その厚み方向に、複数のセラミック層１ａ〜１
ｆに形成した貫通孔６ａ〜６ｆが重なる位置決め貫通孔
６が形成されているとともに、表面を構成するセラミッ
ク層１ａの貫通孔６ａの開口径が最小開口径となってい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層体の表面にチ
ップ状電子部品を搭載した積層セラミック回路基板に関
するものであり、そのチップ状電子部品の搭載位置が高
精度に行える積層セラミック回路基板に関するものであ
る。

【０００２】

【従来の技術】従来、回路基板の表面配線導体にチップ
状電子部品を半田などの導電性接合材を介して接合する
場合には、所定配線位置にチップ状電子部品が正確に位
置合わせを行うことが重要である。

【０００３】例えば、製造方法、特に表面配線導体を形
成する上で焼成工程を行う必要がないガラス−エポキシ
系の有機基板からなる回路基板においては、表面の配線
導体の形成と同時に回路基板の表面の一部に、表面の配
線導体と同一材料からなる所定形状の位置合わせマーク
を形成していた。

【０００４】そして、光学的な読み取りセンサーと連結
したマウンターでもって、チップ状電子部品を、位置合
わせマークを確認しながら、所定位置に載置して、半田
接合していた。

【０００５】また、光学的な読み取りセンサーを用いて
所定位置を算出することでは、処理時間に限界があるた
め、位置合わせを機械的に行う構造の回路基板がある。

【０００６】例えば、回路基板の一部に、基板の厚み方
向を貫く位置合わせ貫通孔を形成しておく。

【０００７】そして、マウンターにおいては、この貫通
孔に挿通する位置合わせピンを有しており、位置合わせ
ピンに、複数の回路基板を重ねた状態でを挿通してお
き、この位置合わせを行っていた。この場合には、複数
の回路基板を重ねた状態でを挿通しておくため、ホルダ
ーとし動作を行うことにもなる。

【０００８】この場合には、ピンとチップ状電子部品を
載置する所定配線導体間の位置関係が重要となる。

【０００９】上述の有機基板の回路基板に比較して、セ
ラミック回路基板の場合には、表面配線導体の形成にお
いて、導電性ペーストの印刷、焼成という工程が必要と
なっでくる。

【００１０】従って、表面配線導体となる導電性ペース
トの印刷時に、回路基板の表面の一部に位置合わせマー
クを同時に印刷し、焼付けることが考えられる。

【００１１】しかし、印刷時においてはペーストダレに
よって位置合わせマークの形状が安定しないこと、ま
た、焼成時においては、印刷した導体が焼結挙動によっ
て若干収縮してしまうことなどが発生してしまい、チッ
プ状電子部品を安定して所定位置に載置することが困難
であった。

【００１２】さらに、積層構造のセラミック回路基板に
おいては、各セラミック層間の導通を同時に達成しなが
ら、表面部分では、チップ状電子部品を所定位置に載置
しなくてはならない。

【００１３】

【発明が解決しようとする課題】上述の積層セラミック
回路基板においても、上述のように貫通孔を形成して、
位置合わせピンを挿通することも考えられるが、この貫
通孔は、グリーンシートの状態で形成する必要がある。

【００１４】しかし、グリーンシートの状態で貫通孔を
形成することができても、グリーンシートの積層位置ズ
レ、約５０μｍ程度が発生することになる。個々の貫通
孔を所定形状に形成しても、積層した状態で歪んだ形状
となってしまう。このような貫通孔に位置合わせピンを
挿通しても、位置合わせピンが貫通孔に挿通で出来なか
った。また、ピンの径を位置合わせ貫通孔の径に比較し
て若干小さくして挿通可能なようにすると、貫通孔内で
ピンが遊んでしまい、安定した位置合わせが達成できな
かった。

【００１５】従って、表面配線導体を導電性ペーストで
印刷する際ににも、この貫通孔を基準に印刷しても、位
置合わせ貫通孔と位置合わせピンとの正確な位置決めが
困難であるため、表面配線導体を位置精度を高めて印刷
することが困難であった。

【００１６】しかも、最近は、チップ状電子部品の形状
が、「１００５」と言われる平面形状が１．０ｍｍ×
０．５ｍｍと非常に小型化されている。このようなチッ
プ状電子部品を実装する際には、０．１ｍｍの実装精度
が必要となり、この精度を保つことが困難であった。

【００１７】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、位置合わせ貫通孔の構造を改
良することにより、チップ状電子部品を高い精度で実装
することができるとともに、位置決め処理が簡単に行え
る積層セラミック回路基板を提供することにある。

【００１８】

【課題を解決するための手段】本発明によれば、層間に
内部配線導体を介在させて複数のセラミック層を積層し
た積層体の表面に前記内部配線導体と接続する表面配線
導体及び該表面配線導体に接合された電子部品が夫々形
成された積層セラミック回路基板であって、前記積層体
の各セラミック層は、その各々に同一軸の貫通孔が形成
されており、且つ表面セラミック層の貫通孔の開口径
が、他のセラミック層の貫通孔の開口径に比較して最小
であることを特徴とする積層セラミック回路基板であ
る。

【００１９】

【作用】本発明によれば、積層セラミック回路基板は、
基板の厚み方向を貫く位置合わせ貫通孔を形成したた
め、表面配線導体にチップ状電子部品を実装するにあた
り、光学的画像認識装置のみならず、位置合わせピンに
よる機械的な位置合わせを行うことができるため、位置
合わせ処理に要する時間が短縮できる。

【００２０】また、積層セラミック回路基板の貫通孔
は、表面のセラミック層に形成した貫通孔の開口径が、
全体の貫通孔ないで最小な開口径となっているため、こ
の貫通孔の開口径は、表面セラミック層の貫通孔で規制
されることになる。従って、各セラミック層を積層した
時に発生する積層ズレを、表面セラミック層の貫通孔の
開口径と他のセラミック層の開口径との差で吸収するこ
とができるため、貫通孔の形状が歪んでしまうことがな
い。尚、上述の差とは、セラミック層の積層ズレを考慮
して５０μｍ以上差を設けることが望ましい。

【００２１】従って、位置合わせピンの径を、焼成処理
で発生するセラミック層の収縮及びこの最小開口径に合
わせれば、位置合わせピンを位置合わせ貫通孔内に簡単
に挿通することができる。しかも、表面配線導体を導電
性ペーストで印刷する場合にも、この最小開口径を規制
する貫通孔を基準に印刷すればよい。

【００２２】上述のようの構成により、積層セラミック
回路基板であっても、「１００５」と呼ばれる非常に小
さなチップ状電子部品の実装にあたり、光学的認識装置
を用いることなく、簡単に実装することができる。

【００２３】

【発明の実施の形態】以下、本発明の積層セラミック回
路基板及びその製造方法を図面に基づいて説明する。

【００２４】図１は、本発明に係る積層セラミック回路
基板の断面図であり、図２は、位置合わせ貫通孔部分の
平面図である。

【００２５】図において、１０は積層セラミック回路基
板であり、積層セラミック回路基板１０は、例えばセラ
ミック層１ａ〜１ｆが積層された積層体１と、該積層体
１の各セラミック層１ａ〜１ｆ間に形成された内部配線
導体２・・・と、積層体１の表面に形成された表面配線
導体３、各セラミック層１ａ〜１ｆの厚み方向に形成さ
れ、内部配線導体２どうしまたは内部配線導体２と表面
配線導体３との間を接合するビアホール導体４、前記表
面配配線導体３に半田接合された電子部品５とから構成
され、表面配線導体３と離れて所定回路とは関係ない位
置に形成された位置合わせ貫通孔６を有している。

【００２６】セラミック層１ａ〜１ｆは、アルミナ、ム
ライト、酸化チタン、チタン酸バリウムなどの絶縁性セ
ラミックやアルミナと低融点ガラス成分とからなるガラ
ス−セラミックなどから構成されている。

【００２７】内部導体導体２・・・、ビアホール導体４
は、積層体基板１内に内層され、表面配線導体３や、表
面配線導体３に接続した電子部品５とともに所定回路を
構成するものであり、タングステン系（タングステン単
体及びその合金）、モリブデン系、銀系、銅系などを主
成分とした導体からなる。尚、内部導体パターン２の厚
みは８〜１５μｍ程度であり、ビアホール導体の直径は
任意な値とすることができるが、例えば直径は５０〜１
５０μｍである。

【００２８】また、表面配線導体３は、積層セラミック
回路基板１０の主面に形成され、例えば表面側主面に形
成された表面配線導体３は、配線パターンとして、ま
た、電子部品５を接合するためのパッドとして、また、
インダクタンス成分を発生させるパターンとして作用
し、裏面側主面に形成された表面配線導体３は、配線パ
ターンとして、また、外部の回路と接続する端子電極パ
ターンとして作用し、タングステン系（タングステン単
体及びその合金）、モリブデン系、銀系、銅系など導体
からなり、さらに必要に応じて表面にメッキ処理が施さ
れている。

【００２９】上述の内部配線導体２は、セラミック層１
ａ〜１ｆとなるセラミックグリーンシート上に、上述の
金属材料を主成分とする導電性ペーストを所定パターン
に印刷して形成され、グリーンシートの積層後、グリー
ンシート積層体の焼成処理と同時に焼結される。

【００３０】また、ビアホール導体４は、セラミック層
１ａ〜１ｆとなるセラミックグリーンシートに所定位置
に貫通孔を形成し、例えば内部配線導体２となる導電性
ペーストの印刷時に、導電性ペーストが貫通孔に充填さ
れ、グリーンシートの積層後、グリーンシート積層体の
焼成処理と同時に焼結される。尚、ビアホール導体４と
なる導体は、セラミック層１ａ〜１ｆの焼結収縮率を考
慮して、内部配線導体２となる導電性ペーストと異なる
成分の導電性ペーストを用いてもよい。

【００３１】さらに、表面配線導体３は、上述の内部配
線導体２やビアホール導体４のように、セラミック層１
ａや１ｆとなるグリーンシートの表面又は裏面に上述の
金属材料を主成分となる導電性ペーストを用いて形成
し、所定パターンに印刷し、グリーンシートの積層後、
グリーンシート積層体の焼成処理と同時に焼結してもよ
い。また、グリーンシートの表面に形成せず、内部配線
導体２、ビアホール導体４となる導体を有するグリーン
シートを積層した後に、積層体の表面に導電性ペースト
を印刷して、積層体と同時に焼成処理したり、また、焼
成処理までは表面配線導体２を形成せず、焼成された積
層体の表裏両主面に導電性ペーストを用いて所定パター
ンに印刷し、焼きつけ処理しても構わない。

【００３２】電子部品５は、チップ状積層コンデンサ、
チップ抵抗器、トランジスタ、発振部品、半導体ＩＣな
どが例示でき、半田などの導電性接合材で、ろう付けな
どによって、表面配線導体３のパッド部分に実装され
る。

【００３３】本発明の特徴的なことは、セラミック層１
ａ〜１ｆが積層してなる積層セラミック回路基板１０の
所定回路とは関係のない周囲近傍の複数箇所、望ましく
は、矩形状の積層セラミック回路基板１０の各角部近傍
に、各セラミック層１ａ〜１ｆの厚み方向を貫くように
位置合わせ貫通孔６が形成されている。この貫通孔６は
各セラミック層１ａ〜１ｆに形成された貫通孔６ａ〜６
ｆが同一軸に重なりあって構成されるが、表面セラミッ
ク層１ａの貫通孔６ａの開口径は例えば１〜５ｍｍ程度
であり、他のセラミック層１ｂ〜１ｆの貫通孔６ａ〜６
ｆの開口径は、貫通孔６ａよりも少なくとも５０μｍ程
度大きな開口径となっている。

【００３４】この位置合わせ貫通孔６は、セラミック層
１ａ〜１ｆとなるグリーンシートにビアホール導体７と
なる貫通孔を形成する際に、同時に、パンチング処理等
によって形成され、各セラミック層１ａ〜１ｆに形成さ
れる。即ち、位置合わせ貫通孔６は、各セラミック層１
ａ〜１ｆに形成された貫通孔６ａ〜６ｆが同一軸上に重
なりあって形成される。

【００３５】各セラミック層１ａ〜１ｆにおいて、この
貫通孔６ａ〜６ｆは、グリーンシート上に導電性ペース
トを用いて、内部配線導体２や表面配線導体３となる導
体を印刷する際、また、ビアホール導体７の貫通孔に導
電性ペーストを印刷充填する際の位置基準となるもので
あり、さらに、各グリーンシートを積層する際に、積層
位置ズレの状態を目視確認するための検査孔となる。

【００３６】上述したように、グリーンシートの積層に
あたっては、５０μｍ程度の積層ズレが発生してしてし
まう。その程度の積層ズレが許容できるように内部配線
導体２、ビアホール導体４、表面配線導体３が設計され
ている。

【００３７】しかし、例えば５０μｍ以上の積層ズレが
発生した場合、この貫通孔６ａ〜６ｆの重なり状態を表
面側から目視すると、表面側のセラミック１ａの貫通孔
６ａの開口から、その下部に積層されたセラミック層１
ｂ〜１ｆの貫通孔６ｂ〜６ｆの縁部が現れることにな
る。即ち、いずれかのセラミック層１ｂ〜１ｆで大きな
積層ズレが発生していることが確認できる。

【００３８】また、グリーンシートを積層した後、特に
焼成処理した積層体１に表面配線導体２となる導体を導
電性ペーストを用いて印刷形成する際に、セラミック層
１ａに形成した最小開口径の貫通孔６ａを基準に導体を
形成することができるので、印刷精度が向上させること
ができる。

【００３９】また、上述のように各グリーンシートの積
層工程中の位置合わせのみならず、この貫通孔６は、電
子部品５の実装工程で、実装精度、実装処理効率が向上
する。

【００４０】従来は、表面配線導体３中のパッドを検出
して、電子部品を実装するあたり、積層セラミック回路
基板の表面に形成していた位置合わせマーキングを光学
的センサーで認識させ、この結果からパッドの位置を割
り出していたが、本発明の構造では、積層セラミック回
路基板１０の複数箇所に形成した貫通孔６に、電子部品
マウンターと連動した位置合わせピンを挿通して、位置
合わせピンと表面配線導体３のパッドとの相対的な位置
関係により、実装すべきパッド位置を特定することがで
きる。

【００４１】即ち、従来のように、基板毎の画像認識を
行う必要は全くなく、積層セラミック回路基板１０の表
面配線導体３のパッドを検出するために、位置合わせピ
ンを用いた機械的な位置合わせとなるため、非常に実装
処理の効率が向上することになる。しかも、この位置合
わせピンに電子部品５を実装前の複数の積層セラミック
回路基板１０を挿通させておけば、実装効率は一層向上
する。

【００４２】特に、貫通孔６の開口径が、表面配線導体
３を形成したセラミック層１ａの貫通孔６ａで最小径と
なるため、位置合わせピンの直径をこの貫通孔６ａのみ
に合わせておけば、貫通孔６に位置合わせピンの挿通が
簡単に行え、同時に、貫通孔６ないでの位置合わせの遊
びが少ないため、電子部品５の実装精度が向上する。

【００４３】例えば、積層セラミック回路基板の各セラ
ミック層に同一開口径の貫通孔を形成した場合、各貫通
孔の重なり具合によって、貫通孔全体の開口が歪んでし
まう。

【００４４】即ち、この貫通孔に挿通する位置合わせピ
ンの直径を、歪んだ開口の貫通孔を考慮してある程度小
さくして用いる必要がある。これでは、パッドに配置す
る電子部品の実装精度を５０μｍ以内にすることが難し
かった。

【００４５】本発明では、表面のセラミック層１ａの貫
通孔６ａが、他のセラミック層１ｂ〜１ｆの貫通孔６ｂ
〜６ｆに比較して最小開口径であり、この貫通孔６ａを
基準孔として位置合わせピンの直径を決定すれば、表面
配線導体３との位置関係が明確に特定できることにな
る。その結果、電子部品５の実装精度を５０μｍ程度に
することが簡単となり、電子部品５として「１００５」
と言われる超小型チップ状電子部品（平面形状が１．０
ｍｍ×０．５ｍｍ）を精度高く実装できることになる。

【００４６】なお、上述の説明において、電子部品５の
実装位置決め手段として、貫通孔に位置合わせピンを挿
通する機械的な位置決め手段で説明したが、実装処理時
間に劣る光学センサーを用いた画像認識によって行って
もよい。即ち、貫通孔６( 実際には開口径の最小なセラ
ミック層１ａの貫通孔６ａの開口径によって規制されて
る）と積層セラミック回路基板１０の表面の色彩のコン
トラストの差によって画像認識による位置決めをでき
る。

【００４７】また、最小径を有する貫通孔６は、積層さ
れるセラミック層の下方から順次開口径が小さくなるよ
うにしても構わない。さらに、積層セラミック回路基板
１０の積層体１は、セラミック層１ａ〜１ｆの６層で説
明しているが、回路配線の構成により種々の変更は可能
である。

【００４８】

【発明の効果】以上のように本発明によれば、積層セラ
ミック回路基板の一部に、厚み方向に貫通する貫通孔を
形成して、この貫通孔の表面開口によって、表面配線導
体および電子部品の接合位置を特定している。

【００４９】しかも、最も表面に現れる貫通孔の開口径
が最も小さく設定されているため、この貫通孔による電
子部品の実装位置の位置合わせが精度よく行える。ま
た、電子部品の実装位置の位置合わせの際に、位置合わ
せ手法として、処理時間を短縮できる貫通孔に位置合わ
せピンを挿通させる方式を用いても、表面のセラミック
層に形成した貫通孔の開口径に比較して下部のセラミッ
ク層に形成した貫通孔の開口径の方が大きいため、貫通
孔内で位置合わせピンが途中で挿通できなくなることが
ない。

【００５０】しかも、積層工程中に、積層ズレが発生し
た場合には、その発生度合いを貫通孔の開口状況から簡
単に目視確認することができる。

【００５１】即ち、表面配線導体の形成位置の精度を高
めることができ、チップ状電子部品を高い精度で実装す
ることができるとともに、位置決め処理が簡単に行え、
製造効率にも優れた積層セラミック回路基板となる。

【図面の簡単な説明】

【図１】本発明に係る積層セラミック回路基板の断面図
である。

【図２】本発明に係る積層セラミック回路基板の貫通孔
部分の平断図である。

【符号の説明】

１０・・・・・・積層セラミック回路基板１・・・・・・・積層体１ａ〜１ｆ・・・セラミック層２・・・・・・・内部配線導体３・・・・・・・表面配線導体４・・・・・・・ビアホール導体５・・・・・・・電子部品６・・・・・・・位置決め貫通孔６ａ〜６ｆ・・・貫通孔

Claims

【特許請求の範囲】

【請求項１】層間に内部配線導体を介在させて複数の
セラミック層を積層した積層体の表面に前記内部配線導
体と接続する表面配線導体及び該表面配線導体に接合さ
れた電子部品が夫々形成された積層セラミック回路基板
であって、前記積層体の各セラミック層は、その各々に同一軸の貫
通孔が形成されており、且つ表面セラミック層の貫通孔
の開口径が、他のセラミック層の貫通孔の開口径に比較
して小さなっていることを特徴とする積層セラミック回
路基板。