JPH1041311A - エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 - Google Patents
エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法Info
- Publication number
- JPH1041311A JPH1041311A JP8207756A JP20775696A JPH1041311A JP H1041311 A JPH1041311 A JP H1041311A JP 8207756 A JP8207756 A JP 8207756A JP 20775696 A JP20775696 A JP 20775696A JP H1041311 A JPH1041311 A JP H1041311A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- silicon substrate
- carbon
- substrate
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 Ｓｉエピタキシャル層から金属不純物が有効
に除去されているエピタキシャルＳｉ基板と白傷欠陥の
少ない固体撮像装置とを提供する。 【解決手段】 Ｓｉ基板１１に５×１０13原子ｃｍ-2以
上のドーズ量で炭素１４をイオン注入すると共に炭素１
４以上のドーズ量で酸素１５をイオン注入した後に、Ｓ
ｉエピタキシャル層１７を形成してエピタキシャルＳｉ
基板１８を製造する。炭素１４と酸素１５との化合物が
Ｓｉ基板１１中に形成されてゲッタシンクになり、Ｓｉ
エピタキシャル層１７から金属不純物が有効に除去さ
れ、エピタキシャルＳｉ基板１８に形成される固体撮像
装置は白傷欠陥が少ない。
に除去されているエピタキシャルＳｉ基板と白傷欠陥の
少ない固体撮像装置とを提供する。 【解決手段】 Ｓｉ基板１１に５×１０13原子ｃｍ-2以
上のドーズ量で炭素１４をイオン注入すると共に炭素１
４以上のドーズ量で酸素１５をイオン注入した後に、Ｓ
ｉエピタキシャル層１７を形成してエピタキシャルＳｉ
基板１８を製造する。炭素１４と酸素１５との化合物が
Ｓｉ基板１１中に形成されてゲッタシンクになり、Ｓｉ
エピタキシャル層１７から金属不純物が有効に除去さ
れ、エピタキシャルＳｉ基板１８に形成される固体撮像
装置は白傷欠陥が少ない。
Description
【０００１】
【発明の属する技術分野】本願の発明は、固体撮像装置
等の半導体装置を形成するためのエピタキシャルシリコ
ン基板及び固体撮像装置並びにこれらの製造方法に関す
るものである。
等の半導体装置を形成するためのエピタキシャルシリコ
ン基板及び固体撮像装置並びにこれらの製造方法に関す
るものである。
【０００２】
【従来の技術】固体撮像装置等の半導体装置を形成する
ための半導体基板としては、ＣＺ法で成長させたＣＺ基
板や、ＭＣＺ法で成長させたＭＣＺ基板や、これらのＣ
Ｚ基板やＭＣＺ基板の表面上にエピタキシャル層を形成
したエピタキシャル基板等が従来から用いられている。
ための半導体基板としては、ＣＺ法で成長させたＣＺ基
板や、ＭＣＺ法で成長させたＭＣＺ基板や、これらのＣ
Ｚ基板やＭＣＺ基板の表面上にエピタキシャル層を形成
したエピタキシャル基板等が従来から用いられている。
【０００３】特に、固体撮像装置用としては、添加不純
物の濃度むらに起因する画像のコントラストむらを低減
させるために、添加不純物の偏析が少ないＣＶＤ法を用
いることができるエピタキシャル基板や、添加不純物の
成長縞が少ないＭＣＺ基板が主に用いられている。
物の濃度むらに起因する画像のコントラストむらを低減
させるために、添加不純物の偏析が少ないＣＶＤ法を用
いることができるエピタキシャル基板や、添加不純物の
成長縞が少ないＭＣＺ基板が主に用いられている。
【０００４】そして、このうちでも、ＣＺ基板やＭＣＺ
基板の表面に埋め込み領域を形成したり、ＣＺ基板やＭ
ＣＺ基板を低抵抗基板として形成したりすることによっ
て、素子形成層としてのエピタキシャル層の下に低抵抗
領域を形成することができるエピタキシャル基板が、低
電力駆動や低消費電力化に有効である。
基板の表面に埋め込み領域を形成したり、ＣＺ基板やＭ
ＣＺ基板を低抵抗基板として形成したりすることによっ
て、素子形成層としてのエピタキシャル層の下に低抵抗
領域を形成することができるエピタキシャル基板が、低
電力駆動や低消費電力化に有効である。
【０００５】エピタキシャルＳｉ基板におけるＳｉエピ
タキシャル層を形成するための実用的な方法としてはＣ
ＶＤ法が用いられており、下記の４種類の原料ガスが主
に用いられている。このうち、水素還元方式では、下記
の２種類の原料ガスが用いられている。 ＳｉＣｌ4 ＋２Ｈ2 →Ｓｉ＋４ＨＣｌ ＳｉＨＣｌ3 ＋ Ｈ2 →Ｓｉ＋３ＨＣｌ
タキシャル層を形成するための実用的な方法としてはＣ
ＶＤ法が用いられており、下記の４種類の原料ガスが主
に用いられている。このうち、水素還元方式では、下記
の２種類の原料ガスが用いられている。 ＳｉＣｌ4 ＋２Ｈ2 →Ｓｉ＋４ＨＣｌ ＳｉＨＣｌ3 ＋ Ｈ2 →Ｓｉ＋３ＨＣｌ
【０００６】また、熱分解方式では、下記の２種類の原
料ガスが用いられている。 ＳｉＨ2 Ｃｌ2 →Ｓｉ＋２ＨＣｌ ＳｉＨ4 →Ｓｉ＋２Ｈ2上記の４種類の原料ガス
のうちで、固体撮像装置用としては、安価なことや、成
長速度が速くて膜厚の厚いエピタキシャル層の形成に適
していること等の理由から、ＳｉＨＣｌ3 が最も多く用
いられている。
料ガスが用いられている。 ＳｉＨ2 Ｃｌ2 →Ｓｉ＋２ＨＣｌ ＳｉＨ4 →Ｓｉ＋２Ｈ2上記の４種類の原料ガス
のうちで、固体撮像装置用としては、安価なことや、成
長速度が速くて膜厚の厚いエピタキシャル層の形成に適
していること等の理由から、ＳｉＨＣｌ3 が最も多く用
いられている。
【０００７】しかし、上記の何れの原料ガスを用いて形
成したＳｉエピタキシャル層でも、多量の金属不純物、
特に重金属不純物、がエピタキシャル成長中に混入して
いた。このため、固体撮像装置に暗電流が流れることに
よる白傷欠陥を十分には低減させることができなくて、
固体撮像装置の特性及び歩留りが低かった。
成したＳｉエピタキシャル層でも、多量の金属不純物、
特に重金属不純物、がエピタキシャル成長中に混入して
いた。このため、固体撮像装置に暗電流が流れることに
よる白傷欠陥を十分には低減させることができなくて、
固体撮像装置の特性及び歩留りが低かった。
【０００８】重金属不純物の発生源としては、エピタキ
シャル成長装置のベルジャー内におけるステンレス系部
材や、原料ガスの配管等が考えられる。即ち、原料ガス
に塩素が含まれていると、エピタキシャル成長時に原料
ガスが分解して形成されたＨＣｌがステンレス系部材や
配管等を腐食させて重金属の塩化物を形成し、この塩化
物が原料ガス中に取り込まれ、この原料ガスによってＳ
ｉエピタキシャル層中に重金属不純物が混入すると考え
られる。
シャル成長装置のベルジャー内におけるステンレス系部
材や、原料ガスの配管等が考えられる。即ち、原料ガス
に塩素が含まれていると、エピタキシャル成長時に原料
ガスが分解して形成されたＨＣｌがステンレス系部材や
配管等を腐食させて重金属の塩化物を形成し、この塩化
物が原料ガス中に取り込まれ、この原料ガスによってＳ
ｉエピタキシャル層中に重金属不純物が混入すると考え
られる。
【０００９】従って、エピタキシャルＳｉ基板に固体撮
像装置を形成する場合は、素子形成層であるＳｉエピタ
キシャル層から金属不純物を除去するために、何らかの
ゲッタリング処理を施す必要がある。このため、種々の
ゲッタリング法が従来から考えられている。
像装置を形成する場合は、素子形成層であるＳｉエピタ
キシャル層から金属不純物を除去するために、何らかの
ゲッタリング処理を施す必要がある。このため、種々の
ゲッタリング法が従来から考えられている。
【００１０】即ち、Ｓｉ基板内の酸素をこのＳｉ基板の
内部にのみ析出させ、これをゲッタシンクとするイント
リンシックゲッタリング法や、多結晶Ｓｉや高濃度の燐
拡散領域等をＳｉ基板の裏面に形成し、Ｓｉ基板との歪
み応力を利用してゲッタシンクを形成するエクストリン
シックゲッタリング法等があった。しかし、従来の何れ
の方法も、ゲッタリング能力が弱く、固体撮像装置に暗
電流が流れることによる白傷欠陥を十分には低減させる
ことができなかった。
内部にのみ析出させ、これをゲッタシンクとするイント
リンシックゲッタリング法や、多結晶Ｓｉや高濃度の燐
拡散領域等をＳｉ基板の裏面に形成し、Ｓｉ基板との歪
み応力を利用してゲッタシンクを形成するエクストリン
シックゲッタリング法等があった。しかし、従来の何れ
の方法も、ゲッタリング能力が弱く、固体撮像装置に暗
電流が流れることによる白傷欠陥を十分には低減させる
ことができなかった。
【００１１】そこで、Ｓｉ基板に５×１０13原子ｃｍ-2
以上のドーズ量で炭素をイオン注入した後、このＳｉ基
板の表面上にＳｉエピタキシャル層を形成することによ
って、ゲッタリング能力が強くて固体撮像装置の白傷欠
陥を従来に比べて１／５以下に低減させることができる
エピタキシャルＳｉ基板及びその製造方法を、特願平６
−２３１４５号として、本願の出願人が既に提案した。
以上のドーズ量で炭素をイオン注入した後、このＳｉ基
板の表面上にＳｉエピタキシャル層を形成することによ
って、ゲッタリング能力が強くて固体撮像装置の白傷欠
陥を従来に比べて１／５以下に低減させることができる
エピタキシャルＳｉ基板及びその製造方法を、特願平６
−２３１４５号として、本願の出願人が既に提案した。
【００１２】
【発明が解決しようとする課題】しかし、本願の出願人
が既に提案したこのエピタキシャルＳｉ基板でさえも、
ゲッタリング能力が必ずしも十分には強くなく、今後の
高感度の固体撮像装置では白傷欠陥を十分に低減させる
ことが困難になると考えられる。従って、ゲッタリング
能力が更に強いエピタキシャルＳｉ基板及びその製造方
法が必要になってきている。
が既に提案したこのエピタキシャルＳｉ基板でさえも、
ゲッタリング能力が必ずしも十分には強くなく、今後の
高感度の固体撮像装置では白傷欠陥を十分に低減させる
ことが困難になると考えられる。従って、ゲッタリング
能力が更に強いエピタキシャルＳｉ基板及びその製造方
法が必要になってきている。
【００１３】
【課題を解決するための手段】本願の発明によるエピタ
キシャルシリコン基板は、１×１０18原子ｃｍ-3以上の
ピーク濃度を有する炭素とこの炭素以上のピーク濃度を
有する酸素とを含むシリコン基板と、このシリコン基板
の表面上に積層されているシリコンエピタキシャル層と
を有している。
キシャルシリコン基板は、１×１０18原子ｃｍ-3以上の
ピーク濃度を有する炭素とこの炭素以上のピーク濃度を
有する酸素とを含むシリコン基板と、このシリコン基板
の表面上に積層されているシリコンエピタキシャル層と
を有している。
【００１４】本願の発明によるエピタキシャルシリコン
基板は、前記炭素が前記ピーク濃度を有している深さと
前記酸素が前記ピーク濃度を有している深さとが互いに
等しいことが好ましい。
基板は、前記炭素が前記ピーク濃度を有している深さと
前記酸素が前記ピーク濃度を有している深さとが互いに
等しいことが好ましい。
【００１５】本願の発明による固体撮像装置は、前記エ
ピタキシャルシリコン基板の前記シリコンエピタキシャ
ル層を素子形成層として形成されている。
ピタキシャルシリコン基板の前記シリコンエピタキシャ
ル層を素子形成層として形成されている。
【００１６】本願の発明によるエピタキシャルシリコン
基板の製造方法は、５×１０13原子ｃｍ-2以上のドーズ
量で炭素をシリコン基板にイオン注入する工程と、前記
炭素以上のドーズ量で酸素を前記シリコン基板にイオン
注入する工程と、前記炭素及び前記酸素の前記イオン注
入の後に、前記シリコン基板の表面上にシリコンエピタ
キシャル層を形成する工程とを有している。
基板の製造方法は、５×１０13原子ｃｍ-2以上のドーズ
量で炭素をシリコン基板にイオン注入する工程と、前記
炭素以上のドーズ量で酸素を前記シリコン基板にイオン
注入する工程と、前記炭素及び前記酸素の前記イオン注
入の後に、前記シリコン基板の表面上にシリコンエピタ
キシャル層を形成する工程とを有している。
【００１７】本願の発明によるエピタキシャルシリコン
基板の製造方法は、前記炭素の投影飛程距離と前記酸素
の投影飛程距離とが互いに等しくなる加速エネルギーで
前記イオン注入を行うことが好ましい。
基板の製造方法は、前記炭素の投影飛程距離と前記酸素
の投影飛程距離とが互いに等しくなる加速エネルギーで
前記イオン注入を行うことが好ましい。
【００１８】本願の発明によるエピタキシャルシリコン
基板の製造方法は、前記炭素がピーク濃度を有する深さ
と前記酸素がピーク濃度を有する深さとを前記シリコン
基板中に位置させる加速エネルギーで前記イオン注入を
行うことが好ましい。
基板の製造方法は、前記炭素がピーク濃度を有する深さ
と前記酸素がピーク濃度を有する深さとを前記シリコン
基板中に位置させる加速エネルギーで前記イオン注入を
行うことが好ましい。
【００１９】本願の発明によるエピタキシャルシリコン
基板の製造方法は、エピタキシャル成長温度におけるエ
ピタキシャル成長と前記エピタキシャル成長温度の１／
２以下の温度への冷却とを順次に複数回繰り返すことに
よって、前記シリコンエピタキシャル層を形成すること
が好ましい。
基板の製造方法は、エピタキシャル成長温度におけるエ
ピタキシャル成長と前記エピタキシャル成長温度の１／
２以下の温度への冷却とを順次に複数回繰り返すことに
よって、前記シリコンエピタキシャル層を形成すること
が好ましい。
【００２０】本願の発明による固体撮像装置の製造方法
は、前記エピタキシャルシリコン基板を製造し、このエ
ピタキシャルシリコン基板の前記シリコンエピタキシャ
ル層を素子形成層として固体撮像装置を形成する。
は、前記エピタキシャルシリコン基板を製造し、このエ
ピタキシャルシリコン基板の前記シリコンエピタキシャ
ル層を素子形成層として固体撮像装置を形成する。
【００２１】本願の発明によるエピタキシャルシリコン
基板及び固体撮像装置では、炭素と酸素との化合物がシ
リコン基板中に形成されており、この化合物がゲッタシ
ンクになって、極めて強いゲッタリング能力が存在して
いると考えられる。このため、シリコンエピタキシャル
層から金属不純物が有効に除去されている。
基板及び固体撮像装置では、炭素と酸素との化合物がシ
リコン基板中に形成されており、この化合物がゲッタシ
ンクになって、極めて強いゲッタリング能力が存在して
いると考えられる。このため、シリコンエピタキシャル
層から金属不純物が有効に除去されている。
【００２２】また、炭素がピーク濃度を有している深さ
と酸素がピーク濃度を有している深さとが互いに等しけ
れば、炭素と酸素との化合物がシリコン基板中に有効に
形成されていて、シリコンエピタキシャル層から金属不
純物が更に有効に除去されている。
と酸素がピーク濃度を有している深さとが互いに等しけ
れば、炭素と酸素との化合物がシリコン基板中に有効に
形成されていて、シリコンエピタキシャル層から金属不
純物が更に有効に除去されている。
【００２３】本願の発明によるエピタキシャルシリコン
基板の製造方法では、炭素及び酸素をシリコン基板にイ
オン注入しているので、過飽和の濃度の炭素及び酸素で
もシリコン基板に導入することができて、ゲッタシンク
としての炭素と酸素との化合物をシリコン基板中に形成
することができると考えられる。
基板の製造方法では、炭素及び酸素をシリコン基板にイ
オン注入しているので、過飽和の濃度の炭素及び酸素で
もシリコン基板に導入することができて、ゲッタシンク
としての炭素と酸素との化合物をシリコン基板中に形成
することができると考えられる。
【００２４】このため、イオン注入の後にシリコン基板
の表面上にシリコンエピタキシャル層を形成する際にこ
のシリコンエピタキシャル層中に混入する金属不純物
を、強力にゲッタリングすることができて、シリコンエ
ピタキシャル層から金属不純物を有効に除去することが
できる。
の表面上にシリコンエピタキシャル層を形成する際にこ
のシリコンエピタキシャル層中に混入する金属不純物
を、強力にゲッタリングすることができて、シリコンエ
ピタキシャル層から金属不純物を有効に除去することが
できる。
【００２５】また、炭素の投影飛程距離と酸素の投影飛
程距離とが互いに等しくなる加速エネルギーでイオン注
入を行えば、炭素がピーク濃度を有する深さと酸素がピ
ーク濃度を有する深さとが互いに等しくなり、炭素と酸
素との化合物をシリコン基板中に有効に形成することが
できて、シリコンエピタキシャル層から金属不純物を更
に有効に除去することができる。
程距離とが互いに等しくなる加速エネルギーでイオン注
入を行えば、炭素がピーク濃度を有する深さと酸素がピ
ーク濃度を有する深さとが互いに等しくなり、炭素と酸
素との化合物をシリコン基板中に有効に形成することが
できて、シリコンエピタキシャル層から金属不純物を更
に有効に除去することができる。
【００２６】また、炭素がピーク濃度を有する深さと酸
素がピーク濃度を有する深さとをシリコン基板の表面で
はなくシリコン基板中に位置させる加速エネルギーでイ
オン注入を行えば、シリコン基板の表面における結晶性
の劣化が少ない状態でこの表面上にシリコンエピタキシ
ャル層を形成することができるので、シリコンエピタキ
シャル層の結晶性の劣化も少なくすることができる。
素がピーク濃度を有する深さとをシリコン基板の表面で
はなくシリコン基板中に位置させる加速エネルギーでイ
オン注入を行えば、シリコン基板の表面における結晶性
の劣化が少ない状態でこの表面上にシリコンエピタキシ
ャル層を形成することができるので、シリコンエピタキ
シャル層の結晶性の劣化も少なくすることができる。
【００２７】また、シリコンエピタキシャル層を複数回
に分けて形成すれば、複数回の熱履歴を加えることにな
るので、炭素及び酸素のイオン注入によってシリコン基
板に形成された結晶欠陥を成長させ、シリコンエピタキ
シャル層中に混入する金属不純物を更に強力にゲッタリ
ングすることができて、シリコンエピタキシャル層から
金属不純物を更に有効に除去することができる。
に分けて形成すれば、複数回の熱履歴を加えることにな
るので、炭素及び酸素のイオン注入によってシリコン基
板に形成された結晶欠陥を成長させ、シリコンエピタキ
シャル層中に混入する金属不純物を更に強力にゲッタリ
ングすることができて、シリコンエピタキシャル層から
金属不純物を更に有効に除去することができる。
【００２８】
【発明の実施の形態】以下、本願の発明の第１及び第２
実施形態を説明するが、これらの実施形態の説明に先立
って、まず、本願の発明の原理を、図２、３を参照しな
がら説明する。
実施形態を説明するが、これらの実施形態の説明に先立
って、まず、本願の発明の原理を、図２、３を参照しな
がら説明する。
【００２９】図２は、ＣＺ法で成長させて酸素濃度が１
×１０18原子ｃｍ-3以下であるＳｉ基板に３００ｋｅＶ
の加速エネルギー及び５×１０14原子ｃｍ-2のドーズ量
で炭素のみをイオン注入した後に、燐を添加したＳｉＨ
Ｃｌ3 を原料ガスとする１１５０℃の温度のＣＶＤ法
で、厚さが１０μｍであり抵抗率が４０〜５０Ωｍであ
るｎ型のＳｉエピタキシャル層をＳｉ基板の表面上に形
成し、このエピタキシャルＳｉ基板をＳＩＭＳ法で分析
した結果を示している。
×１０18原子ｃｍ-3以下であるＳｉ基板に３００ｋｅＶ
の加速エネルギー及び５×１０14原子ｃｍ-2のドーズ量
で炭素のみをイオン注入した後に、燐を添加したＳｉＨ
Ｃｌ3 を原料ガスとする１１５０℃の温度のＣＶＤ法
で、厚さが１０μｍであり抵抗率が４０〜５０Ωｍであ
るｎ型のＳｉエピタキシャル層をＳｉ基板の表面上に形
成し、このエピタキシャルＳｉ基板をＳＩＭＳ法で分析
した結果を示している。
【００３０】この図２から明らかな様に、Ｓｉ基板の酸
素濃度が１×１０18原子ｃｍ-3以下であるにも拘らず、
炭素をイオン注入した部分では酸素が炭素と同じピーク
濃度及び分布を有している。このことから、炭素をイオ
ン注入した部分では炭素と酸素とが独立に存在している
のではなく、炭素と酸素との化合物が形成されており、
本願の出願人による既述の特願平６−２３１４５号にお
ける発明では、この化合物がゲッタシンクになっている
と考えられる。
素濃度が１×１０18原子ｃｍ-3以下であるにも拘らず、
炭素をイオン注入した部分では酸素が炭素と同じピーク
濃度及び分布を有している。このことから、炭素をイオ
ン注入した部分では炭素と酸素とが独立に存在している
のではなく、炭素と酸素との化合物が形成されており、
本願の出願人による既述の特願平６−２３１４５号にお
ける発明では、この化合物がゲッタシンクになっている
と考えられる。
【００３１】従って、炭素のみならず酸素をも同時にイ
オン注入することによって、炭素と酸素との化合物を積
極的に形成しておけば、更に強力なゲッタリング能力が
得られると考えられる。図３は、Ｓｉエピタキシャル層
の厚さが１２μｍであること以外は上述と同様のエピタ
キシャルＳｉ基板を製造し、後述する図４〜６の方法で
ＣＣＤ固体撮像装置を形成し、その白傷欠陥を評価した
結果を示している。
オン注入することによって、炭素と酸素との化合物を積
極的に形成しておけば、更に強力なゲッタリング能力が
得られると考えられる。図３は、Ｓｉエピタキシャル層
の厚さが１２μｍであること以外は上述と同様のエピタ
キシャルＳｉ基板を製造し、後述する図４〜６の方法で
ＣＣＤ固体撮像装置を形成し、その白傷欠陥を評価した
結果を示している。
【００３２】この図３から明らかな様に、酸素のドーズ
量を炭素のドーズ量以上にすると、酸素をイオン注入し
ない場合に比べて白傷欠陥が半分以下に低減している。
従って、炭素と酸素との化合物を有効に形成して強力な
ゲッタリング能力を得るためには、酸素のピーク濃度を
炭素のピーク濃度以上にし、且つ酸素と炭素とでイオン
注入後の投影飛程距離つまりピーク濃度の位置を互いに
等しくすることが望ましい。
量を炭素のドーズ量以上にすると、酸素をイオン注入し
ない場合に比べて白傷欠陥が半分以下に低減している。
従って、炭素と酸素との化合物を有効に形成して強力な
ゲッタリング能力を得るためには、酸素のピーク濃度を
炭素のピーク濃度以上にし、且つ酸素と炭素とでイオン
注入後の投影飛程距離つまりピーク濃度の位置を互いに
等しくすることが望ましい。
【００３３】なお、既述の特願平６−２３１４５号にお
ける発明の様に５×１０13原子ｃｍ-2以上のドーズ量で
炭素をイオン注入すると、この炭素のピーク濃度は１×
１０18原子ｃｍ-3程度以上になる。また、炭素と酸素と
の化合物を形成すればよいので、これらの何れを先にイ
オン注入してもよい。
ける発明の様に５×１０13原子ｃｍ-2以上のドーズ量で
炭素をイオン注入すると、この炭素のピーク濃度は１×
１０18原子ｃｍ-3程度以上になる。また、炭素と酸素と
の化合物を形成すればよいので、これらの何れを先にイ
オン注入してもよい。
【００３４】図１が、エピタキシャルＳｉ基板及びその
製造方法である第１実施形態を示している。この第１実
施形態では、図１（ａ）に示す様に、ＣＺ法で成長させ
たＳｉ結晶から作成したＳｉ基板１１を準備する。この
Ｓｉ基板１１では、一表面がミラー表面１２になってお
り、燐が添加されていてｎ型であり抵抗率が８〜１２Ω
ｃｍである。
製造方法である第１実施形態を示している。この第１実
施形態では、図１（ａ）に示す様に、ＣＺ法で成長させ
たＳｉ結晶から作成したＳｉ基板１１を準備する。この
Ｓｉ基板１１では、一表面がミラー表面１２になってお
り、燐が添加されていてｎ型であり抵抗率が８〜１２Ω
ｃｍである。
【００３５】そして、このＳｉ基板１１に対して、まず
ＮＨ4 ＯＨ／Ｈ2 Ｏ2 水溶液で洗浄し更にＨＣｌ／Ｈ2
Ｏ2 水溶液で洗浄するというＲＣＡ洗浄を施す。次に、
１０００℃の温度でドライ酸化を行って、図１（ｂ）に
示す様に、膜厚が２０ｎｍのＳｉＯ2 膜１３をミラー表
面１２に形成する。
ＮＨ4 ＯＨ／Ｈ2 Ｏ2 水溶液で洗浄し更にＨＣｌ／Ｈ2
Ｏ2 水溶液で洗浄するというＲＣＡ洗浄を施す。次に、
１０００℃の温度でドライ酸化を行って、図１（ｂ）に
示す様に、膜厚が２０ｎｍのＳｉＯ2 膜１３をミラー表
面１２に形成する。
【００３６】その後、ＳｉＯ2 膜１３を介してミラー表
面１２から、３００ｋｅＶの加速エネルギー及び５×１
０14原子ｃｍ-2のドーズ量で炭素１４をイオン注入し、
引き続き、２４０ｋｅＶの加速エネルギー及び５×１０
14原子ｃｍ-2のドーズ量で酸素１５をイオン注入する。
このときの炭素１４及び酸素１５の、投影飛程距離は共
に０．６μｍ程度であり、ピーク濃度も共に５×１０18
原子ｃｍ-3程度である。
面１２から、３００ｋｅＶの加速エネルギー及び５×１
０14原子ｃｍ-2のドーズ量で炭素１４をイオン注入し、
引き続き、２４０ｋｅＶの加速エネルギー及び５×１０
14原子ｃｍ-2のドーズ量で酸素１５をイオン注入する。
このときの炭素１４及び酸素１５の、投影飛程距離は共
に０．６μｍ程度であり、ピーク濃度も共に５×１０18
原子ｃｍ-3程度である。
【００３７】次に、窒素雰囲気中で１０００℃、１０分
間のアニールを施す。この結果、図１（ｃ）に示す様
に、Ｓｉ基板１１のミラー表面１２よりも深い位置にピ
ーク濃度を有する炭素及び酸素注入領域１６が形成され
る。その後、ＨＦ溶液を含む液でＳｉＯ2 膜１３を除去
する。
間のアニールを施す。この結果、図１（ｃ）に示す様
に、Ｓｉ基板１１のミラー表面１２よりも深い位置にピ
ーク濃度を有する炭素及び酸素注入領域１６が形成され
る。その後、ＨＦ溶液を含む液でＳｉＯ2 膜１３を除去
する。
【００３８】そして、ＳｉＨＣｌ3 ガスを用いて、１１
５０℃程度の温度で、燐が添加されていてｎ- 型であり
抵抗率が４０〜５０ΩｃｍであるＳｉエピタキシャル層
１７を、ミラー表面１２上に１２μｍの厚さに成長させ
て、この第１実施形態のエピタキシャルＳｉ基板１８を
完成させる。
５０℃程度の温度で、燐が添加されていてｎ- 型であり
抵抗率が４０〜５０ΩｃｍであるＳｉエピタキシャル層
１７を、ミラー表面１２上に１２μｍの厚さに成長させ
て、この第１実施形態のエピタキシャルＳｉ基板１８を
完成させる。
【００３９】なお、炭素及び酸素注入領域１６中におけ
る炭素１４及び酸素１５のピーク濃度の位置をミラー表
面１２よりも深い位置にするのは、ピーク濃度の位置を
ミラー表面１２にすると、ミラー表面１２における結晶
性が劣化して、このミラー表面１２上に成長させるＳｉ
エピタキシャル層１７の結晶性も劣化するからである。
る炭素１４及び酸素１５のピーク濃度の位置をミラー表
面１２よりも深い位置にするのは、ピーク濃度の位置を
ミラー表面１２にすると、ミラー表面１２における結晶
性が劣化して、このミラー表面１２上に成長させるＳｉ
エピタキシャル層１７の結晶性も劣化するからである。
【００４０】また、炭素１４及び酸素１５のイオン注入
後に窒素雰囲気中でアニールを行うのは、後にミラー表
面１２上にＳｉエピタキシャル層１７を成長させるの
で、イオン注入で非晶質化されたミラー表面１２の近傍
部における結晶性を回復させるためである。
後に窒素雰囲気中でアニールを行うのは、後にミラー表
面１２上にＳｉエピタキシャル層１７を成長させるの
で、イオン注入で非晶質化されたミラー表面１２の近傍
部における結晶性を回復させるためである。
【００４１】図４〜６が、ＣＣＤ固体撮像装置及びその
製造方法である第２実施形態を示している。この第２実
施形態でも、図４（ａ）（ｂ）に示す様に、エピタキシ
ャルＳｉ基板１８を完成させるまでは、図１に示した第
１実施形態と実質的に同様の工程を実行する。
製造方法である第２実施形態を示している。この第２実
施形態でも、図４（ａ）（ｂ）に示す様に、エピタキシ
ャルＳｉ基板１８を完成させるまでは、図１に示した第
１実施形態と実質的に同様の工程を実行する。
【００４２】しかし、この第２実施形態では、次に、図
４（ｃ）に示す様に、素子形成層としてのｎ- 型のＳｉ
エピタキシャル層１７にｐ型のウェル領域２１を形成
し、このウェル領域２１の表面にＳｉＯ2 膜２２を形成
する。そして、ウェル領域２１内にｎ型及びｐ型の不純
物を選択的にイオン注入して、ｎ型の転送チャネル領域
２３とｐ+ 型のチャネルストッパ領域２４とｐ+ 型のウ
ェル領域２５とを夫々形成する。
４（ｃ）に示す様に、素子形成層としてのｎ- 型のＳｉ
エピタキシャル層１７にｐ型のウェル領域２１を形成
し、このウェル領域２１の表面にＳｉＯ2 膜２２を形成
する。そして、ウェル領域２１内にｎ型及びｐ型の不純
物を選択的にイオン注入して、ｎ型の転送チャネル領域
２３とｐ+ 型のチャネルストッパ領域２４とｐ+ 型のウ
ェル領域２５とを夫々形成する。
【００４３】次に、図５（ａ）に示す様に、Ｓｉ3 Ｎ4
膜２６とＳｉＯ2 膜２７とをＳｉＯ2 膜２２上の全面に
順次に形成し、受光部（光電変換部）を形成すべき部分
のＳｉＯ2 膜２７とＳｉ3 Ｎ4 膜２６とを選択的にエッ
チングして、ＳｉＯ2 膜２２、２７及びＳｉ3 Ｎ4 膜２
６でゲート絶縁膜２８を形成する。その後、ゲート絶縁
膜２８上に多結晶Ｓｉ膜３１で転送電極を形成する。
膜２６とＳｉＯ2 膜２７とをＳｉＯ2 膜２２上の全面に
順次に形成し、受光部（光電変換部）を形成すべき部分
のＳｉＯ2 膜２７とＳｉ3 Ｎ4 膜２６とを選択的にエッ
チングして、ＳｉＯ2 膜２２、２７及びＳｉ3 Ｎ4 膜２
６でゲート絶縁膜２８を形成する。その後、ゲート絶縁
膜２８上に多結晶Ｓｉ膜３１で転送電極を形成する。
【００４４】次に、図５（ｂ）に示す様に、多結晶Ｓｉ
膜３１をマスクにしてｎ型の不純物をイオン注入してｎ
+ 型の不純物拡散領域３２を形成し、図６（ａ）に示す
様に、多結晶Ｓｉ膜３１をマスクにしてｐ型の不純物を
イオン注入してｐ++型の不純物拡散領域３３を形成す
る。そして、図６（ｂ）に示す様に、層間絶縁膜３４を
形成し、遮光膜としてのＡｌ膜３５を多結晶Ｓｉ膜３１
の上層に形成する。
膜３１をマスクにしてｎ型の不純物をイオン注入してｎ
+ 型の不純物拡散領域３２を形成し、図６（ａ）に示す
様に、多結晶Ｓｉ膜３１をマスクにしてｐ型の不純物を
イオン注入してｐ++型の不純物拡散領域３３を形成す
る。そして、図６（ｂ）に示す様に、層間絶縁膜３４を
形成し、遮光膜としてのＡｌ膜３５を多結晶Ｓｉ膜３１
の上層に形成する。
【００４５】以上の様にして製造したＣＣＤ固体撮像装
置では、不純物拡散領域３２とウェル領域２１とのｐｎ
接合によって形成されているフォトダイオードと正電荷
蓄積領域である不純物拡散領域３３とで受光部３６が構
成されている。また、転送電極である多結晶Ｓｉ膜３１
の一部とウェル領域２１の一部とで読出ゲート部３７が
構成されており、転送電極である多結晶Ｓｉ膜３１の一
部と転送チャネル領域２３とで垂直転送レジスタ３８が
構成されている。
置では、不純物拡散領域３２とウェル領域２１とのｐｎ
接合によって形成されているフォトダイオードと正電荷
蓄積領域である不純物拡散領域３３とで受光部３６が構
成されている。また、転送電極である多結晶Ｓｉ膜３１
の一部とウェル領域２１の一部とで読出ゲート部３７が
構成されており、転送電極である多結晶Ｓｉ膜３１の一
部と転送チャネル領域２３とで垂直転送レジスタ３８が
構成されている。
【００４６】なお、上述の第１及び第２実施形態では、
エピタキシャルＳｉ基板１８の表面上にＳｉエピタキシ
ャル層１７を一時に形成しているが、エピタキシャル成
長温度におけるエピタキシャル成長とエピタキシャル成
長温度の１／２以下の温度への冷却とを順次に複数回繰
り返すことによってＳｉエピタキシャル層１７を形成し
てもよい。
エピタキシャルＳｉ基板１８の表面上にＳｉエピタキシ
ャル層１７を一時に形成しているが、エピタキシャル成
長温度におけるエピタキシャル成長とエピタキシャル成
長温度の１／２以下の温度への冷却とを順次に複数回繰
り返すことによってＳｉエピタキシャル層１７を形成し
てもよい。
【００４７】また、上述の第２実施形態では、ｎ型のエ
ピタキシャルＳｉ基板１８にｐ型のウェル領域２１を形
成しているが、これらの導電型が互いに反対であっても
よい。また、上述の第２実施形態では、第１実施形態で
製造したエピタキシャルＳｉ基板１８にＣＣＤ固体撮像
装置を形成しているが、増幅型固体撮像装置等の他の固
体撮像装置や固体撮像装置以外の半導体装置を形成する
こともできる。
ピタキシャルＳｉ基板１８にｐ型のウェル領域２１を形
成しているが、これらの導電型が互いに反対であっても
よい。また、上述の第２実施形態では、第１実施形態で
製造したエピタキシャルＳｉ基板１８にＣＣＤ固体撮像
装置を形成しているが、増幅型固体撮像装置等の他の固
体撮像装置や固体撮像装置以外の半導体装置を形成する
こともできる。
【００４８】
【発明の効果】本願の発明によるエピタキシャルシリコ
ン基板では、シリコンエピタキシャル層から金属不純物
が有効に除去されているので、このシリコンエピタキシ
ャル層を素子形成層にして特性の優れた半導体装置を高
い歩留りで形成することができる。
ン基板では、シリコンエピタキシャル層から金属不純物
が有効に除去されているので、このシリコンエピタキシ
ャル層を素子形成層にして特性の優れた半導体装置を高
い歩留りで形成することができる。
【００４９】また、炭素がピーク濃度を有している深さ
と酸素がピーク濃度を有している深さとが互いに等しけ
れば、シリコンエピタキシャル層から金属不純物が更に
有効に除去されているので、このシリコンエピタキシャ
ル層を素子形成層にして更に特性の優れた半導体装置を
更に高い歩留りで形成することができる。
と酸素がピーク濃度を有している深さとが互いに等しけ
れば、シリコンエピタキシャル層から金属不純物が更に
有効に除去されているので、このシリコンエピタキシャ
ル層を素子形成層にして更に特性の優れた半導体装置を
更に高い歩留りで形成することができる。
【００５０】本願の発明による固体撮像装置では、素子
形成層としてのシリコンエピタキシャル層から金属不純
物が有効に除去されているので、白傷欠陥が少なくて歩
留りが高い。
形成層としてのシリコンエピタキシャル層から金属不純
物が有効に除去されているので、白傷欠陥が少なくて歩
留りが高い。
【００５１】本願の発明によるエピタキシャルシリコン
基板の製造方法では、シリコンエピタキシャル層から金
属不純物を有効に除去することができるので、このシリ
コンエピタキシャル層を素子形成層にして特性の優れた
半導体装置を高い歩留りで形成することができるエピタ
キシャルシリコン基板を製造することができる。
基板の製造方法では、シリコンエピタキシャル層から金
属不純物を有効に除去することができるので、このシリ
コンエピタキシャル層を素子形成層にして特性の優れた
半導体装置を高い歩留りで形成することができるエピタ
キシャルシリコン基板を製造することができる。
【００５２】また、炭素の投影飛程距離と酸素の投影飛
程距離とが互いに等しくなる加速エネルギーでイオン注
入を行えば、シリコンエピタキシャル層から金属不純物
を更に有効に除去することができるので、このシリコン
エピタキシャル層を素子形成層にして更に特性の優れた
半導体装置を更に高い歩留りで形成することができるエ
ピタキシャルシリコン基板を製造することができる。
程距離とが互いに等しくなる加速エネルギーでイオン注
入を行えば、シリコンエピタキシャル層から金属不純物
を更に有効に除去することができるので、このシリコン
エピタキシャル層を素子形成層にして更に特性の優れた
半導体装置を更に高い歩留りで形成することができるエ
ピタキシャルシリコン基板を製造することができる。
【００５３】また、炭素がピーク濃度を有する深さと酸
素がピーク濃度を有する深さとをシリコン基板の表面で
はなくシリコン基板中に位置させる加速エネルギーでイ
オン注入を行えば、シリコンエピタキシャル層の結晶性
の劣化も少なくすることができるので、このシリコンエ
ピタキシャル層を素子形成層にして更に特性の優れた半
導体装置を更に高い歩留りで形成することができるエピ
タキシャルシリコン基板を製造することができる。
素がピーク濃度を有する深さとをシリコン基板の表面で
はなくシリコン基板中に位置させる加速エネルギーでイ
オン注入を行えば、シリコンエピタキシャル層の結晶性
の劣化も少なくすることができるので、このシリコンエ
ピタキシャル層を素子形成層にして更に特性の優れた半
導体装置を更に高い歩留りで形成することができるエピ
タキシャルシリコン基板を製造することができる。
【００５４】また、シリコンエピタキシャル層を複数回
に分けて形成すれば、シリコンエピタキシャル層から金
属不純物を更に有効に除去することができるので、この
シリコンエピタキシャル層を素子形成層にして更に特性
の優れた半導体装置を更に高い歩留りで形成することが
できるエピタキシャルシリコン基板を製造することがで
きる。
に分けて形成すれば、シリコンエピタキシャル層から金
属不純物を更に有効に除去することができるので、この
シリコンエピタキシャル層を素子形成層にして更に特性
の優れた半導体装置を更に高い歩留りで形成することが
できるエピタキシャルシリコン基板を製造することがで
きる。
【００５５】本願の発明による固体撮像装置の製造方法
では、素子形成層としてのシリコンエピタキシャル層か
ら金属不純物を有効に除去することができるので、白傷
欠陥の少ない固体撮像装置を高い歩留りで製造すること
ができる。
では、素子形成層としてのシリコンエピタキシャル層か
ら金属不純物を有効に除去することができるので、白傷
欠陥の少ない固体撮像装置を高い歩留りで製造すること
ができる。
【図１】本願の発明の第１実施形態における製造方法を
工程順に示す側断面図である。
工程順に示す側断面図である。
【図２】エピタキシャルＳｉ基板の深さと炭素及び酸素
の濃度との関係を示しており本願の発明の原理を説明す
るためのグラフである。
の濃度との関係を示しており本願の発明の原理を説明す
るためのグラフである。
【図３】イオン注入条件と白傷欠陥数との関係を示して
おり本願の発明の原理を説明するためのグラフである。
おり本願の発明の原理を説明するためのグラフである。
【図４】本願の発明の第２実施形態における製造方法の
初期の工程を順次に示す側断面図である。
初期の工程を順次に示す側断面図である。
【図５】第２実施形態における製造方法の中期の工程を
順次に示す側断面図である。
順次に示す側断面図である。
【図６】第２実施形態における製造方法の終期の工程を
順次に示す側断面図である。
順次に示す側断面図である。
１１ Ｓｉ基板 １４ 炭素
１５ 酸素 １７ Ｓｉエピタキシャル層 １８ エピタキシャ
ルＳｉ基板
１５ 酸素 １７ Ｓｉエピタキシャル層 １８ エピタキシャ
ルＳｉ基板
Claims (8)
- 【請求項１】 １×１０18原子ｃｍ-3以上のピーク濃度
を有する炭素とこの炭素以上のピーク濃度を有する酸素
とを含むシリコン基板と、 このシリコン基板の表面上に積層されているシリコンエ
ピタキシャル層とを有することを特徴とするエピタキシ
ャルシリコン基板。 - 【請求項２】 前記炭素が前記ピーク濃度を有している
深さと前記酸素が前記ピーク濃度を有している深さとが
互いに等しいことを特徴とする請求項１記載のエピタキ
シャルシリコン基板。 - 【請求項３】 請求項１のエピタキシャルシリコン基板
の前記シリコンエピタキシャル層を素子形成層として形
成されていることを特徴とする固体撮像装置。 - 【請求項４】 ５×１０13原子ｃｍ-2以上のドーズ量で
炭素をシリコン基板にイオン注入する工程と、 前記炭素以上のドーズ量で酸素を前記シリコン基板にイ
オン注入する工程と、 前記炭素及び前記酸素の前記イオン注入の後に、前記シ
リコン基板の表面上にシリコンエピタキシャル層を形成
する工程とを有することを特徴とするエピタキシャルシ
リコン基板の製造方法。 - 【請求項５】 前記炭素の投影飛程距離と前記酸素の投
影飛程距離とが互いに等しくなる加速エネルギーで前記
イオン注入を行うことを特徴とする請求項４記載のエピ
タキシャルシリコン基板の製造方法。 - 【請求項６】 前記炭素がピーク濃度を有する深さと前
記酸素がピーク濃度を有する深さとを前記シリコン基板
中に位置させる加速エネルギーで前記イオン注入を行う
ことを特徴とする請求項４記載のエピタキシャルシリコ
ン基板の製造方法。 - 【請求項７】 エピタキシャル成長温度におけるエピタ
キシャル成長と前記エピタキシャル成長温度の１／２以
下の温度への冷却とを順次に複数回繰り返すことによっ
て、前記シリコンエピタキシャル層を形成することを特
徴とする請求項４記載のエピタキシャルシリコン基板の
製造方法。 - 【請求項８】 請求項４に記載の方法でエピタキシャル
シリコン基板を製造し、このエピタキシャルシリコン基
板の前記シリコンエピタキシャル層を素子形成層として
固体撮像装置を形成することを特徴とする固体撮像装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20775696A JP3941075B2 (ja) | 1996-07-18 | 1996-07-18 | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20775696A JP3941075B2 (ja) | 1996-07-18 | 1996-07-18 | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041311A true JPH1041311A (ja) | 1998-02-13 |
| JP3941075B2 JP3941075B2 (ja) | 2007-07-04 |
Family
ID=16545032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20775696A Expired - Fee Related JP3941075B2 (ja) | 1996-07-18 | 1996-07-18 | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3941075B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134511A (ja) * | 2000-08-16 | 2002-05-10 | Sony Corp | 半導体基板の製造方法および固体撮像装置の製造方法 |
| WO2003060981A1 (fr) * | 2002-01-10 | 2003-07-24 | Japan Science And Technology Agency | Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium |
| KR100536930B1 (ko) * | 1998-04-07 | 2005-12-14 | 소니 가부시끼 가이샤 | 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법 |
| CN101118940B (zh) | 2006-08-04 | 2011-10-12 | 信越半导体股份有限公司 | 外延基板及液相外延生长方法 |
| KR20140084049A (ko) | 2011-10-20 | 2014-07-04 | 신에쯔 한도타이 가부시키가이샤 | 에피택셜 웨이퍼 및 그 제조방법 |
| US10340400B2 (en) | 2016-12-08 | 2019-07-02 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing the same, and camera |
-
1996
- 1996-07-18 JP JP20775696A patent/JP3941075B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536930B1 (ko) * | 1998-04-07 | 2005-12-14 | 소니 가부시끼 가이샤 | 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법 |
| JP2002134511A (ja) * | 2000-08-16 | 2002-05-10 | Sony Corp | 半導体基板の製造方法および固体撮像装置の製造方法 |
| WO2003060981A1 (fr) * | 2002-01-10 | 2003-07-24 | Japan Science And Technology Agency | Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium |
| US7157354B2 (en) | 2002-01-10 | 2007-01-02 | Japan Science And Technology Agency | Method for gettering transition metal impurities in silicon crystal |
| CN101118940B (zh) | 2006-08-04 | 2011-10-12 | 信越半导体股份有限公司 | 外延基板及液相外延生长方法 |
| KR20140084049A (ko) | 2011-10-20 | 2014-07-04 | 신에쯔 한도타이 가부시키가이샤 | 에피택셜 웨이퍼 및 그 제조방법 |
| US9425345B2 (en) | 2011-10-20 | 2016-08-23 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer and manufacturing method thereof |
| DE112012003985B4 (de) | 2011-10-20 | 2022-06-30 | Shin-Etsu Handotai Co., Ltd. | Epitaxialwafer und Herstellungsverfahren dafür |
| US10340400B2 (en) | 2016-12-08 | 2019-07-02 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing the same, and camera |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3941075B2 (ja) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW578210B (en) | Method of manufacturing for solid-state image pickup device | |
| US6342436B1 (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device | |
| JP4650493B2 (ja) | 固体撮像素子用半導体基板およびその製造方法 | |
| US4053335A (en) | Method of gettering using backside polycrystalline silicon | |
| US5734195A (en) | Semiconductor wafer for epitaxially grown devices having a sub-surface getter region | |
| JP2006019360A (ja) | 固体撮像装置およびその製造方法 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| KR100536930B1 (ko) | 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법 | |
| KR100654354B1 (ko) | 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법 | |
| US5956570A (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid state imaging device | |
| JPH11251322A (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JP3941075B2 (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JP4613886B2 (ja) | 固体撮像素子の製造方法、及び半導体基板の製造方法 | |
| JP2004165225A (ja) | 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法 | |
| JP2002134511A (ja) | 半導体基板の製造方法および固体撮像装置の製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPH0737893A (ja) | 半導体装置およびその製造方法 | |
| JP3407508B2 (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
| JP2001319931A (ja) | 半導体基板の製造方法及び固体撮像装置の製造方法 | |
| JP4092961B2 (ja) | 半導体基板の製造方法 | |
| JP2008258346A (ja) | 固体撮像装置の製造方法 | |
| JPH11162991A (ja) | 半導体装置の製造方法 | |
| JPH09232324A (ja) | 半導体基板及びその製造方法 | |
| JP2003133318A (ja) | 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |