JPH11205115A - インターフェース回路及びインターフェース用集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 パチンコ台等に用いられ、二線式電子スイッ
チ等の信号を制御回路に出力するインターフェース回路
において、小型化すると共に不正改造を効果的に防止で
きるようにすること。 【解決手段】 インターフェース回路を構成する比較回
路をヒステリシス付きの比較回路７とし、比較出力を制
御回路に出力するための出力回路８を設ける。比較回路
７と出力回路８とをＩＣ１０内に封入する。このような
ＩＣ１路を用いることによりインターフェース回路３を
小型化することができ、不正改造を効果的に防止するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は二線式電子スイッチ
等からのスイッチ信号を制御回路等に伝達するためのイ
ンターフェース回路及びインターフェース用集積回路に
関するものである。

【０００２】

【従来の技術】パチンコ台においてはパチンコ球を検出
するために直流二線式の電子スイッチが多く用いられて
いる。直流二線式の電子スイッチは二線式であるためメ
カニカルスイッチと同一の感覚で使用でき、三線式電子
スイッチに比べて配線工数及び組立工数を最小限に抑え
ることができるという利点を有している。又電子スイッ
チであるため出力信号の機械的なチャタリングが発生し
ないという利点もある。又電子スイッチのうち近接スイ
ッチが多く用いられるが、これは光学スイッチに比べ検
出精度が高く、又外乱光の影響を受け難いことによるも
ので、パチンコ球の検出を確実に行え、更に耐久性が高
く耐環境性にも強いという利点がある。このようなパチ
ンコ球を検出する直流二線式の電子スイッチの出力信号
をパチンコ機全体を制御する制御回路であるＣＰＵに伝
達するため、インターフェース回路が用いられる。

【０００３】図１５はこのようなインターフェース回路
を含む回路基板の構成を示すブロック図である。本図に
示すように直流二線式の近接スイッチ１０１は回路基板
１０２のインターフェース回路１０３を介してＣＰＵ１
０４が接続される。インターフェース回路１０３は図示
のように電圧変換回路・ノイズ除去回路１０５，比較回
路１０６及び出力回路１０７が縦続接続されたものであ
り、その出力はＣＰＵ１０４に与えられる。

【０００４】図１６，図１７は回路基板上のブロックを
詳細に示す回路図である。図１６に示すように近接スイ
ッチ１の＋入力は電源Ｖcc１に接続され、−入力側がイ
ンターフェース回路の電圧変換回路に接続される。電圧
変換回路は抵抗Ｒ１，Ｒ２による抵抗分圧回路であり、
ノイズ除去回路はＣＲによって構成される。又比較回路
１０６はスイッチングトランジスタにより構成されてお
り、出力回路１０７は３ステートバッファによって構成
され、その出力がＣＰＵ１０４に入力される。又図１７
に示すように比較回路を設けることなく、３ステートバ
ッファによって比較回路１０６を兼用した構成も用いら
れている。このようなインターフェース回路は個別電子
チップ部品を用いてプリント基板にチップ部品をはんだ
付けして構成されていた。

【０００５】

【発明が解決しようとする課題】直流二線式電子スイッ
チにおいては、電子スイッチを動作させるための電圧と
動作させるための電流が常に必要となる。従って電子ス
イッチの出力回路が動作状態、理想的には短絡状態のと
きにも、電子スイッチの両端に残留電圧が発生する。又
出力回路が非動作状態、理想的には開放状態のときに
も、漏れ電流を供給する必要がある。このような残留電
圧や漏れ電流を配慮したインターフェース回路の設計が
必要となるため、回路設計にはアナログ回路の設計技術
が必要となる。パチンコ機においては検出信号を確実に
ＣＰＵに伝える必要があり、不正改造への対応が求めら
れている。従ってインターフェース回路が容易に改造さ
れないように設計する必要がある。しかしインターフェ
ース回路が基板上に実装された個別電子部品の組合せに
より構成されているため、パチンコ機の基板毎に実装状
態や配線状態が異なる。従って不正改造が行われていた
としても容易に発見することが困難であるという欠点が
あった。又パチンコ機の回路基板は個別電子部品による
片面実装で設計されるため、インターフェース回路の部
品実装及び基板上の配線パターンにより基板上を大きく
占有し、回路基板を小型化したり他の機能を追加するた
めの妨げとなっていた。更にインターフェース回路を構
成する部品数が多く、組立工数や加工に手間がかかると
いう欠点もあった。

【０００６】本発明はこのような従来の問題点に着目し
てなされたものであって、インターフェース回路を小型
化し、容易に改造ができないようにすることを目的とす
る。

【０００７】

【課題を解決するための手段】本願の請求項１の発明
は、スイッチの信号を制御回路に伝送するためのインタ
ーフェース回路であって、ヒステリシスを有し、スイッ
チからの入力信号を所定の閾値で弁別する比較回路と、
前記比較回路の比較信号を前記制御回路に出力する出力
回路とを封入した集積回路を有することを特徴とするも
のである。

【０００８】本願の請求項２の発明は、スイッチの信号
を制御回路に伝送するためのインターフェース回路であ
って、スイッチからの入力信号を所定の閾値で弁別する
比較回路と、前記比較回路の比較信号を前記制御回路に
出力する出力回路とをモールドパッケージに封入した集
積回路を有することを特徴とするものである。

【０００９】本願の請求項３の発明は、スイッチの信号
を制御回路に伝送するためのインターフェース用集積回
路であって、ヒステリシスを有し、スイッチからの入力
信号を所定の閾値で弁別する比較回路と、前記比較回路
の比較信号を前記制御回路に出力する出力回路とを封入
したことを特徴とするものである。

【００１０】本願の請求項４の発明は、スイッチの信号
を制御回路に伝送するためのインターフェース用集積回
路であって、スイッチからの入力信号を所定の閾値で弁
別する比較回路と、前記比較回路の比較信号を前記制御
回路に出力する出力回路とをモールドパッケージに封入
したことを特徴とするものである。

【００１１】

【発明の実施の形態】図１は本発明の第１の実施の形態
によるパチンコ台用インターフェース回路及びその周辺
回路の構成を示すブロック図である。パチンコ台におい
てパチンコ球の検出に用いられるパチンコ球検出用直流
二線式の電子スイッチ、ここではパチンコ球検出用近接
スイッチとパチンコ台のＣＰＵとの間に本実施の形態に
よるインターフェース回路は接続される。本図に示すよ
うに本実施の形態によるパチンコ台用インターフェース
回路は、その主要部を集積回路（以下、ＩＣという）化
したものである。図１において近接スイッチ１の出力は
パチンコ台の回路基板２に実装されたパチンコ台用イン
ターフェース回路３を介して制御回路であるパチンコ台
側ＣＰＵ４に接続される。パチンコ台用インターフェー
ス回路（以下、単にインターフェース回路という）３
は、電圧変換回路５，ノイズ除去回路６，ヒステリシス
付き比較回路７及び３ステートバッファ等の出力回路８
が縦続接続して構成されたものである。この実施の形態
ではノイズ除去回路６，ヒステリシス付き比較回路７及
び出力回路８をカスタム型のＩＣ１０として構成してい
る。パチンコ台側ＣＰＵ４はパチンコ球検出用の近接ス
イッチからインターフェース回路を介してパチンコ球検
出信号が入力されると、それに応じてパチンコ台側の入
賞装置や球排出装置を制御したり、これらの装置を制御
するための他のＣＰＵに伝送するものとする。例えば特
定の入賞位置に球が入るとスロットを回転させ、他のＣ
ＰＵに制御信号を伝送しフィーバー権利発生の有無を制
御したり、一般チューリップに球が入ると排出機構の他
のＣＰＵに信号を伝送し所定数の球を排出するものであ
る。

【００１２】又図２は本発明の第２の実施の形態による
インターフェース回路と周辺回路を示すブロック図であ
り、第１の実施の形態と同一部分は同一符号を付して詳
細な説明を省略する。本実施の形態は電圧変換回路５を
ＩＣ回路内に含めてノイズ除去回路６，ヒステリシス付
き比較回路７及び出力回路８と共にＩＣ１１として構成
したものである。又電圧変換回路５の一部の部品をＩＣ
回路内に含めて構成してもよい。

【００１３】このようにＩＣ１０又は１１を用いてイン
ターフェース回路を構成することによって、インターフ
ェース回路のアナログ的な回路設計が不要となる。又イ
ンターフェース回路のモジュール化により設計を標準化
することができ、設計工数を削減することができる。更
にインターフェース回路の構成要素をＩＣ化しているた
め、回路そのものを不正改造することが困難となる。又
インターフェース回路が単純な実装状態となるため、不
正改造が成された場合にも容易に確認することができ
る。インターフェース回路の実装面積が小さくなるた
め、回路基板を小型化したり他の回路機能を容易に追加
することもできる。更に部品点数が減少するため組立工
数が減少し、加工費を低下させることが可能となる。又
インターフェース回路の全部又は主要部をＩＣ化するこ
とにより、小面積内で複数のインターフェース回路を構
成することができるため、他の機能を付加することがで
きる。例えば単安定マルチバイブレータを用いてパチン
コ球の検出信号を一定のパルス幅とする等の機能をＩＣ
回路内に組み込むことも容易となる。又ヒステリシス付
きの比較回路を用いているため、電気的に安定して検出
することができる。

【００１４】次に第１又は第２の実施の形態によるイン
ターフェース回路を更に具体化した例について説明す
る。図３は第２の実施の形態によるインターフェース回
路及びその周辺回路の具体的な構成を示す第３の実施の
形態による回路図である。本図に示すように近接スイッ
チの＋側は電源Ｖcc１に接続され、−側がインターフェ
ース回路３に直接接続される。インターフェース回路を
構成するＩＣ１１Ａ内の電圧変換回路５は抵抗Ｒ１，Ｒ
２の分圧回路で構成され負荷抵抗を兼用しており、ノイ
ズ除去回路６は抵抗Ｒ３とコンデンサＣ１によって構成
される。又ヒステリシス付き比較回路７にはノイズ除去
出力と基準電圧ＶＳが入力され、比較出力が出力回路８
である３ステートバッファを介してパチンコ機のＣＰＵ
４に接続される。この電圧変換回路５から出力回路８ま
での間をＩＣ１１Ａとして構成する。ＩＣ１１Ａは例え
ばハイブリッドＩＣで構成され、セラミック基板上の配
線パターンに半導体ＩＣチップ，コンデンサチップ，厚
膜抵抗が実装され、リード端子ピンを除いてモールドパ
ッケージによってＩＣ化されたものとする。又ハイブリ
ッドＩＣでなくモノリシックＩＣを用いて構成すること
もできる。又トランジスタはＭＯＳ又はＣＭＯＳ構造で
構成してもよい。このようにＩＣ１１ＡをＩＣ化するこ
とにより前述した各効果が得られる。

【００１５】更に図３によるインターフェース回路で
は、電圧変換回路５を兼ねた負荷抵抗がＩＣ回路内に内
蔵されるため、外付けの負荷抵抗が不要となり、直流二
線式の近接スイッチを直接ＩＣに接続できるため、最も
単純な回路構成が実現できる。更に電圧変換回路となる
抵抗分割用の抵抗Ｒ１，Ｒ２は同一のプロセスで構成さ
れるため、温度変化やロットのばらつきが同等となり、
抵抗分割の比率を安定化することができる。

【００１６】図４は電圧変換回路の一部の部品のみをＩ
Ｃの内部回路とした第４の実施の形態によるインターフ
ェース回路と周辺回路の回路図であり、前述した実施の
形態と同一部分は同一符号を付して詳細な説明を省略す
る。本図において電圧変換回路５の一部の抵抗Ｒ２のみ
をＩＣ１１Ｂ内に封入し、抵抗Ｒ１は外付け抵抗として
構成される。このため近接スイッチ１とＩＣの入力端子
間に負荷抵抗となる外付けの抵抗Ｒ１を接続するだけで
入力側の回路を実現することができる。又近接スイッチ
１の負荷抵抗の一部を外付け抵抗として構成しているた
め、ＩＣの耐圧に合わせた入力回路の設計が可能であ
り、比較的低い耐圧のプロセスで実現することができ
る。通常直流二線式近接スイッチ１は電源電圧Ｖcc１と
して１２Ｖ乃至２４Ｖの電圧が用いられており、回路基
板内のＣＰＵやその他の部品の電源Ｖcc２は５Ｖ仕様と
して構成されていることが多い。このためインターフェ
ース回路も５Ｖ等の低圧で設計することができ、低い耐
圧のプロセスで実現することができる。又近接スイッチ
のオン時に負荷抵抗に電流が流れるが、負荷抵抗の一部
を外付け抵抗としているため、ＩＣの許容電力を最小限
に抑えることができる。

【００１７】図５は第１の実施の形態によるインターフ
ェース回路を具体化した第５の実施の形態を示してお
り、電圧変換回路５をＩＣの外部に構成したインターフ
ェース回路の一例を示す回路図である。本図においては
抵抗Ｒ１，Ｒ２の分圧回路で構成される電圧変換回路５
をパチンコ機の回路基板２上に実装し、その中点にＩＣ
１０Ａのノイズ除去回路６の入力端を接続する。この実
施の形態ではＩＣ１０Ａはノイズ除去回路６，ヒステリ
シス付き比較回路７及び出力回路８が封入されており、
電圧変換回路５はＩＣの外部に個別部品として構成され
る。この場合には近接スイッチの負荷電流がＩＣ１０Ａ
内に流れ込まないため、ＩＣの許容損失を最小限に抑え
ることができる。又近接スイッチの負荷抵抗を外付け抵
抗で構成しているため、ＩＣの耐圧に合わせた入力電圧
の設定が可能であり、比較的低耐圧のプロセスでＩＣを
製造することができる。更にＩＣの入力仕様を電圧入力
とすることができるため、直流二線式近接スイッチに代
えて容易にフォトマイクロセンサやメカニカルスイッチ
を接続することができる。

【００１８】図６は直流二線式近接スイッチ１に代えて
メカニカルスイッチ２１を接続した場合の回路図であ
る。この図では電圧変換回路５Ａには抵抗分圧回路に加
えてＣＲから成るノイズ除去回路を同時に入力回路とし
て取付けている。

【００１９】又図７は直流二線式近接スイッチ１に代え
てフォトマイクロセンサ２２を接続した場合の回路図を
示している。この場合にはフォトマイクロセンサ２２の
発光ダイオード側の負荷抵抗及びフォトダイオードの抵
抗分圧回路を同時に回路基板２に実装している。

【００２０】又図８は第５の実施の形態によるインター
フェース回路の入力側の他の接続例であり、直流二線式
近接スイッチ１を電源Ｖcc１より抵抗Ｒ４を介して接続
した例を示している。この場合には電圧変換回路５Ｂと
して負荷抵抗Ｒ４を用い、近接スイッチの＋入力側との
間に接続する。そして近接スイッチ１の−入力を接地
し、＋入力をＩＣ１０Ａに接続する。この場合にも同様
にして近接スイッチのスイッチ信号をＣＰＵ４に伝える
ことができる。

【００２１】次に本発明の第６の実施の形態について図
９を用いて説明する。この実施の形態では近接スイッチ
１の負荷抵抗、ここではＲ５を外付け抵抗とし、これに
電圧変換回路５を含むインターフェース回路用のＩＣ１
１Ｃを接続したものである。この場合にはインターフェ
ース用ＩＣ１１Ｃ内には電圧変換回路５，ノイズ除去回
路６，ヒステリシス付き比較回路７及び出力回路８を有
するものとなる。この場合には負荷抵抗Ｒ５を外付け抵
抗としているため、入力側の回路を単純化することがで
きる。又図３に示す実施の形態と異なり、電圧変換回路
の抵抗Ｒ１，Ｒ２の加算値より負荷抵抗Ｒ５の抵抗値を
小さくすることができ、負荷電流の大半がＩＣ内に流れ
込まないため、ＩＣの許容損失を最小限に抑えることが
できる。又電圧変換回路となる抵抗分圧用の２つの抵抗
Ｒ１，Ｒ２は同一のプロセスにて構成されるため、温度
変化やロットのばらつきが同等となり、抵抗分割の比率
を安定化させることができる。更にＩＣの入力仕様を電
圧入力とすることができるため、直流二線式近接スイッ
チに代えて容易にフォトマイクロセンサやメカニカルス
イッチを接続することができる。

【００２２】この実施の形態において図１０に示すよう
にメカニカルスイッチ２１を用いる場合には、メカニカ
ルスイッチ２１に直列に負荷抵抗Ｒ５を接続する。そし
てＣＲから成るノイズ除去回路を介してＩＣ１１Ｃに接
続する。こうすれば負荷抵抗Ｒ５の値を電圧変換回路の
抵抗Ｒ１，Ｒ２の加算値より十分小さくすることができ
るため、メカニカルスイッチの負荷電流の大部分は負荷
抵抗Ｒ５で消費されることとなり、負荷電流がＩＣ内に
流れ込まないためＩＣ内の許容損失を最小限に抑えるこ
とができる。

【００２３】又図１１はこの実施の形態によるインター
フェース回路をフォトマイクロセンサの入力回路に用い
たものである。この場合には図７と同様にフォトマイク
ロセンサ２２の発光ダイオードの負荷抵抗及びフォトト
ランジスタの負荷抵抗Ｒ６を回路基板２に実装する。こ
の場合にもＩＣ１１Ｃ内部の電圧変換回路５の抵抗Ｒ
１，Ｒ２の加算値より負荷抵抗Ｒ６を十分小さい値とす
るため、ＩＣ内の許容損失を最小限とすることができ
る。

【００２４】又図１２は第６の実施の形態によるインタ
ーフェース回路の他の接続例であり、直流二線式近接ス
イッチを電源Ｖcc１より抵抗を介して接続した例を示し
ている。この場合には負荷抵抗Ｒ７と近接スイッチ１の
＋入力側との間にＩＣ１１Ｃを接続する。この場合も負
荷抵抗Ｒ７を電圧変換回路の抵抗Ｒ１，Ｒ２の加算値よ
り小さくなるように構成することにより、ＩＣ内の許容
電力を小さくすることができる。

【００２５】図１３は図４に示すように電圧変換回路５
の一方の抵抗Ｒ２のみをＩＣ回路内に封入し、複数のイ
ンターフェース回路をモールドパッケージに封入したＩ
Ｃ内の構成を示す図である。この例では６回路分のイン
ターフェース回路をＩＣ内に封入している。

【００２６】又図１４はＩＣ回路内に用いられるヒステ
リシス付き比較回路７の一例を示す図である。このよう
にヒステリシス付きの比較回路を用いることにより、電
気的に安定した出力を得ることができる。

【００２７】尚前述した各実施の形態では直流二線式の
近接スイッチを用いた例を示しているが、直流二線式の
他の電子スイッチを用いるものであってもこの発明のイ
ンターフェース回路を適用することができることはいう
までもない。

【００２８】又前述した各実施の形態ではパチンコ台に
用いられる電子スイッチ等のインターフェース回路につ
いて説明しているが、本発明は他の用途のインターフェ
ース回路に用いることができることはいうまでもない。

【００２９】又前述した各実施の形態ではインターフェ
ース回路はパチンコ台側の回路基板に実装するようにし
た構成について示しているが、パチンコ台側の回路基板
と独立した基板上にインターフェース回路を設けるよう
にしてもよいことはいうまでもない。

【００３０】

【発明の効果】以上詳細に説明したように本発明によれ
ば、入力側のスイッチとＣＰＵ間のインターフェース回
路に回路設計が不要となり、モジュールが標準化できる
ため、設計工数を削減することができる。又不正改造が
難しくなり、不正改造された場合にも容易に確認するこ
とができる。更にＩＣ回路内に複数組のインターフェー
ス回路を封入することができ、基板上の面積を削減する
ことができるため、基板の小型化や回路機能の追加が容
易となる。又部品点数が減少し組立作業性を向上するこ
とができ、インターフェース回路を含む装置全体のコス
トを低減することができる。又ヒステリシス付き比較回
路により安定した信号をＣＰＵ側に出力することが可能
となるという優れた効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるインターフェ
ース回路及びその周辺回路の構成を示すブロック図であ
る。

【図２】本発明の第２の実施の形態によるインターフェ
ース回路及びその周辺回路の構成を示すブロック図であ
る。

【図３】本発明の第３の実施の形態によるインターフェ
ース回路及びその周辺回路の回路図である。

【図４】本発明の第４の実施の形態によるインターフェ
ース回路及びその周辺回路の回路図である。

【図５】本発明の第５の実施の形態によるインターフェ
ース回路及びその周辺回路の回路図である。

【図６】本発明の第５の実施の形態によるインターフェ
ース回路及びその周辺回路の他の接続例を示す回路図で
ある。

【図７】本発明の第５の実施の形態によるインターフェ
ース回路及びその周辺回路の他の接続例を示す回路図で
ある。

【図８】本発明の第５の実施の形態によるインターフェ
ース回路及びその周辺回路の他の接続例を示す回路図で
ある。

【図９】本発明の第６の実施の形態によるインターフェ
ース回路及びその周辺回路の回路図である。

【図１０】本発明の第６の実施の形態によるインターフ
ェース回路及びその周辺回路の他の接続例を示す回路図
である。

【図１１】本発明の第６の実施の形態によるインターフ
ェース回路及びその周辺回路の他の接続例を示す回路図
である。

【図１２】本発明の第６の実施の形態によるインターフ
ェース回路及びその周辺回路の他の接続例を示す回路図
である。

【図１３】インターフェース回路のＩＣ部分の構成を示
す図である。

【図１４】インターフェース回路内の比較回路の構成を
示す回路図である。

【図１５】従来のインターフェース回路及びその周辺回
路の構成を示すブロック図である。

【図１６】インターフェース回路とその周辺回路の構成
を示す回路図である。

【図１７】インターフェース回路とその周辺回路の構成
を示す回路図である。

【符号の説明】

１ 直流二線式近接スイッチ ２ 回路基板 ３ インターフェース回路 ４ ＣＰＵ ５ 電圧変換回路 ６ ノイズ除去回路 ７ ヒステリシス付き比較回路 ８ 出力回路 １０，１０Ａ，１１Ａ，１１Ｂ，１１Ｃ ＩＣ ２１ メカニカルスイッチ ２２ フォトマイクロセンサ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 スイッチの信号を制御回路に伝送するた
   めのインターフェース回路であって、 ヒステリシスを有し、スイッチからの入力信号を所定の
   閾値で弁別する比較回路と、 前記比較回路の比較信号を前記制御回路に出力する出力
   回路とを封入した集積回路を有することを特徴とするイ
   ンターフェース回路。
2. 【請求項２】 スイッチの信号を制御回路に伝送するた
   めのインターフェース回路であって、 スイッチからの入力信号を所定の閾値で弁別する比較回
   路と、 前記比較回路の比較信号を前記制御回路に出力する出力
   回路とをモールドパッケージに封入した集積回路を有す
   ることを特徴とするインターフェース回路。
3. 【請求項３】 スイッチの信号を制御回路に伝送するた
   めのインターフェース用集積回路であって、 ヒステリシスを有し、スイッチからの入力信号を所定の
   閾値で弁別する比較回路と、 前記比較回路の比較信号を前記制御回路に出力する出力
   回路とを封入したことを特徴とするインターフェース用
   集積回路。
4. 【請求項４】 スイッチの信号を制御回路に伝送するた
   めのインターフェース用集積回路であって、 スイッチからの入力信号を所定の閾値で弁別する比較回
   路と、 前記比較回路の比較信号を前記制御回路に出力する出力
   回路とをモールドパッケージに封入したことを特徴とす
   るインターフェース用集積回路。