JPH11500546A

JPH11500546A - 画像オーバーラップ処理のための装置及び方法

Info

Publication number: JPH11500546A
Application number: JP8517978A
Authority: JP
Inventors: シー．ペアソン、エリック; ピー．パウェルコ、トーマス
Original assignee: フォーカスオートメイションシステムズインコーポレイテッド
Priority date: 1994-11-29
Filing date: 1995-11-28
Publication date: 1999-01-12
Also published as: US5812704A; CA2206450A1; AU3920795A; WO1996017468A1

Abstract

(57)【要約】オーバーラッププロセッサは、複数の位置合わせされた走査ラインを受け取り、一次的に格納する。各走査ラインは画像の１つのレーン又はゾーンを表す。プロセッサは複数の走査ラインを連続的に読み取り、次に走査ラインを同時に且つ選択的に出力して、（１つのレーン又はゾーンを表す１本の走査ライン）＋（隣接する１つのレーン若しくはゾーン又は隣接する両方のレーン若しくはゾーンからの予め決められた量の走査ライン）を含む出力を生成する。

Description

【発明の詳細な説明】画像オーバーラップ処理のための装置及び方法発明の分野本発明は画像オーバーラップ処理のための装置及び方法に関するものである。特に、本発明は、空間画像形成用の複数のデータストリームを、データの境界において空間的誤差（spatial error）を生じることなく処理する新しい方法に関するものである。発明の背景連続した高分解能表面検査は最も望まれている産業用映像アプリケーションの一つである。通常の高速ウェブ(Web)検査アプリケーションは59.96 センチ（24 インチ）幅のウェブを、毎秒10.16 メートル（400 インチ）の速度（609.6 メートル/ 分 = 2000 フィート/ 分）で100%の表面検査を行い、また0.508 センチ（ 0.020 インチ）単位の欠陥まで検出するものである。このようなウェブを検査する映像システムにおいては少なくとも2048ピクセルの交差ウェブ(cross-web)分解能を要すると共に、7000万ピクセル/ 秒以上の連続的な走査と処理が要求される。表面検査に使用されるライン走査カメラ群は一次元画像センサに基づくものである。充分な画像分解能を得る為には、たいていのアプリケーションでは一つの対象物を検査するのに、同時に使用する１個以上のライン走査カメラが要求される。ピクセル処理の初期の段階では、形態分析やコンボルーション分析等の空間画像処理操作が広く行われていた。通常、１画像が入力として取り込まれ、その結果として１画像が出力として生成されていた。従来の空間画像操作では充分でない、３つの発展段階の画像処理アプリケーションがある。これら３つのアプリケーションとは、多重ライン走査カメラ群、多重出力ライン走査カメラ群、それに同じく多重出力領域走査カメラ群を使用するものである。各レーン(lane)や画像は分割されてはいるが、共在する一連のビデオデータを作り出している。しかしながら、これら複数のレーンや多重画像に分割されている画像に空間処理操作を行う際には問題がある。空間画像処理に使用されるモデルは、映像要素(picture element)やピクセル( pixel)の２次元マトリクスより成る画像を考慮したものである。１画像内のピクセル群の各行は走査ラインと呼ばれる。すべての入力ピクセルに対して出力ピクセルが生成されるが、それは所定の水平、垂直限度を有する所定範囲からの入力ピクセル値をその入力値として演算したものである。空間操作の為の入力ピクセルを囲む範囲をカーネルと呼んでいる。空間オペレータのカーネルの中心ピクセルが完全にビデオレーン(video lane) の境界内である時は、オーバーラップ処理は考慮しなくてよい。該中心ピクセルが境界に近い場合には、画像境界の外側からのピクセルデータは完全な空間操作には役立たない。先行システムにおいては、ピクセルは仮想されるか任意に加えられる。画像境界が視界のエッジである場合は、オーバーラップ処理は固定値（例えば連続した0 または1）を画像境界の外のカーネル部に加える必要がある。最終的な結果は、境界付近の出力画像は境界において生じた空間誤差により信頼性のあるものではなかった。例えば、もし斑点（blob）がビデオレーンのエッジ付近に位置している場合は、走査ラインカメラは該斑点に応答する画像を作り出す。もし空間画像操作が、画像境界において加えられた連続する"0" を使って斑点に適用されれば、該斑点の出力画像は検出できない程度に縮小される。逆に、もし空間画像操作が、画像境界において加えられた連続した"1" を使って斑点に適用された場合は、該斑点は不要に検出された無視し得る斑点として拡大される。いずれにしても結果は好ましいものではない。同様の問題が多重出力ライン走査カメラ群、領域カメラ群等の多重出力にビデオ情報を送出するカメラ群にも存在している。もし画像境界が近接した視界の間にあるとすれば、オーバーラッププロセッサはやはり画像境界の外のカーネル部に固定値を加えるであろう。画像境界の外の部分に対するピクセル値は常に変化しまた未知でもあるため、固定値の付加は相当の誤差を生じさせるのである。発明の概要前記従来技術の欠点は、隣接画像にわたって走査なしに実行すべき空間的操作を可能とするオーバーラッププロセッサを提供することによって解消することができる。望ましくは、適切なピクセルビデオデータを隣接画像から借用して、空間的操作がエラー又は不連続性を生じさせることなく画像境界において実行できるように擬似オーバーラップの領域を生成するオーバーラッププロセッサを提供することである。さらに望ましくは、複数の整列した走査ラインを受信して一時的に格納するオーバーラッププロセッサを提供することである。各走査ラインは画像のレーン又はゾーンを表わす。該プロセッサは複数の走査ラインを順次読み取り、さらに、一つのレーン又はゾーンを表わす一つの走査ラインに、片側の隣接したレーンもしくはゾーン、又は両側の隣接したレーンもしくはゾーンの走査ラインからの所定量のデータを加えてなる出力を生成する走査ラインを同期的且つ選択的に出力する。本発明の一つの形態によって、目的の画像のレーンを表わす複数の整列したピクセルデータの入力ストリームからピクセルデータの出力ストリームを生成するためのオーバーラッププロセッサが提供される。該オーバーラッププロセッサは複数のＦＩＦＯラインバッファと、マルチプレクサと、コントローラと、を有する。各ＦＩＦＯラインバッファは、それぞれ複数の整列した入力ストリームの一つを受信し、格納し、且つ読み出す。マルチプレクサは複数のＦＩＦＯラインバッファのそれぞれに接続されている。マルチプレクサは、出力ストリームを出力するための出力を有する。コントローラは、複数の整列した入力ストリームを順次読みだすための複数のＦＩＦＯラインバッファのそれぞれに接続されている。コントローラはさらにマルチプレクサに接続され、複数のＦＩＦＯラインバッファ間でマルチプレクサを切り換える。コントローラはマルチプレクサを切り換えて、一つのレーンを表わすピクセルデータに対し、該レーンに近接した隣接レーンの境界領域を表わすピクセルデータを加えてなる出力ストリームを出力する。本発明の別の形態によって、目的の画像のレーンを表わす複数の整列したピクセルデータの入力ストリームからピクセルデータの出力ストリームを生成する方法が提供される。該方法は、複数の整列したピクセルデータの入力ストリームを順次読み取る工程と、一つのレーンを表わすピクセルデータに該レーンに近接した隣接レーンの境界領域を表わすピクセルデータを加えてなる出力ストリームを生成する複数の入力ストリーム間で選択的に切り換えを行なう工程と、を有する。図面の簡単な説明本発明の実施の形態を説明する添付図面において、図１は、本発明のオーバーラッププロセッサの概略図であり、図２は、図１のオーバーラッププロセッサに対し出力を生成する一般的なカメラ構成の概略図であり、図３は、空間的画像処理の後の出力を備えた入力走査ライン画像の概略図である。図４は、核に対する画像のエッジを説明する入力走査ライン画像の概略図である。図５は、並行関係にある３つの走査ライン画像の概略図である。図６は、図１のオーバーラッププロセッサを通しての走査ラインピクセルデータの時系列図である。発明の記述本発明のオーバーラッププロセッサ１０は図１に概略的に示されている。オーバーラッププロセッサ１０は、一般的にリードＦＩＦＯラインバッファ１２、センターＦＩＦＯラインバッファ１４及びトレイルＦＩＦＯラインバッファ１６を含む。ＦＩＦＯラインバッファ１２、１４及び１６の出力側の各々は、ゾーンマルチプレクサ１８に電気的に接続されている。ＦＩＦＯラインバッファ１２、１４及び１６の各々は、それぞれ入力タップ２２、２４及び２６を有する。外部信号を受信し、一時的に格納して、それに応答する各ＦＩＦＯラインバッファ１２、１４及び１６は、格納データをファースト・イン・ファースト・アウト（ＦＩＦＯ）パターンで読み出すようになっている。オーバーラッププロセッサ１０はまた、オーバーラップコントローラ２８も具備する。コントローラ２８は、ライン有効信号入力と、ＦＩＦＯラインバッファ１２、１４及び１６の各々と電気的に接続されているＦＩＦＯ制御出力３２を有する。オーバーラッププロセッサコントローラ２８は、ゾーンマルチプレクサ１８に電気的に接続されて、その出力の制御を行うマルチプレックス制御出力３４を有する。オーバーラッププロセッサ２８は一般的に、ピクセルカウンタ３６、検出器３８、検出器４０及び制御ロジック部４２を含む。ピクセルカウンタ３６は、ライン有効信号入力３０に電気的に接続されている。ピクセルカウンタ３６と制御ロジック部４２との間には検出器３８及び４０が並列に延出している。制御ロジック部４２の出力側は、ＦＩＦＯ制御出力３２及びマルチプレクサ制御出力３４と電気的に接続されている。ゾーンマルチプレクサ１８はまたリードインジェクトレジスタ４４及びトレイルインジェクトレジスタ４６を有する。ゾーンマルチプレクサ１８の出力はステッチされたビデオ出力４８と接続され、これが空間計算用プロセッサ５０と通信している。図２を参照すると、典型的なウェブ検査システムが概略的示されている。検査されている連続ウェッブ５２は、矢印の方向に移動する。ラインスキャンカメラ５４、５５及び５６は、ウェブ５２に対して取り付けられ、レーン５８、５９及び６０をそれぞれ検査する。ラインスキャンカメラ５４はビデオ出力６２を、ラインスキャンカメラ５５はビデオ出力６３を、ラインスキャンカメラ５６はビデオ出力６４を生成するようになっている。３つのラインスキャンカメラを図示したが、本発明があらゆる数のカメラ、又はあらゆる数の内部レーン又はゾーンを有する１つのカメラと共に使用可能であることは明白にである。ビデオ出力６２、６３及び６４は、リード入力２２、センター入力２４及びトレイル入力２６とそれぞれ電気的に接続されている。図３を参照すると、空間的画像処理が概略的に示されている。図３の左側は、５ピクセル（ｎ、ｍ）により画定された入力画像を示す。入力画像ピクセル（ｎ、ｍ）毎に、それと対応する出力ピクセル（ｎ’、ｍ’）は、その入力値としてｎ±ａ、ｍ±ｂで囲まれた領域からの入力画像ピクセル値を用いる計算により生成される。ここで、２ａ＋１及び２ｂ＋１は、空間オペレーションの領域の水平及び垂直範囲である。空間オペレーションのために入力画像ピクセルを囲む領域は「カーネル」と呼ばれている。カーネル６６は任意の形とすることができ、必ずしも対称、矩形又は充填されている必要はない。典型的な空間処理の例は、形態分析及びコンボルーション分析を含む。空間オペレータのカーネル６６の中心ピクセル（ｎ、ｍ）がビデオレーンの境界内に良好にある場合、オーバーラップ処理は重要でない。中心ピクセル（ｎ、ｍ）が図４に示されるように画像境界付近にある場合、画像外側からピクセルデータは入手されない。図５を参照すると、検査されているウェブ画像は、３つのレーンに分けられている。境界が２つの隣接カメラ出力又は２つの隣接カメラからの２つの隣接画像同士の間にある場合、ビデオ情報は、隣接画像の右側又はリードゾーン及び左側又はラグゾーンから得られて、計算用プロセッサに提されるビデオに「ステッチ」されなくてはならない。隣接画像からのビデオ信号がステッチされる前に、ビデオデータの隣接ビデオストリームは、互いと正確に位置合わせされなくてはならない。マルチタップカメラの場合、出力されたビデオストリームは、充分に同期して正確に位置合わせされている。正確位置合わせとは、全ストリームが同一水平走査ラインのピクセルを同時に受け取ることを意味する。図６を参照すると、ステッチングプロセスは、走査ラインベース毎に行われる。オーバーラッププロセッサ１０は、３つのビデオ入力を有する。即ち、ライン操作カメラ５５より処理されるメイン入力である中央入力２４、図２中で左側の隣接する走査ラインであるライン操作カメラ５４からの入力であるリード入力２２、及び図２中で右側の隣接するライン操作カメラ５６からの入力であるトレイル入力２６である。各走査ラインは、一連のデジタルビデオ信号である。各デジタルビデオ信号は、ライン有効信号（ＬＶＡＬ）及びピクセルデータを含む。例えば、８ビット出力を生成するセンサは、（８ビットのビデオデータ）＋（１つのライン有効ビット）を含む９ビットデジタルビデオ信号によって表される。ＬＶＡＬ信号は、ビデオデータビットが有効ピクセルデータを含む期間を示す。ＬＶＡＬ信号は、時計周りに一回転することによってビデオデータを開始し、ビデオデータのラインにおける最後のピクセルが始まるところで終了する。１本のライン毎のピクセル数は、ビデオセンサフォーマットによって最大１６，３８４まで決定される。オーバーラッププロセッサ１０の出力は、オーバーラップゾーンを含む”ステッチされた”ビデオ走査ラインであり、これは空間演算プロセッサ５０の入力に提供される。始動時に、制御論理４２によってリセット信号が生成され、この信号はＦＩＦＯラインバッファ１２、１４、１６のそれぞれに送られる。リセット信号を受け取った後、ＦＩＦＯラインバッファ１２、１４、１６の全てが空になる。３つ全てのビデオストリームは正確に位置合わせされ、この３つのビデオストリームの有効ビデオピクセルはＦＩＦＯラインバッファ１２、１４、１６のそれぞれに同時に到着して、捕捉される。カメラ５４からの先のタップは、リードＦＩＦＯ１２に捕捉され、カメラ５５からの第一タップは中央ＦＩＦＯ１４に捕捉され、及びカメラ５６からのトレイリングタップはトレイルＦＩＦＯ１６に捕捉される。ピクセルカウンタ３６は、ＬＶＡＬ信号の上昇エッジ又は下降エッジを受け取った後に各ＦＩＦＯバッファ１２、１４、１６に入る各走査ラインのピクセル１０の数をカウントする、標準の回路である。検出器３８及び４０は簡単な比較回路であり、この回路のそれぞれは、カウントされたピクセルの数を表すピクセルカウンタ３６からの入力を受け取り、この数を予めセットした値と比較する。検出器３８の場合、この値はカーネル幅の半分（Ｗ／２）である予め決められた値にセットされる。検出器４０は、カーネル幅（Ｗ）である予め決められた値にセットされる。各検出器３８及び４０が対応する値を一旦受け取ると、それぞれの信号は制御論理４２に送られる。ピクセルカウンタ３６はまた、オーバーラッププロセッサ１０を通過する走査ラインの数をカウントするための２ビットカウンタも含む。ピクセルカウンタ３６は、カウントされた走査ラインの数を表す信号を論理コントローラに送る。制御論理４２は、ピクセルカウンタ３６及び検出器３８及び４０から受け取った信号に応答する信号を生成する、標準の回路である。制御論理４２によって生成された信号はＦＩＦＯバッファ１２、１４、１６に送られて、その中に格納されたピクセルデータの走査ラインを読み出し、マルチプレクサ１８に送られて、ステッチされたビデオ信号を読み出すために入力を切り換える。個々の読み出しビデオストリームは、３つのＦＩＦＯバッファ１２、１４、１６のそれぞれに読み出し操作がいつ行われるのか、及び各ストリームにピクセルのどの走査ラインがあるのか、を表す。好ましくは、ステッチされたビデオストリームは、カーネル幅６６と同じ分だけ、広い。この長さの延長は、ビデオが演算プロセッサ５０によって処理されるときに取り除かれる。リセットのすぐ後にユニークな始動シーケンスがあり、これに続いて全ての後続の走査ラインにＦＩＦＯアクセスシーケンスが繰り返される。上昇ＬＶＡＬ信号を受け取った後、ピクセルカウンタ３６はＦＩＦＯバッファに入る第一走査ラインのピクセル数のカウントを開始する。一旦ピクセルカウンタ３６が第一規定値（Ｗ／２）に達すると、検出器３８は論理コントローラ４２のための信号を生成する。論理コントローラ４２は次にリードＦＩＦＯ１２がその中に格納されたビデオ（ＬＮ）の読み出しを始めるためのリード読み出しコマンド信号を生成する。リードＦＩＦＯ１２の読み出しは、第一ライン有効（ＬＶＡＬ）信号の上昇エッジからピクセルのカーネル幅６６の半分の幅（Ｗ／２）だけまず遅れ、ＬＶＡＬと同時に終了する。ＦＩＦＯラインバッファ１２内に格納された残り全てのピクセルデータは、後続のビデオライン（Ｎ＋１）の後続のＬＶＡＬまで保持される。後続の走査ライン（Ｎ＋１）の後続のＬＶＡＬが一旦受信されると、論理コントローラ４２は、ＦＩＦＯ１２からの走査ライン（ＬＮ）の受け取りを開始してこの走査ライン（ＬＮ）をステッチされたビデオ出力４８に送るように指示する第一切り替え信号を、マルチプレクサ１８に送信する。ピクセルカウンタ３６が一つのビデオ信号（Ｎ）及び第１所定値（Ｗ／２）をカウントすると、信号がロジックコントローラ４２に送られ、該コントローラは、センターＦＩＦＯ１４へセンター読み取りコマンド信号を送出する。センターＦＩＦＯ１４読み取りは、ＬＶＡＬ上昇エッジと、二つ（Ｗ／２）に分割した核６６の幅を合わせたものから一本の走査ライン（Ｎ）分だけ遅延され、ＬＶＡＬ長である。全ての連続するセンターゾーン読み取りは、（Ｗ／２）だけ遅延され、ＬＶＡＬに等しい長さである。同時に、ロジックコントローラ４２は第２切り換え信号をマルチプレクサ１８に送出してセンターＦＩＦＯラインバッファ１２から読み取られる走査ライン（ＣＮ）を受ける。ピクセルカウンタ３６が二本の走査ライン（Ｎ及びＮ＋１）及びＬＶＡＬの下降エッジから第１所定値（Ｗ／２）をカウントすると、信号がロジックコントローラ４２に送出され、該信号は、トレイルＦＩＦＯ１６にトレイル読み取りコマンド信号を送出し、第３切り換え信号はマルチプレクサ１８に送出される。第３切り換え信号に応答して、マルチプレクサ１８はセンターＦＩＦＯ１４から受け取った走査ライン（ＣＮ）をトレイルＦＩＦＯ１６からの走査ライン（ＴＮ）に切り換える。トレイルゾーンＦＩＦＯ１６読み取りは、最初に二本の走査ライントレイルエッジと二つ（Ｗ／２）に分割された核６６の幅とを合わせたものから遅延され、同じ走査ライントレイルエッジ後の核６６ピクセルの幅（Ｗ）で終わる。全ての連続するトレイルゾーン読み取りは、ＷピクセルだけＬＶＡＬ上昇エッジから遅延し、ＬＶＡＬ長である。ピクセルカウンタ３６が二つのビデオ信号（Ｎ及びＮ＋１）及び第２所定値Ｗをカウントすると、検出器４０はロジックコントローラ４２に信号を送出し、この信号は、マルチプレクサ１８へ第４切り換え信号を送出する。第４切り換え信号に応答して、マルチプレクサ１８は出力４８への出力又はデフォルトをディスエーブル状態にしない。単一のステッチビデオ信号は、出力４８で生成される。ステッチビデオストリームは核６６の幅に等しい量だけ広い。カメラ５４及び５６で検査されるリードゾーン５８及びトレイルゾーン６０は、カメラのシフトレジスタの方向に相対する。全てのカメラ５４、５５及び５６は同じ方向にシフトしなければならない。図２では、水平方向に延びる矢印は、上述の例のシフトレジスタのシフトの方法を示す。左右のエッジゾーン接合を達成するために、ゾーンマルチプレクサ１８は、リードＦＩＦＯラインバッファ１２又はトレイルＦＩＦＯラインバッファ１６の代わりに、接合レジスタ４４及び４６からの接合レジスタ値を選択する。マルチプレクサ１８は接合レジスタ４４及び４６からデータストリームを読み取り、該レイジスタは、典型的には全ての１又は全ての０又はグレースケール分析の０〜２５６の値のいずれかを選択可能である値を保存する。右エッジゾーンに対しては、出力６４はセンターＦＩＦＯ１４の入力２４に接続し、出力６３はリードＦＩＦＯ１２の入力２２に接続する。トレイルＦＩＦＯ１６に接続する入力はない。この場合、ロジックコントローラはマルチプレクサ１８に信号を送出してＦＩＦＯ１６からの入力をオフにし、トレイルエッジレジスタ４６の受信を開き、ＦＩＦＯ１６の代わりに保存されたデータを受け取る。オーバーラッププロセッサ１０は、同じ方法で動作して空間画像形成処理のために加えられるエッジデータを有する切り換えビデオストリームを生成する。左エッジゾーンの場合と同様に、出力６２はセンターＦＩＦＯ１４の入力２４に接続し、出力６３はトレイルＦＩＦＯ１６の入力２６に接続する。リードＦＩＦＯ１２に接続する入力はない。この場合、ロジックコントローラはマルチプレクサ１８に信号を送出してリードＦＩＦＯ１２からの入力をオフにし、リードエッジレジスタ４４の受信を開いてリードＦＩＦＯ１２の代わりに保存されたデータを受け取る。オーバーラッププロセッサ１０は、同一方法で動作して空間画像形成処理のために加えられるエッジデータを有するステッチビデオストリームを生成する。プロセッサ５０で行われる空間画像処理は、ラインビデオを元のサイズに減少させる。左のみ、右のみ、又は左右接合も可能である。本発明のオーバーラッププロセッサ１０はウェブ検索以外のアプリケーションを有することは明らかである。オーバーラッププロセッサ１０は同じ譲受人に譲受され、１９９３年１２月２０日に出願された出願番号０８／１６９，６６５に述べられるシステムのような視覚システムでの使用に適しているが、オーバーラッププロセッサ１０は内部でビデオ画像をレーン又はゾーンに分割するＣＣＤカメラでのアプリケーションを有することは明らかである。本発明の多数の多くの修正及び目的があることが当業者には明らかである。設計、サイズ及び構成要素の幾つかの変更は、本発明の精神から逸脱せず請求の範囲内である限り有効であることが理解される。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９６年１２月１１日【補正内容】２、１４及び１６の各々は、それぞれ入力タップ２２、２４及び２６を有する。各ＦＩＦＯラインバッファ１２、１４及び１６は、外部信号を受信し、一時的に格納し、該信号に応答し、そして、格納されたデータをＦＩＦＯパターンで読み出すようになっている。オーバーラッププロセッサ１０はまた、オーバーラップコントローラ２８も具備する。コントローラ２８は、ライン有効信号入力と、ＦＩＦＯラインバッファ１２、１４及び１６の各々と電気的に接続されているＦＩＦＯ制御出力３２を有する。オーバーラッププロセッサコントローラ２８は、ゾーンマルチプレクサ１８に電気的に接続されて、その出力の制御を行うマルチプレックス制御出力３４を有する。オーバーラッププロセッサ２８は一般的に、ピクセルカウンタ３６、検出器３８、検出器４０及び制御ロジック部４２を含む。ピクセルカウンタ３６は、ライン有効信号入力３０に電気的に接続されている。ピクセルカウンタ３６と制御ロジック部４２との間には検出器３８及び４０が並列に延出している。制御ロジック部４２の出力側は、ＦＩＦＯ制御出力３２及びマルチプレクサ制御出力３４と電気的に接続されている。ゾーンマルチプレクサ１８はまたリードインジェクトレジスタ４４及びトレイルインジェクトレジスタ４６を有する。ゾーンマルチプレクサ１８の出力はステッチされたビデオ出力４８と接続され、これが空間計算用プロセッサ５０と通信している。図２を参照すると、典型的なウェブ検査システムが概略的示されている。検査されている連続ウェッブ５２は、矢印の方向に移動する。ラインスキャンカメラ５４、５５及び５６は、ウェブ５２に対して取り付けられ、レーン５８、５９及び６０をそれぞれ検査する。ラインスキャンカメラ５４はビデオ出力６２を、ラインスキャンカメラ５５はビデオ出力６３を、ラインスキャンカメラ５６はビデオ出力６４を生成するようになっている。３つのラインスキャンカメラを図示したが、本発明があらゆる数のカメラ、又はあらゆる数の内部レーン又はゾーンを有する１つのカメラと共に使用可能であることは明白にである。補正請求の範囲１．複数の位置合わせされた走査ラインデータの入力ストリームからオーバーラップする走査ラインデータの出力ストリームを生成するためのプロセッサであって、前記入力ストリームの各々が画像の隣接するレーンを表し、複数のＦＩＦＯラインバッファを備え、前記ＦＩＦＯラインバッファの各々が前記入力ストリームの内のそれぞれ１つを受信、記憶及び読み出しし、前記複数のＦＩＦＯラインバッファの各々に接続され、前記出力ストリームを出力するためのマルチプレクサと、前記複数のＦＩＦＯラインバッファ及び前記マルチプレクサと動作可能に接続されるコントローラと、を備え、前記コントローラがライン有効信号を受信するための入力を有し、前記ライン有効信号に応じた前記コントローラが前記複数のＦＩＦＯラインバッファに前記入力ストリームの内のそれぞれ１つを連続して読み出させ、前記マルチプレクサに前記複数のＦＩＦＯラインバッファの間で切り換えさせ、前記レーンの内の１つのレーンの走査ラインデータと共に前記レーンの内の隣接するレーンの所定の量の走査ラインデータを含む、前記出力ストリームを選択的に出力させる、ことから成るプロセッサ。２．前記出力ストリームが前記レーンの内の前記隣接する１つと反対側にあるレーンの走査ラインデータを更に含む、請求項１に記載のプロセッサ。３．前記入力ストリームがリード入力ストリーム、センター入力ストリーム及びトレイル入力ストリームを含み、前記複数のＦＩＦＯラインバッファが前記リード入力ストリームを受信するためのリードＦＩＦＯラインバッファと、前記センター入力ストリームを受信するためのセンターＦＩＦＯラインバッファと、前記トレイル入力ストリームを受信するためのトレイルＦＩＦＯラインバッファと、を含む、請求項２に記載のプロセッサ。４．前記ＦＩＦＯラインバッファがリード入力ストリーム、センター入力ストリーム及びトレイル入力ストリームの順序で読み出す、請求項３に記載のプロセッサ。５．前記順序が前記画像を走査するカメラのレジスタをシフトする方向に相対する、請求項４に記載のプロセッサ。６．前記コントローラが走査ラインデータのピクセルをカウントし、ライン有効信号をカウントするためのピクセルカウンタを含み、前記コントローラが所定の数のピクセル及びライン有効信号に応じて前記連続した読み出し及び前記切り換えを行う、請求項１に記載のプロセッサ。７．最初に、前記コントローラがリードＦＩＦＯを実行して前記所定の数のピクセルの後で読み出しし、センターＦＩＦＯを実行して１つのライン有効信号及び前記所定の数のピクセルの後で読み出しし、トレイルＦＩＦＯを実行して２つのライン有効信号及び前記所定の数のピクセルの後で読み出しし、その後、前記連続読み出しを実行する、請求項６に記載のプロセッサ。８．最初に、前記コントローラが１つのライン有効信号の後で前記リードＦＩＦＯへ前記切り換えを実行し、１つのライン有効信号及び前記所定の数のピクセルの後で前記センターＦＩＦＯへ切り換え、２つのライン有効信号及び前記所定の数のピクセルの後で前記トレイルＦＩＦＯへ切り換え、２つの走査ライン及び前記所定の数の２倍のピクセルの後で前記出力ストリームを使用不能にし、その後、各走査ラインの始めで前記出力ストリームを使用可能にし、各走査ライン及び前記所定の数の２倍のピクセルの終了後に前記出力ストリームを使用不能にする、請求項７に記載のプロセッサ。９．前記オーバーラッププロセッサが、前記レーンの内の前記１つが前記画像のエッジに隣接しているときに、所定のデータのストリームを送出するためのエッジレジスタを更に含む、請求項１に記載のプロセッサ。１０．前記オーバーラッププロセッサが、前記レーンの内の前記１つが前記画像の反対側のエッジに隣接しているときに、所定のデータのストリームを送出するためのもう１つのエッジレジスタを更に含む、請求項９に記載のプロセッサ。１１．前記所定のデータのストリームが０と２５６の間の値を含む、請求項１０に記載のプロセッサ。１２．複数の位置合わせされた走査ラインデータの入力ストリームからオーバーラップする走査ラインデータの出力ストリームを生成するためのプロセッサであって、前記入力ストリームの各々が画像の隣接するレーンを表し、リード入力ストリームを受信、記憶及び読み出しするためのリードＦＩＦＯラインバッファと、センター入力ストリームを受信、記憶及び読み出しするためのセンターＦＩＦＯラインバッファと、トレイル入力ストリームを受信、記憶及び読み出しするためのトレイルＦＩＦＯラインバッファと、を備え、前記リード入力ストリーム、前記センター入力ストリーム及び前記トレイル入力ストリームが前記画像の隣接するレーンを表し、前記ＦＩＦＯラインバッファの各々に接続され、前記出力ストリームを出力するためのマルチプレクサと、前記リードＦＩＦＯラインバッファ、前記センターＦＩＦＯラインバッファ、前記トレイルＦＩＦＯラインバッファ、及び前記マルチプレクサと動作可能に接続されるコントローラと、を備え、前記コントローラが前記走査ラインデータのライン有効信号を受信するための入力を有し、前記コントローラが前記ライン有効信号をカウントするためのピクセルカウンタを含み、それに応じて前記コントローラが、リードＦＩＦＯを実行して前記所定の数のピクセルの後で読み出しし、センターＦＩＦＯを実行して１つのライン有効信号及び前記所定の数のピクセルの後で読み出しし、トレイルＦＩＦＯを実行して２つのライン有効信号及び前記所定の数のピクセルの後で読み出しし、その後、連続読み出しを実行し、前記コントローラが、前記マルチプレクサに１つのライン有効信号の後で前記リードＦＩＦＯからの前記出力を使用可能にさせ、１つのライン有効信号及び前記所定の数のピクセルの後で前記センターＦＩＦＯへ切り換え、２つのライン有効信号及び前記所定の数のピクセルの後で前記トレイルＦＩＦＯへ切り換え、２つのライン有効信号及び前記所定の数の２倍のピクセルの後で前記出力ストリームを使用不能にし、その後、各ライン有効信号の始めで前記出力ストリームを使用可能にし、各ライン有効信号及び前記所定の数の２倍のピクセルの終了後に前記出力ストリームを使用不能にする、ことから成るプロセッサ。１３．前記レーンの内の前記１つが前記画像のエッジに隣接しているときに、前記オーバーラッププロセッサが所定のデータのストリームを送出するためのエッジレジスタを更に含む、請求項１２に記載のプロセッサ。１４．前記レーンの内の前記１つが前記画像の反対側のエッジに隣接しているときに、前記オーバーラッププロセッサが所定のデータのストリームを送出するためのもう１つのエッジレジスタを更に含む、請求項１３に記載のプロセッサ。１５．前記所定のデータのストリームが０と２５６の間の値を含む、請求項１４に記載のプロセッサ。１６．複数の位置合わせされた走査ラインデータの入力ストリームからオーバーラップする走査ラインデータの出力ストリームを生成する方法であって、前記入力ストリームの各々が画像の隣接するレーンを表し、前記入力ストリームを連続して読み出すステップと、前記走査ラインデータのライン有効信号を受信するステップと、前記ライン有効信号に応じて、前記入力ストリーム同士の間で選択的に切り換え、前記入力ストリームの内の１つと共に前記レーンの内の隣接する１つを表す前記入力ストリームの内のもう１つからの所定の量の走査ラインデータを含む前記出力ストリームを出力するステップと、を備える出力ストリーム生成方法。１７．前記出力ストリームが前記入力ストリームの内の反対側の１つからの走査ラインデータを更に含み、前記反対側の１つが前記レーンの内の反対側の１つを表す、請求項１６に記載の出力ストリーム生成方法。１８．前記出力ストリーム生成方法が走査ラインデータのピクセルをカウントするステップと走査ラインをカウントするステップを更に含み、前記連続読み出しステップ及び前記切り換えステップが所定の数のピクセル及び走査ラインのカウントに対応する、請求項１７に記載の出力ストリーム生成方法。１９．前記連続読み出しステップが前記入力ストリームを出力する各レジスタのシフトする方向に相対する、請求項１８に記載の出力ストリーム生成方法。２０．前記出力ストリーム生成方法が、前記連続読み出しステップの前に複数のＦＩＦＯラインバッファに前記入力ストリームを記憶するステップを含む、請求項１９に記載の出力ストリーム生成方法。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＺ，ＶＮ (72)発明者パウェルコ、トーマスピー. カナダ国Ｎ３Ｈ４Ｒ７オンタリオ州ケンブリッジローヤルオークロード 100

Claims

【特許請求の範囲】１．複数の位置合わせされた走査ラインデータの入力ストリームからオーバーラップする走査ラインデータの出力ストリームを生成するためのオーバーラッププロセッサであって、前記入力ストリームの各々が画像の隣接するレーンを表し、複数のＦＩＦＯラインバッファを備え、前記ＦＩＦＯラインバッファの各々が前記入力ストリームの内のそれぞれ１つを受信、記憶及び読み出しし、前記複数のＦＩＦＯラインバッファの各々に接続され、前記出力ストリームを出力するためのマルチプレクサと、前記複数のＦＩＦＯラインバッファに前記入力ストリームの内のそれぞれ１つを連続して読み出させ、前記マルチプレクサに前記複数のＦＩＦＯラインバッファの間で切り換え、前記レーンの内の１つのレーンの走査ラインデータと共に前記レーンの内の隣接するレーンの走査ラインデータを含む前記出力ストリームを選択的に出力させるためのコントローラと、を備えるオーバーラッププロセッサ。２．前記出力ストリームが前記レーンの内の反対側のレーンの走査ラインデータを更に含み、前記反対側のレーンが前記レーンの内の前記隣接するレーンの反対側にある、請求項１に記載のオーバーラッププロセッサ。３．前記入力ストリームがリード入力ストリーム、センター入力ストリーム及びトレイル入力ストリームを含み、前記複数のＦＩＦＯラインバッファが前記リード入力ストリームを受信するためのリードＦＩＦＯラインバッファと、前記センター入力ストリームを受信するためのセンターＦＩＦＯラインバッファと、前記トレイル入力ストリームを受信するためのトレイルＦＩＦＯラインバッファと、を含む、請求項２に記載のオーバーラッププロセッサ。４．前記ＦＩＦＯラインバッファがリード入力ストリーム、センター入力ストリーム及びトレイル入力ストリームの順序で読み出す、請求項３に記載のオーバーラッププロセッサ。５．前記順序が前記画像を走査するカメラのレジスタをシフトする方向に相対する、請求項４に記載のオーバーラッププロセッサ。６．前記コントローラが走査ラインデータのピクセルをカウントし、走査ラインをカウントするためのピクセルカウンタを含み、前記コントローラが所定の数のピクセル及び走査ラインに応じて前記連続した読み出し及び前記切り換えを行う、請求項１に記載のオーバーラッププロセッサ。７．最初に、前記コントローラがリードＦＩＦＯを実行して前記所定の数のピクセルの後で読み出しし、センターＦＩＦＯを実行して１つの走査ライン及び前記所定の数のピクセルの後で読み出しし、トレイルＦＩＦＯを実行して２つの走査ライン及び前記所定の数のピクセルの後で読み出しし、その後、前記連続読み出しを実行する、請求項６に記載のオーバーラッププロセッサ。８．最初に、前記コントローラが１つの走査ラインの後で前記リードＦＩＦＯへ前記切り換えを実行し、１つの走査ライン及び前記所定の数のピクセルの後で前記センターＦＩＦＯへ切り換え、２つの走査ライン及び前記所定の数のピクセルの後で前記トレイルＦＩＦＯへ切り換え、２つの走査ライン及び前記所定の数の２倍のピクセルの後で前記出力ストリームを使用不能にし、その後、各走査ラインの始めで前記出力ストリームを使用可能にし、各走査ライン及び前記所定の数の２倍のピクセルの終了後に前記出力ストリームを使用不能にする、請求項７に記載のオーバーラッププロセッサ。９．前記オーバーラッププロセッサが、前記レーンの内の前記１つが前記画像のエッジに隣接しているときに、所定のデータのストリームを送出するためのエッジレジスタを更に含む、請求項１に記載のオーバーラッププロセッサ。１０．前記オーバーラッププロセッサが、前記レーンの内の前記１つが前記画像の反対側のエッジに隣接しているときに、所定のデータのストリームを送出するためのもう１つのエッジレジスタを更に含む、請求項９に記載のオーバーラッププロセッサ。１１．前記所定のデータのストリームが０と２５６の間の値を含む、請求項１０に記載のオーバーラッププロセッサ。１２．複数の位置合わせされた走査ラインデータの入力ストリームからオーバーラップする走査ラインデータの出力ストリームを生成するためのオーバーラッププロセッサであって、前記入力ストリームの各々が画像の隣接するレーンを表し、リード入力ストリームを受信、記憶及び読み出しするためのリードＦＩＦＯラインバッファと、センター入力ストリームを受信、記憶及び読み出しするためのセンターＦＩＦＯラインバッファと、トレイル入力ストリームを受信、記憶及び読み出しするためのトレイルＦＩＦＯラインバッファと、を備え、前記リード入力ストリーム、前記センター入力ストリーム及び前記トレイル入力ストリームが前記画像の隣接するレーンを表し、前記ＦＩＦＯラインバッファの各々に接続され、前記出力ストリームを出力するためのマルチプレクサと、走査ラインデータのピクセルをカウントし、走査ラインをカウントするためのピクセルカウンタを含むコントローラと、を備え、最初に、前記コントローラがリードＦＩＦＯを実行して前記所定の数のピクセルの後で読み出しし、センターＦＩＦＯを実行して１つの走査ライン及び前記所定の数のピクセルの後で読み出しし、トレイルＦＩＦＯを実行して２つの走査ライン及び前記所定の数のピクセルの後で読み出しし、その後、連続読み出しを実行し、前記コントローラが、前記マルチプレクサに１つの走査ラインの後で前記リードＦＩＦＯからの前記出力を使用可能にさせ、１つの走査ライン及び前記所定の数のピクセルの後で前記センターＦＩＦＯへ切り換え、２つの走査ライン及び前記所定の数のピクセルの後で前記トレイルＦＩＦＯへ切り換え、２つの走査ライン及び前記所定の数の２倍のピクセルの後で前記出力ストリームを使用不能にし、その後、各走査ラインの始めで前記出力ストリームを使用可能にし、各走査ライン及び前記所定の数の２倍のピクセルの終了後に前記出力ストリームを使用不能にする、ことから成るオーバーラッププロセッサ。１３．前記レーンの内の前記１つが前記画像のエッジに隣接しているときに、前記オーバーラッププロセッサが所定のデータのストリームを送出するためのエッジレジスタを更に含む、請求項１２に記載のオーバーラッププロセッサ。１４．前記レーンの内の前記１つが前記画像の反対側のエッジに隣接しているときに、前記オーバーラッププロセッサが所定のデータのストリームを送出するためのもう１つのエッジレジスタを更に含む、請求項１３に記載のオーバーラッププロセッサ。１５．前記所定のデータのストリームが０と２５６の間の値を含む、請求項１４に記載のオーバーラッププロセッサ。１６．複数の位置合わせされた走査ラインデータの入力ストリームからオーバーラップする走査ラインデータの出力ストリームを生成する方法であって、前記入力ストリームの各々が画像の隣接するレーンを表し、前記入力ストリームを連続して読み出すステップと、前記入力ストリーム同士の間で選択的に切り換え、前記入力ストリームの内の１つと共に前記レーンの内の隣接する１つを表す前記入力ストリームの内のもう１つからの走査ラインデータを含む前記出力ストリームを出力するステップと、を備える出力ストリーム生成方法。１７．前記出力ストリームが前記入力ストリームの内の反対側の１つからの走査ラインデータを更に含み、前記反対側の１つが前記レーンの内の反対側の１つを表す、請求項１６に記載の出力ストリーム生成方法。１８．前記出力ストリーム生成方法が走査ラインデータのピクセルをカウントするステップと走査ラインをカウントするステップを更に含み、前記連続読み出しステップ及び前記切り換えステップが所定の数のピクセル及び走査ラインのカウントに対応する、請求項１７に記載の出力ストリーム生成方法。１９．前記連続読み出しステップが前記入力ストリームを出力する各レジスタのシフトする方向に相対する、請求項１８に記載の出力ストリーム生成方法。２０．前記出力ストリーム生成方法が、前記連続読み出しステップの前に複数のＦＩＦＯラインバッファに前記入力ストリームを記憶するステップを含む、請求項１９に記載の出力ストリーム生成方法。