JPH1167067A - Thin film cold cathode - Google Patents
Thin film cold cathodeInfo
- Publication number
- JPH1167067A JPH1167067A JP22050697A JP22050697A JPH1167067A JP H1167067 A JPH1167067 A JP H1167067A JP 22050697 A JP22050697 A JP 22050697A JP 22050697 A JP22050697 A JP 22050697A JP H1167067 A JPH1167067 A JP H1167067A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor region
- region
- cold cathode
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】基板上に薄膜を形成する技術によって製造する
ことが可能であり、しかも、大きな放射電流が得られる
薄膜冷陰極を提供する。
【解決手段】電子線を放射すべき空間側から順に接合さ
れた、金属部３、絶縁体部２、半導体部６、７、１を有
する。半導体部は、絶縁体部側から順に接合された、第
１のｎ型半導体領域６、ｐ型半導体領域７、第２のｎ型
半導体領域１を備える。金属部３、絶縁体部２、第１の
ｎ型半導体領域６、ｐ型半導体領域７は、薄膜からな
る。電極５、８、９は、第１のｎ型半導体領域６とｐ型
半導体領域７との間のｐｎ接合に逆方向バイアスを印加
し、ｐ型半導体領域７と第２のｎ型半導体領域１との間
のｐｎ接合に順方向バイアスを印加する。金属部３に
は、当該金属部のフェルミレベルを引き下げる方向の電
圧が印加される。
(57) Abstract: A thin-film cold cathode that can be manufactured by a technique of forming a thin film on a substrate and that can obtain a large emission current is provided. The semiconductor device includes a metal part, an insulator part, and semiconductor parts, which are joined in order from a space side from which an electron beam is to be emitted. The semiconductor portion includes a first n-type semiconductor region 6, a p-type semiconductor region 7, and a second n-type semiconductor region 1, which are joined in order from the insulator portion side. The metal part 3, the insulator part 2, the first n-type semiconductor region 6, and the p-type semiconductor region 7 are formed of a thin film. The electrodes 5, 8, and 9 apply a reverse bias to a pn junction between the first n-type semiconductor region 6 and the p-type semiconductor region 7, and the p-type semiconductor region 7 and the second n-type semiconductor region 1 And a forward bias is applied to the pn junction between them. A voltage is applied to the metal part 3 in a direction to lower the Fermi level of the metal part.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子管、電子顕微
鏡、電子線露光装置等の電子線を用いる装置に使用する
電子線源、特に、ホットエレクトロンを利用した薄膜の
冷陰極に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron beam source used in an apparatus using an electron beam, such as an electron tube, an electron microscope, and an electron beam exposure apparatus, and more particularly to a thin film cold cathode using hot electrons.
【０００２】[0002]
【従来の技術】電子線源は、エミッタとなる陰極からの
電子ビームの発生方法によって熱陰極型と、電界放射型
（冷陰極型）とに分けられる。熱陰極型は、金属と真空
との間のポテンシャル障壁を熱エネルギーによって乗り
越えさせて真空中に熱電子を放出するのに対し、冷陰極
型は、強い印加電界によってポテンシャル障壁を降下さ
せ、トンネル効果によって電子を真空中に放出する。2. Description of the Related Art Electron beam sources are classified into a hot cathode type and a field emission type (cold cathode type) according to a method of generating an electron beam from a cathode serving as an emitter. The hot-cathode type uses thermal energy to overcome the potential barrier between the metal and the vacuum and emits thermoelectrons into the vacuum. Emits electrons into a vacuum.
【０００３】冷陰極型の電子線源は、輝度が高く、放出
電子のエネルギー分布の半値幅が小さく、また、熱陰極
型と比較して長寿命であるという特徴がある。このよう
な冷陰極型の電子線源としては、従来、〈３１０〉方位
のタングステン単結晶線を、電界エッチングによって加
工することにより、先端を先鋭化させたチップを用いる
装置が知られている。A cold cathode electron beam source is characterized by high brightness, a small half width of the energy distribution of emitted electrons, and a longer life than a hot cathode type. As such a cold cathode type electron beam source, an apparatus using a tip whose tip is sharpened by processing a tungsten single crystal line of <310> orientation by electric field etching is conventionally known.
【０００４】[0004]
【発明が解決しようとする課題】上記従来の冷陰極型の
電子線源は、タングステンの単結晶を用意して、これを
加工する必要があるため、製造が容易ではなかった。The conventional cold cathode type electron beam source described above has been difficult to manufacture because it is necessary to prepare a tungsten single crystal and process it.
【０００５】本発明は、基板上に薄膜を形成する技術に
よって製造することが可能であり、しかも、大きな放射
電流が得られる薄膜冷陰極を提供することを目的とす
る。An object of the present invention is to provide a thin-film cold cathode which can be manufactured by a technique for forming a thin film on a substrate and which can obtain a large radiation current.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、以下のような薄膜冷陰極が提供さ
れる。According to the present invention, there is provided a thin-film cold cathode as described below.
【０００７】すなわち、電子線を放射すべき空間側から
順に接合された、金属部、絶縁体部、半導体部を有し、
前記半導体部は、前記絶縁体部側から順に接合された、
第１のｎ型半導体領域、ｐ型半導体領域、第２のｎ型半
導体領域を備え、前記金属部、絶縁体部、第１のｎ型半
導体領域、ｐ型半導体領域は、薄膜からなり、前記半導
体部には、前記第１のｎ型半導体領域と前記ｐ型半導体
領域との間のｐｎ接合に逆方向バイアスを印加し、前記
ｐ型半導体領域と前記第２のｎ型半導体領域との間のｐ
ｎ接合に順方向バイアスを印加するために、複数の電極
が配置され、前記金属部には、当該金属部のフェルミレ
ベルを引き下げる方向の電圧が印加されることを特徴と
する薄膜冷陰極である。That is, a metal part, an insulator part, and a semiconductor part are joined in order from the space side from which the electron beam is to be emitted,
The semiconductor unit is joined in order from the insulator unit side,
A first n-type semiconductor region, a p-type semiconductor region, and a second n-type semiconductor region, wherein the metal portion, the insulator portion, the first n-type semiconductor region, and the p-type semiconductor region are formed of a thin film; In the semiconductor unit, a reverse bias is applied to a pn junction between the first n-type semiconductor region and the p-type semiconductor region, and a reverse bias is applied between the p-type semiconductor region and the second n-type semiconductor region. P
In order to apply a forward bias to the n-junction, a plurality of electrodes are arranged, and a voltage is applied to the metal part in a direction to lower the Fermi level of the metal part. .
【０００８】[0008]
【発明の実施の形態】以下、本発明の実施の形態の薄膜
冷陰極について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a thin film cold cathode according to an embodiment of the present invention will be described.
【０００９】まず、図１を用いて、本実施の形態の薄膜
冷陰極の構造について説明する。図１の薄膜冷陰極は、
電子を放出すべき外部空間１０側から順に接合された金
属（電極３）−絶縁体（絶縁体薄膜２）−半導体（Ｓｉ
基板１、Ｓｉ領域６、７）からなるＭＩＳ構造を有して
いる。また、この半導体（Ｓｉ基板１、Ｓｉ領域６、
７）部分は、ｎｐｎ構造となっている。金属（電極３）
部分には、この金属のフェルミレベルを引き下げる方向
の電圧が印加される。半導体のｎｐｎ構造には、絶縁体
部に近い方のｐｎ接合に逆方向バイアスが、もう一方の
ｐｎ接合に順方向バイアスが印加される。この構造を以
下、具体的に説明する。First, the structure of the thin-film cold cathode according to the present embodiment will be described with reference to FIG. The thin-film cold cathode of FIG.
Metal (electrode 3) -insulator (insulator thin film 2) -semiconductor (Si) joined in order from the external space 10 side from which electrons are to be emitted.
It has a MIS structure composed of a substrate 1 and Si regions 6, 7). The semiconductor (Si substrate 1, Si region 6,
The portion 7) has an npn structure. Metal (electrode 3)
A voltage is applied to the portion in a direction to lower the Fermi level of the metal. In a semiconductor npn structure, a reverse bias is applied to a pn junction closer to an insulator portion, and a forward bias is applied to the other pn junction. This structure will be specifically described below.
【００１０】ｎ−Ｓｉ基板１には、上面からｐ型の不純
物を拡散させることによってｐ−Ｓｉ領域７が設けられ
ている。ｐ−Ｓｉ領域７の内側には、さらにｎ型の不純
物を拡散させることによりｎ−Ｓｉ領域６が設けられて
いる。よって、ｎ−Ｓｉ基板１とｐ−Ｓｉ領域７との間
の接合、および、ｐ−Ｓｉ領域７とｎ−Ｓｉ領域６との
間の接合は、それぞれｐｎ接合となる。なお、ｐ−Ｓｉ
領域７の厚さは、少数キャリアの拡散距離よりも薄い厚
さに形成されている。また、ｎ−Ｓｉ領域６は、印加さ
れたバイアスによって電子が十分に通過できるように、
極薄く形成されている。The n-Si substrate 1 is provided with a p-Si region 7 by diffusing a p-type impurity from the upper surface. An n-Si region 6 is provided inside the p-Si region 7 by further diffusing an n-type impurity. Therefore, the junction between the n-Si substrate 1 and the p-Si region 7 and the junction between the p-Si region 7 and the n-Si region 6 are pn junctions. Note that p-Si
Region 7 is formed to have a thickness smaller than the diffusion distance of minority carriers. The n-Si region 6 is formed so that electrons can sufficiently pass through the applied bias.
It is formed extremely thin.
【００１１】ｎ−Ｓｉ基板１の上面は、厚さ５００ｎｍ
程度の絶縁体薄膜２によって被覆されている。絶縁体薄
膜２は、例えばＳｉＯ2やＡｌ2Ｏ3等の酸化物や窒化シ
リコン等の窒化物により形成される。The upper surface of the n-Si substrate 1 has a thickness of 500 nm.
Of the insulating thin film 2. The insulator thin film 2 is formed of, for example, an oxide such as SiO 2 or Al 2 O 3 or a nitride such as silicon nitride.
【００１２】絶縁体薄膜２には、ｎ−Ｓｉ領域６の上部
にコンタクトホール８ａが設けられ、ｐ−Ｓｉ領域７の
上部にコンタクトホール９ａが設けられている。コンタ
クトホール８ａ内には、ｎ−Ｓｉ領域６と接するように
電極８が形成され、コンタクトホール９ａ内には、ｐ−
Ｓｉ領域７と接するように電極９が形成されている。ま
た、絶縁体薄膜２には、ｎ−Ｓｉ領域６の上部に凹部４
が設けられている。凹部４上には、電極３が形成されて
いる。また、基板１の裏面全体には、電極５が形成され
ている。電極３、５、８、９は、例えばアルミニウム等
は金属により形成する。In the insulator thin film 2, a contact hole 8 a is provided above the n-Si region 6, and a contact hole 9 a is provided above the p-Si region 7. An electrode 8 is formed in the contact hole 8a so as to be in contact with the n-Si region 6, and a p-type electrode is formed in the contact hole 9a.
An electrode 9 is formed so as to be in contact with Si region 7. In the insulator thin film 2, a recess 4 is formed above the n-Si region 6.
Is provided. The electrode 3 is formed on the recess 4. The electrode 5 is formed on the entire back surface of the substrate 1. The electrodes 3, 5, 8, and 9 are formed of metal such as aluminum.
【００１３】よって、凹部４の部分では、外部空間１０
側から順に金属（電極３）−絶縁体（絶縁体薄膜２）−
半導体の接合された構造となっている。半導体は、ｎｐ
ｎ（ｎ−Ｓｉ領域６／ｐ−Ｓｉ領域７／ｎ−Ｓｉ基板
１）構造である。凹部４の部分では、絶縁体薄膜７の厚
さは、５〜２０ｎｍとなっており、この部分から真空の
外部空間１０に電子が放射される。Therefore, in the recess 4, the external space 10
Metal (electrode 3)-insulator (insulator thin film 2)-
It has a structure in which semiconductors are joined. Semiconductor is np
This is an n (n-Si region 6 / p-Si region 7 / n-Si substrate 1) structure. In the portion of the recess 4, the thickness of the insulator thin film 7 is 5 to 20 nm, and electrons are emitted from this portion to the vacuum outer space 10.
【００１４】つぎに、図１の薄膜冷陰極から電子線を放
出させる動作について説明する。Next, the operation of emitting an electron beam from the thin-film cold cathode of FIG. 1 will be described.
【００１５】まず、電極９は接地し、電極５には、ｎ−
Ｓｉ基板１とｐ−Ｓｉ領域７との間のｐｎ接合に順方向
バイアスＶｆが印加されるように電圧を印加する。電極
８には、ｐ−Ｓｉ領域７とｎ−Ｓｉ領域６との間のｐｎ
接合に逆方向バイアスＶｒが印加されるように電圧を印
加する。これにより、ｎ−Ｓｉ基板１、ｐ−Ｓｉ領域７
およびｎ−Ｓｉ領域６のエネルギーバンドは、図２のよ
うになり、ｎｐｎバイポーラトランジスタと同様のエネ
ルギーバンド構造となる。ｐ−Ｓｉ領域７とｎ−Ｓｉ領
域６との間には、逆方向バイアスにより、空乏層２０１
が生じる。なお、図２において、１１は、ｎ−Ｓｉ領域
６のフェルミレベルを示し、１２は、ｐ−Ｓｉ領域７の
フェルミレベルを示し、１３は、ｎ−Ｓｉ基板１のフェ
ルミレベルを示している。First, the electrode 9 is grounded, and the electrode 5 is n-
A voltage is applied so that a forward bias Vf is applied to a pn junction between the Si substrate 1 and the p-Si region 7. The electrode 8 has a pn between the p-Si region 7 and the n-Si region 6.
A voltage is applied so that a reverse bias Vr is applied to the junction. Thereby, the n-Si substrate 1 and the p-Si region 7
The energy band of the n-Si region 6 is as shown in FIG. 2 and has the same energy band structure as that of the npn bipolar transistor. The depletion layer 201 is provided between the p-Si region 7 and the n-Si region 6 by a reverse bias.
Occurs. In FIG. 2, 11 indicates the Fermi level of the n-Si region 6, 12 indicates the Fermi level of the p-Si region 7, and 13 indicates the Fermi level of the n-Si substrate 1.
【００１６】また、電極３は、正極性にして電圧Ｖｇを
印加する。これにより、図２のように電極３のフェルミ
レベルが引き下げられ、絶縁体薄膜２のエネルギーレベ
ルが傾斜するとともに、真空の外部空間１０のエネルギ
ーレベルも引き下げられる。The electrode 3 has a positive polarity and is applied with a voltage Vg. Thereby, as shown in FIG. 2, the Fermi level of the electrode 3 is lowered, the energy level of the insulating thin film 2 is inclined, and the energy level of the vacuum external space 10 is also lowered.
【００１７】よって、順方向バイアスＶｆが印加されて
いるｎ−Ｓｉ基板１とｐ−Ｓｉ領域７との間のｐｎ接合
においては、少数キャリアの注入が生じ、ｐ−Ｓｉ領域
７側に電子が流れ込む。ｐ−Ｓｉ領域７は、電子の拡散
距離より薄く形成されているため、注入された電子は、
拡散により、空乏層２０１の端部に到達する。そして、
空乏層２０１に印加されている逆方向バイアスＶｒによ
って加速され、ホットエレクトロンとなってｎ−Ｓｉ領
域６に達する。上述のように、絶縁体薄膜２のエネルギ
ーレベルは、電極３に印加されている電圧Ｖｇにより傾
斜しているため、このホットエレクトロンは、絶縁体薄
膜２を一定の確率でトンネルする。トンネルした電子
は、電極３に印加されている電圧Ｖｇによりエネルギー
レベルが引き下げされている真空の外部空間１０へ放射
される。これにより、図１の凹部４から外部空間１０へ
電子線が放射される。Therefore, minority carriers are injected into the pn junction between the n-Si substrate 1 and the p-Si region 7 to which the forward bias Vf is applied, and electrons are injected into the p-Si region 7. Flow in. Since the p-Si region 7 is formed thinner than the electron diffusion distance, the injected electrons
The diffusion reaches the end of the depletion layer 201. And
It is accelerated by the reverse bias Vr applied to the depletion layer 201 and becomes hot electrons to reach the n-Si region 6. As described above, since the energy level of the insulating thin film 2 is inclined by the voltage Vg applied to the electrode 3, the hot electrons tunnel through the insulating thin film 2 with a certain probability. The tunneled electrons are radiated to the vacuum outer space 10 whose energy level is reduced by the voltage Vg applied to the electrode 3. Thereby, an electron beam is emitted from the concave portion 4 of FIG. 1 to the external space 10.
【００１８】このように、本実施の形態の薄膜冷陰極
は、ＭＩＳ構造の半導体領域に、逆方向バイアスＶｒが
印加されたｐｎ接合（ｐ−Ｓｉ領域７／ｎ−Ｓｉ領域
６）を形成することにより、空乏層の電界を利用して電
子を加速し、ホットエレクトロンとする。このホットエ
レクトロンが、絶縁体（絶縁体薄膜２）をトンネルする
ことにより、電子が外部空間１０に放射される。このよ
うな本実施の形態の薄膜冷陰極は、薄膜からなるため、
従来から知られている半導体薄膜の形成技術および薄膜
加工技術により、容易に形成できる。As described above, the thin-film cold cathode of the present embodiment forms a pn junction (p-Si region 7 / n-Si region 6) to which a reverse bias Vr is applied in the semiconductor region having the MIS structure. In this way, electrons are accelerated by using the electric field of the depletion layer to generate hot electrons. The electrons are radiated to the external space 10 by the hot electrons tunneling through the insulator (insulator thin film 2). Since such a thin-film cold cathode of the present embodiment is formed of a thin film,
It can be easily formed by a conventionally known semiconductor thin film forming technique and thin film processing technique.
【００１９】また、本実施の形態の構成では、逆バイア
スの印加されたｐｎ接合の空乏層の電界を利用して電子
を加速するだけでなく、このｐｎ接合（ｐ−Ｓｉ領域７
／ｎ−Ｓｉ領域６）にさらにｎ型半導体（ｎ−Ｓｉ基板
１）を接合してｎｐｎの構成とする工夫をしている。と
いうのは、ｐ型半導体のｐ−Ｓｉ領域７においては電子
は少数キャリアであるため、ｐｎ接合のみである場合に
は、ｐ型のＳｉ領域７からｎ型のＳｉ領域６に流れ込む
電子の量は極めて少ない。そのため、外部空間１０に放
射できる電子の量は、極わずかになり、放射電流が小さ
くなる。そこで、本実施の形態では、ｎ−Ｓｉ基板１を
ｐ−Ｓｉ領域７に接合してｎｐｎの構成とし、このｐｎ
接合には順方向バイアスを印加することにより、ｎ型の
Ｓｉ基板１からｐ−Ｓｉ領域７に大量の電子を注入す
る。これにより、ｐ−Ｓｉ領域７からｎ−Ｓｉ領域６
へ、大量の電子を流れ込ませることが可能になり、大量
のホットエレクトロンを得ることができる。この大量の
電子が、絶縁体薄膜２のエネルギー障壁をトンネルする
ため、外部空間１０へ放射される電子の数を大幅に増加
させることができる。よって、本実施の形態の薄膜冷陰
極は、大きな放射電流を得ることができる。In the configuration of the present embodiment, not only the electrons are accelerated by utilizing the electric field of the depletion layer of the pn junction to which the reverse bias is applied, but also the pn junction (p-Si region 7
/ N-Si region 6) and an n-type semiconductor (n-Si substrate 1) are further joined to form an npn structure. This is because electrons are minority carriers in the p-Si region 7 of the p-type semiconductor, and when there is only a pn junction, the amount of electrons flowing from the p-type Si region 7 into the n-type Si region 6 Is extremely small. Therefore, the amount of electrons that can be emitted to the external space 10 becomes extremely small, and the emission current decreases. Therefore, in the present embodiment, the n-Si substrate 1 is joined to the p-Si region 7 to form an npn structure.
A large amount of electrons is injected from the n-type Si substrate 1 into the p-Si region 7 by applying a forward bias to the junction. Thereby, the p-Si region 7 to the n-Si region 6
, A large amount of electrons can flow into the device, and a large amount of hot electrons can be obtained. Since this large amount of electrons tunnels through the energy barrier of the insulator thin film 2, the number of electrons emitted to the external space 10 can be greatly increased. Therefore, the thin-film cold cathode according to the present embodiment can obtain a large emission current.
【００２０】このように、本実施の形態では、半導体薄
膜の製造技術により容易に製造することができるととも
に、大きな放射電流が得られる薄膜冷陰極を提供でき
る。As described above, according to the present embodiment, it is possible to provide a thin-film cold cathode which can be easily manufactured by a semiconductor thin-film manufacturing technique and can obtain a large radiation current.
【００２１】また、図１では、基板１上に電子を放射す
るための凹部４を一つだけ有する薄膜冷陰極の構成を示
しているが、半導体薄膜製造技術により、基板１上に凹
部４を複数備えた薄膜冷陰極を構成することも可能であ
る。この場合、ｐ−Ｓｉ領域７およびｎ−Ｓｉ領域６
は、複数の凹部４について共通にすることも可能である
し、凹部４ごとに独立に設けることも可能である。ｐ−
Ｓｉ領域７およびｎ−Ｓｉ領域６を凹部４ごとに独立に
設け、電極３も凹部４ごとに独立に設けた場合には、電
極３に電圧を印加するかしないかにより、複数の凹部４
からの電子線の出力を凹部４ごとにそれぞれ独立にオン
オフ制御することが可能になる。よって、凹部４を基板
１に２次元に配列し、各凹部４からの電子線の出力のオ
ンオフ制御することにより、基板１から所望のパターン
で電子線を出射することが可能になる。なお、この場
合、電極８、９は、複数の凹部４について共通電極にす
ることができる。また、凹部を基板１上に一列に配列し
た場合には、一次元電子線アレイを構成することができ
る。FIG. 1 shows the configuration of a thin-film cold cathode having only one concave portion 4 for emitting electrons on the substrate 1. However, the concave portion 4 is formed on the substrate 1 by a semiconductor thin-film manufacturing technique. It is also possible to configure a plurality of thin film cold cathodes. In this case, the p-Si region 7 and the n-Si region 6
Can be common to the plurality of recesses 4 or can be provided independently for each of the recesses 4. p-
When the Si region 7 and the n-Si region 6 are provided independently for each of the concave portions 4 and the electrodes 3 are also provided independently for each of the concave portions 4, a plurality of concave portions 4 are provided depending on whether or not a voltage is applied to the electrode 3.
It is possible to control the output of the electron beam from each of the concave portions 4 independently on and off. Therefore, by arranging the recesses 4 two-dimensionally on the substrate 1 and controlling on / off of the output of the electron beam from each of the recesses 4, it becomes possible to emit the electron beam from the substrate 1 in a desired pattern. In this case, the electrodes 8 and 9 can be used as common electrodes for the plurality of recesses 4. When the recesses are arranged in a line on the substrate 1, a one-dimensional electron beam array can be formed.
【００２２】また、図１の構成では、ｎ−Ｓｉ基板１
に、ｐ−Ｓｉ領域７とｎ−Ｓｉ領域６を拡散により形成
しているが、ｎｐｎ構造が作製できれよく、エピタキシ
ャル成長法等の他の方法で形成することも可能である。In the configuration of FIG. 1, the n-Si substrate 1
Although the p-Si region 7 and the n-Si region 6 are formed by diffusion, an npn structure may be produced, and it may be formed by another method such as an epitaxial growth method.
【００２３】なお、上述の実施の形態では、Ｓｉ系の材
料により、ｎ−Ｓｉ基板１、ｐ−Ｓｉ領域７、ｎ−Ｓｉ
領域６のｎｐｎ構造を作製したが、他の半導体材料でこ
れらを作製することも可能である。In the above-described embodiment, the n-Si substrate 1, the p-Si region 7, the n-Si
Although the npn structure of the region 6 has been manufactured, it is also possible to manufacture them with another semiconductor material.
【００２４】また、上述の実施の形態では、金属−絶縁
体−半導体（ＭＩＳ）型の薄膜冷陰極を示したが、この
金属部（電極３）を、高濃度にドープされたｎ型半導体
に変えることも可能である。In the above-described embodiment, the metal-insulator-semiconductor (MIS) type thin-film cold cathode is shown. However, this metal part (electrode 3) is replaced with a highly doped n-type semiconductor. It is possible to change it.
【００２５】[0025]
【発明の効果】上述のように、本発明によれば、基板上
に薄膜を形成する技術によって製造することが可能であ
り、しかも、大きな放射電流が得られる薄膜冷陰極を提
供することができる。As described above, according to the present invention, it is possible to provide a thin-film cold cathode which can be manufactured by a technique of forming a thin film on a substrate and can obtain a large radiation current. .
【図１】本発明の一実施の形態の薄膜冷陰極の構成を示
す断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of a thin-film cold cathode according to an embodiment of the present invention.
【図２】図１の薄膜冷陰極のエネルギーバンド図であ
る。FIG. 2 is an energy band diagram of the thin-film cold cathode of FIG.
１ ｎ−Ｓｉ基板 ２ 絶縁体薄膜 ３ 金属 ４ 凹部 ５ 電極 ６ ｎ−Ｓｉ領域 ７ ｐ−Ｓｉ領域 ８ 電極 ９ 電極 ８ａ，９ａ コンタクトホール １０ 外部 １１ ｎ−Ｓｉ領域６のフェルミレベル １２ ｐ−Ｓｉ領域７のフェルミレベル １３ ｎ−Ｓｉ基板１のフェルミレベル Reference Signs List 1 n-Si substrate 2 insulator thin film 3 metal 4 recess 5 electrode 6 n-Si region 7 p-Si region 8 electrode 9 electrode 8a, 9a contact hole 10 outside 11 Fermi level of n-Si region 6 12 p-Si region Fermi level of 13 13 Fermi level of n-Si substrate 1
Claims (7)
れた、金属部、絶縁体部、半導体部を有し、 前記半導体部は、前記絶縁体部側から順に接合された、
第１のｎ型半導体領域、ｐ型半導体領域、第２のｎ型半
導体領域を備え、 前記金属部、絶縁体部、第１のｎ型半導体領域およびｐ
型半導体領域は、薄膜からなり、 前記半導体部には、前記第１のｎ型半導体領域と前記ｐ
型半導体領域との間のｐｎ接合に逆方向バイアスを印加
し、前記ｐ型半導体領域と前記第２のｎ型半導体領域と
の間のｐｎ接合に順方向バイアスを印加するために、複
数の電極が配置され、 前記金属部には、当該金属部のフェルミレベルを引き下
げる方向の電圧が印加されることを特徴とする薄膜冷陰
極。1. A semiconductor device comprising: a metal portion, an insulator portion, and a semiconductor portion joined in order from a space to emit an electron beam, wherein the semiconductor portion is joined in order from the insulator portion side;
A first n-type semiconductor region, a p-type semiconductor region, and a second n-type semiconductor region; the metal portion, the insulator portion, the first n-type semiconductor region, and the p-type semiconductor region;
The semiconductor region is formed of a thin film. The semiconductor portion includes the first n-type semiconductor region and the p-type semiconductor region.
A plurality of electrodes for applying a reverse bias to a pn junction between the p-type semiconductor region and the second n-type semiconductor region; Wherein a voltage is applied to the metal part in a direction to lower the Fermi level of the metal part.
記ｐ型半導体領域の厚さは、当該領域中の電子の拡散距
離よりも薄く形成されていることを特徴とする薄膜冷陰
極。2. The thin film cold cathode according to claim 1, wherein the thickness of the p-type semiconductor region is formed to be smaller than the diffusion distance of electrons in the region.
記第２のｎ型半導体領域は、ｎ型半導体基板からなり、 前記ｐ型半導体領域および第１のｎ型半導体領域は、前
記基板上に形成されていることを特徴とする薄膜冷陰
極。3. The thin-film cold cathode according to claim 1, wherein said second n-type semiconductor region comprises an n-type semiconductor substrate, and said p-type semiconductor region and said first n-type semiconductor region comprise said substrate. A thin-film cold cathode characterized by being formed thereon.
記絶縁体部は、前記基板上に配置され、 前記絶縁体部は、前記ｐ型半導体領域および第１のｎ型
半導体領域が設けられている部分の上部に、厚さを局所
的に薄くするために凹部を有し、 前記金属部は、前記凹部に配置されていることを特徴と
する薄膜冷陰極。4. The thin-film cold cathode according to claim 3, wherein the insulator is disposed on the substrate, and the insulator is provided with the p-type semiconductor region and the first n-type semiconductor region. A thin-film cold cathode, comprising: a concave portion in an upper part of a portion to be locally reduced in thickness; and the metal portion is disposed in the concave portion.
記凹部は、複数個設けられ、当該複数の凹部は、前記基
板の主平面上で配列されていることを特徴とする薄膜冷
陰極。5. The thin-film cold cathode according to claim 4, wherein said plurality of recesses are provided, and said plurality of recesses are arranged on a main plane of said substrate. .
記ｐ型半導体領域は、前記基板の上面から不純物を拡散
させることによって形成された領域であり、 前記第１のｎ型半導体領域は、前記基板の上面から前記
ｐ型半導体領域の内側の領域に不純物を拡散させること
によって形成された領域であり、 前記基板上の絶縁体部には、前記ｐ型半導体領域の上面
および前記第１のｎ型半導体領域の上面を露出するため
の貫通孔が設けられ、 前記貫通孔内には、前記複数の電極のうち、前記ｐ型半
導体領域に電圧を印加するための電極、および、前記第
１のｎ型半導体領域に電圧を印加するための電極がそれ
ぞれ配置され、 前記基板の裏面には、前記複数の電極のうち、前記第２
のｎ型半導体領域に電圧を印加するための電極が配置さ
れていることを特徴とする薄膜冷陰極。6. The thin-film cold cathode according to claim 4, wherein the p-type semiconductor region is a region formed by diffusing an impurity from an upper surface of the substrate, and the first n-type semiconductor region is A region formed by diffusing impurities from an upper surface of the substrate to a region inside the p-type semiconductor region. An insulator portion on the substrate includes an upper surface of the p-type semiconductor region and the first region. A through-hole for exposing an upper surface of the n-type semiconductor region is provided, and an electrode for applying a voltage to the p-type semiconductor region among the plurality of electrodes is provided in the through-hole; An electrode for applying a voltage to the first n-type semiconductor region; and a second electrode among the plurality of electrodes on a back surface of the substrate.
Characterized in that an electrode for applying a voltage to the n-type semiconductor region is disposed.
れた、第１半導体部、絶縁体部、第２半導体部を有し、 前記第１半導体部は、高濃度に不純物がドープされたｎ
型半導体であり、 前記第２半導体部は、前記絶縁体部側から順に接合され
た、第１のｎ型半導体領域、ｐ型半導体領域、第２のｎ
型半導体領域を備え、 前記第１半導体部、絶縁体部、第１のｎ型半導体領域お
よびｐ型半導体領域は、薄膜からなり、 前記第２半導体部には、前記第１のｎ型半導体領域と前
記ｐ型半導体領域との間のｐｎ接合に逆方向バイアスを
印加し、前記ｐ型半導体領域と前記第２のｎ型半導体領
域との間のｐｎ接合に順方向バイアスを印加するため
に、複数の電極が配置され、 前記第１半導体部には、当該金属部のフェルミレベルを
引き下げる方向の電圧が印加されることを特徴とする薄
膜冷陰極。7. A semiconductor device comprising: a first semiconductor portion, an insulator portion, and a second semiconductor portion joined in order from a space to emit an electron beam, wherein the first semiconductor portion is heavily doped with impurities. N
A second semiconductor part, a first n-type semiconductor region, a p-type semiconductor region, a second n-type semiconductor region joined in order from the insulator part side.
A first semiconductor portion, an insulator portion, a first n-type semiconductor region, and a p-type semiconductor region each formed of a thin film; and the second semiconductor portion includes a first n-type semiconductor region. To apply a reverse bias to a pn junction between the p-type semiconductor region and the p-type semiconductor region, and to apply a forward bias to a pn junction between the p-type semiconductor region and the second n-type semiconductor region. A thin-film cold cathode, wherein a plurality of electrodes are arranged, and a voltage is applied to the first semiconductor part in a direction to lower the Fermi level of the metal part.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22050697A JPH1167067A (en) | 1997-08-15 | 1997-08-15 | Thin film cold cathode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22050697A JPH1167067A (en) | 1997-08-15 | 1997-08-15 | Thin film cold cathode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167067A true JPH1167067A (en) | 1999-03-09 |
Family
ID=16752105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22050697A Pending JPH1167067A (en) | 1997-08-15 | 1997-08-15 | Thin film cold cathode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167067A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008123743A (en) * | 2006-11-09 | 2008-05-29 | Nippon Telegr & Teleph Corp <Ntt> | Electron emitter |
-
1997
- 1997-08-15 JP JP22050697A patent/JPH1167067A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008123743A (en) * | 2006-11-09 | 2008-05-29 | Nippon Telegr & Teleph Corp <Ntt> | Electron emitter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3226745B2 (en) | Semiconductor cold electron-emitting device and device using the same | |
| US4801994A (en) | Semiconductor electron-current generating device having improved cathode efficiency | |
| JPS6146931B2 (en) | ||
| JPH0145694B2 (en) | ||
| US5345141A (en) | Single substrate, vacuum fluorescent display | |
| US5138402A (en) | Semiconductor electron emitting device | |
| US5554859A (en) | Electron emission element with schottky junction | |
| JPH0512988A (en) | Semiconductor electron-emitting device | |
| JPH09199001A (en) | Electron emission device | |
| JPH1167067A (en) | Thin film cold cathode | |
| JPH10255645A (en) | Cold-electron emitting element | |
| EP0904595B1 (en) | Electron tube having a semiconductor cathode | |
| US6340859B1 (en) | Cold cathode electron emission device for activating electron emission using external electric field | |
| JPH06162918A (en) | Semiconductor electron-emitting device and manufacturing method thereof | |
| JP3403165B2 (en) | Method for manufacturing electron-emitting device | |
| JPH0992130A (en) | Electric charge generator, and manufacture thereof | |
| JP3319557B2 (en) | Electron emission device | |
| JP3166655B2 (en) | Field emission cold cathode device | |
| US6464550B2 (en) | Methods of forming field emission display backplates | |
| JP3282950B2 (en) | Field emission type electronic device and method of manufacturing the same | |
| KR100354532B1 (en) | Cold cathode with multiple emission spots | |
| KR100235318B1 (en) | Emitter array of field emission device and its manufacturing method | |
| JPH07226148A (en) | Semiconductor electron emitting element | |
| Hoeberechts | Novel silicon avalanche diode as a direct modulated cathode with integrated planar electron-optics | |
| JP4228469B2 (en) | Field emission devices |