JPH1174560A - GaN-based compound semiconductor light emitting device and method of manufacturing the same - Google Patents

GaN-based compound semiconductor light emitting device and method of manufacturing the same

Info

Publication number
JPH1174560A
JPH1174560A JP23439097A JP23439097A JPH1174560A JP H1174560 A JPH1174560 A JP H1174560A JP 23439097 A JP23439097 A JP 23439097A JP 23439097 A JP23439097 A JP 23439097A JP H1174560 A JPH1174560 A JP H1174560A
Authority
JP
Japan
Prior art keywords
gan
layer
compound semiconductor
light
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23439097A
Other languages
Japanese (ja)
Other versions
JP3718329B2 (en
Inventor
Hirochika Ishikawa
川 博 規 石
Kenji Isomoto
本 建 次 磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23439097A priority Critical patent/JP3718329B2/en
Publication of JPH1174560A publication Critical patent/JPH1174560A/en
Application granted granted Critical
Publication of JP3718329B2 publication Critical patent/JP3718329B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 結晶性が極めて優れたGaN系化合物半導体
層を形成することにより、発光特性や電気的特性の向上
が図られたGaN系化合物半導体発光素子およびその製
造方法を提供することを目的とする。 【解決手段】 基板と、前記基板上に設けられ、燐
(P)および砒素(As)のうちの少なくともいずれか
を含む化合物半導体からなるバッファ層と、前記バッフ
ァ層上に設けられたGaN系化合物半導体からなる発光
層と、を備えたことを特徴とするものして構成すること
により、基板とGaN系化合物半導体層の間で生ずる格
子不整合に起因する歪みを緩和して、結晶性の良好なG
aN系化合物半導体層からなる発光素子を提供すること
ができる。
(57) Abstract: Provided is a GaN-based compound semiconductor light-emitting device having improved light-emitting characteristics and electrical characteristics by forming a GaN-based compound semiconductor layer having extremely excellent crystallinity, and a method of manufacturing the same. The purpose is to do. A substrate, a buffer layer provided on the substrate and made of a compound semiconductor containing at least one of phosphorus (P) and arsenic (As), and a GaN-based compound provided on the buffer layer And a light-emitting layer made of a semiconductor, so that distortion caused by lattice mismatch between the substrate and the GaN-based compound semiconductor layer is reduced, and crystallinity is improved. Nag
A light-emitting element including an aN-based compound semiconductor layer can be provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はGaN系化合物半導
体に関し、特にGaN系化合物半導体発光素子およびそ
の製造方法に関するものである。
The present invention relates to a GaN-based compound semiconductor, and more particularly, to a GaN-based compound semiconductor light emitting device and a method of manufacturing the same.

【0002】[0002]

【従来の技術】GaN系化合物半導体の単結晶は直接遷
移型バンド構造を有するため、高効率の発光が期待され
る。ここで、本明細書において「GaN系化合物半導
体」とは、InxAlyGa1-x-yN(0≦x≦1,0≦
y≦1,x+y≦1)なる化学式において組成比x及び
yをそれぞれの範囲内で変化させたすべての組成の半導
体を含むものとする。例えば、InAlN(x=0.
4、y=0.6)も「GaN系化合物半導体」に含まれ
るものとする。さらに、本明細書における「GaN系化
合物半導体」とは、上述した化学式により表される化合
物に対して、燐(P)、砒素(As)、およびドーパン
トとなる不純物元素のいずれかを添加した化合物半導体
も含むものとする。
2. Description of the Related Art Since a single crystal of a GaN-based compound semiconductor has a direct transition type band structure, highly efficient light emission is expected. Here, in this specification, “GaN-based compound semiconductor” refers to In x Al y Ga 1-xy N (0 ≦ x ≦ 1,0 ≦
In the chemical formula of y ≦ 1, x + y ≦ 1), semiconductors of all compositions in which the composition ratios x and y are changed within respective ranges are included. For example, InAlN (x = 0.
4, y = 0.6) is also included in the “GaN-based compound semiconductor”. Further, “GaN-based compound semiconductor” in the present specification refers to a compound obtained by adding any of phosphorus (P), arsenic (As), and an impurity element serving as a dopant to a compound represented by the above chemical formula. It also includes semiconductors.

【0003】GaN系化合物半導体は、室温でのバンド
ギャップが6.2eVから2.0eVまで変化可能であ
るため、可視領域で発光する発光素子を製作する上で極
めて有望な材料である。しかしながら、GaN単結晶は
融点が高く、また、成長温度近傍での窒素の平衡蒸気圧
が高いため、融点からバルク単結晶を成長させることは
困難であり、格子整合する基板が存在しなかった。この
ため、GaN系化合物半導体発光素子、例えばn型Ga
N層、発光層のInGaN層、p型GaN層を順次積層
した素子を製造するにあたり、従来はサファイア基板や
GaN基板などが主に用いられていた。
[0003] A GaN-based compound semiconductor can change its band gap at room temperature from 6.2 eV to 2.0 eV, and is therefore a very promising material for producing a light-emitting device that emits light in the visible region. However, since the GaN single crystal has a high melting point and the equilibrium vapor pressure of nitrogen near the growth temperature is high, it is difficult to grow a bulk single crystal from the melting point, and there is no lattice-matched substrate. Therefore, a GaN-based compound semiconductor light emitting device, for example, n-type Ga
In manufacturing an element in which an N layer, an InGaN layer as a light emitting layer, and a p-type GaN layer are sequentially laminated, a sapphire substrate, a GaN substrate, or the like has been mainly used conventionally.

【0004】これらの基板のうちで、サファイア基板は
融点が約2020℃と高く、耐熱性が良好であるが、G
aNとの間で格子不整合が生ずる。そこで、この格子不
整合による結晶性の劣化を防ぐために、AlxGa1-x
(0≦x≦1)を低温成長したバッファ層を形成し、そ
の上に所定の素子構造が積層されていた。
[0004] Of these substrates, the sapphire substrate has a high melting point of about 2020 ° C and has good heat resistance.
Lattice mismatch occurs with aN. Therefore, in order to prevent the crystallinity from deteriorating due to the lattice mismatch, Al x Ga 1 -xN
A buffer layer (0 ≦ x ≦ 1) was grown at a low temperature, and a predetermined element structure was laminated thereon.

【0005】一方、GaN基板は、特開平7−9478
4号公報に開示されているように、サファイア基板の上
にGaN単結晶を成長した後に、サファイア基板を除去
することによって得られ、この上に所定の素子構造が積
層されていた。
On the other hand, a GaN substrate is disclosed in Japanese Unexamined Patent Publication No. 7-9478.
As disclosed in Japanese Patent Application Publication No. 4 (1999) -104, a GaN single crystal is grown on a sapphire substrate, and then the sapphire substrate is removed to obtain a predetermined element structure.

【0006】[0006]

【発明が解決しようとする課題】しかし、従来、これら
の基板を用いた場合には、以下に説明するような問題が
あった。まず、サファイア基板を用いた場合の問題につ
いて説明する。GaN層は導電性が低いために、発光素
子全体に電流を拡散させるためには、バッファ層の上に
厚さ4ミクロン以上のn型GaN層を成長する必要があ
る。しかし、上述したようにサファイア基板とGaNと
の格子不整合は非常に大きいために、バッファ層による
結晶性の改善には限度がある。すなわち、n型GaN層
を厚く成長するほどその結晶性は劣化し、その上に積層
する発光層の結晶性も劣化する。その結果として、高効
率の発光素子が得られにくく、その電気的特性の信頼性
も低下しやすいという問題があった。
However, conventionally, when these substrates are used, there are problems as described below. First, a problem when a sapphire substrate is used will be described. Since the GaN layer has low conductivity, it is necessary to grow an n-type GaN layer having a thickness of 4 μm or more on the buffer layer in order to diffuse the current throughout the light emitting element. However, as described above, since the lattice mismatch between the sapphire substrate and GaN is very large, there is a limit to the improvement in crystallinity by the buffer layer. That is, as the n-type GaN layer grows thicker, the crystallinity deteriorates, and the crystallinity of the light emitting layer laminated thereon also deteriorates. As a result, there is a problem that it is difficult to obtain a highly efficient light-emitting element, and the reliability of the electrical characteristics is also likely to be reduced.

【0007】また、サファイア基板は絶縁体であるため
に、サファイア上に作製した発光素子では、積層した半
導体層の側にp側、n側双方の電極コンタクトをとる必
要がある。このため、成長層の一部分をp型GaN層ま
でエッチングし、同一面側から、n型GaN層、p型G
aN層に電極を形成することによって発光素子を構成す
るということが行われている。しかし、この方法では光
の取り出し面側に電極が2カ所形成されるため、光取り
出し部の面積を縮小せざるを得ないという問題もある。
このため、リードフレームへの載置の上下を逆にし、透
光性基板であるサファイア面を光の取り出し面とする構
成も発光装置も提案されている。しかしながら、このよ
うな構成の発光装置においては、電極をとるためのリー
ドフレーム間の間隔を狭くすることが困難であるため、
チップサイズが大きくなり、1枚当たりのウエハから取
れるチップの数が少なくなるという新たな問題が生じ
る。さらに、リードフレーム間の細かい位置設定が必要
であるために量産性が低下するとともに、半田のはみ出
しなどにより短絡が生じやすくなるなどの問題もあっ
た。
Further, since the sapphire substrate is an insulator, in the case of a light-emitting element manufactured on sapphire, it is necessary to make both p-side and n-side electrode contacts on the side of the laminated semiconductor layer. For this reason, a part of the growth layer is etched to the p-type GaN layer, and from the same surface side, the n-type GaN layer and the p-type G
2. Description of the Related Art A light emitting element is formed by forming an electrode on an aN layer. However, in this method, since two electrodes are formed on the light extraction surface side, there is a problem that the area of the light extraction portion must be reduced.
For this reason, there has been proposed a configuration or a light emitting device in which the mounting on the lead frame is upside down and the sapphire surface which is a light-transmitting substrate is used as a light extraction surface. However, in the light emitting device having such a configuration, it is difficult to reduce the interval between the lead frames for taking the electrodes.
A new problem arises in that the chip size increases and the number of chips that can be obtained from one wafer decreases. In addition, there is a problem that the mass productivity is reduced due to the necessity of setting a fine position between the lead frames, and a short circuit is liable to occur due to the protrusion of the solder.

【0008】次に、GaN基板を用いた場合の問題につ
いて説明する。表1は、種々のIn組成を有するInG
aN層について、そのバンド端波長、格子定数、および
GaN基板との格子不整合率をそれぞれ示したものであ
る。
Next, a problem in the case of using a GaN substrate will be described. Table 1 shows InG having various In compositions.
3 shows the band edge wavelength, the lattice constant, and the lattice mismatch ratio between the aN layer and the GaN substrate, respectively.

【0009】[0009]

【表1】 同表から分かるように、In組成を10%以上とする
と、InGaN層との格子不整合率は1%を超え、In
GaN層の結晶性が大幅に劣化するために、高効率の発
光素子を得ることができないという問題があった。
[Table 1] As can be seen from the table, when the In composition is 10% or more, the lattice mismatch ratio with the InGaN layer exceeds 1%, and
Since the crystallinity of the GaN layer is significantly deteriorated, there is a problem that a highly efficient light emitting element cannot be obtained.

【0010】一方、前述したサファイア基板やGaN基
板は、いずれも結晶の硬度が高いために、へき開が困難
で、チップの切り出し工程における歩留まりは高々70
%程度と低いものであるという問題もあった。
On the other hand, the sapphire substrate and the GaN substrate described above are both difficult to cleave because of their high crystal hardness, and the yield in the chip cutting process is at most 70%.
%.

【0011】本発明は、かかる問題点に鑑みてなされた
ものである。すなわち、その目的は、結晶性が極めて優
れたGaN系化合物半導体層を形成することにより、発
光特性や電気的特性の向上が図られたGaN系化合物半
導体発光素子およびその製造方法を提供することにあ
る。
The present invention has been made in view of such a problem. That is, an object of the present invention is to provide a GaN-based compound semiconductor light-emitting device in which light-emitting characteristics and electric characteristics are improved by forming a GaN-based compound semiconductor layer having extremely excellent crystallinity, and a method of manufacturing the same. is there.

【0012】[0012]

【課題を解決するための手段】上述した目的を達成する
ために、本発明によるGaN系化合物半導体発光素子
は、基板と、前記基板上に設けられ、燐(P)および砒
素(As)のうちの少なくともいずれかを含む化合物半
導体からなるバッファ層と、前記バッファ層上に設けら
れたGaN系化合物半導体からなる発光層と、を備えた
ことを特徴とするものして構成され、基板とGaN系化
合物半導体層の間で生ずる格子不整合に起因する歪みを
緩和して、結晶性の良好なGaN系化合物半導体層から
なる発光素子を提供することができる。
In order to achieve the above-mentioned object, a GaN-based compound semiconductor light emitting device according to the present invention is provided on a substrate and provided on the substrate, and comprises a phosphor (P) and an arsenic (As). A buffer layer made of a compound semiconductor containing at least any one of the following, and a light emitting layer made of a GaN-based compound semiconductor provided on the buffer layer, wherein the substrate and the GaN-based It is possible to provide a light-emitting element including a GaN-based compound semiconductor layer having good crystallinity by relaxing strain caused by lattice mismatch between compound semiconductor layers.

【0013】さらに、前記バッファ層と前記発光層との
間に、燐(P)および砒素(As)のうちの少なくとも
いずれかを含む化合物半導体からなる単結晶層を設ける
ことにより、より結晶性の良好なGaN系化合物半導体
層からなる発光素子を提供することができる。
Further, by providing a single crystal layer made of a compound semiconductor containing at least one of phosphorus (P) and arsenic (As) between the buffer layer and the light emitting layer, a higher crystallinity can be obtained. A light-emitting element including a favorable GaN-based compound semiconductor layer can be provided.

【0014】また、前記バッファや前記単結晶層の材料
としては、組成式GaN1-x1-y1x 1Asy1(ここで、
0<x1+y1<1、0≦x1、0≦y1)により表される
化合物半導体を採用することが望ましい。
The material of the buffer and the single crystal layer may be a composition formula of GaN 1-x1-y1 P x 1 As y1 (where,
It is desirable to employ a compound semiconductor represented by 0 <x 1 + y 1 <1, 0 ≦ x 1 , 0 ≦ y 1 ).

【0015】さらに、前記発光層は、InGaNからな
り、前記バッファ層は、前記発光層と格子整合する材料
からなるものとすることが望ましい。
Further, it is preferable that the light emitting layer is made of InGaN, and the buffer layer is made of a material lattice-matched with the light emitting layer.

【0016】一方、前記発光層は、組成式InzGa1-z
N(ここで、0<z<1)により表される化合物半導体
からなり、前記バッファ層または前記単結晶層のうちの
少なくともいずれかは、組成式GaN1-xx(ここで、
0<x≦1)またはGaN1- yAsy(ここで、0<y≦
1)のうちのいずれかにより表される化合物半導体から
なり、前記組成式における組成zと、組成xまたは組成
yとが次式:(351/317)z−0.0317≦x≦(351/31
7)z+0.0317または(351/400)z−0.04≦y≦(351
/400)z+0.04で表される関係を満足するものとして
構成することにより、格子歪みを顕著に緩和することが
できるようになる。
On the other hand, the light emitting layer has a composition formula of In z Ga 1 -z
N (where 0 <z <1), and at least one of the buffer layer and the single crystal layer has a composition formula of GaN 1-x P x (where,
0 <x ≦ 1) or GaN 1- y As y (where 0 <y ≦
1) wherein the composition z and the composition x or the composition y in the above composition formula are represented by the following formula: (351/317) z−0.0317 ≦ x ≦ (351/31)
7) z + 0.0317 or (351/400) z-0.04 ≦ y ≦ (351
By constructing the relationship satisfying the relationship expressed by (/400)z+0.04, lattice distortion can be remarkably reduced.

【0017】あるいは、前記バッファ層または前記単結
晶層のうちの少なくともいずれかは、組成式GaN
1-wx-(1-w)ywxAs(1-w)y(ここで、0≦w≦1、0
≦x≦1、および0≦y≦1)により表される化合物半
導体からなり、前記組成式における組成比xまたは組成
比yとが前式で表される関係を満足するものとして構成
しても同様に好適である。
Alternatively, at least one of the buffer layer and the single crystal layer has a composition formula of GaN
1-wx- (1-w) y P wx As (1-w) y (where 0 ≦ w ≦ 1, 0
.Ltoreq.x.ltoreq.1 and 0.ltoreq.y.ltoreq.1), wherein the composition ratio x or the composition ratio y in the composition formula satisfies the relationship represented by the above formula. Likewise preferred.

【0018】また、前記バッファ層と前記発光層との間
に積層させるGaN系化合物半導体の厚さは0.2μm
以下とすることにより、発光層の格子歪みを抑制するこ
とができる。
The thickness of the GaN-based compound semiconductor laminated between the buffer layer and the light emitting layer is 0.2 μm.
With the following, lattice distortion of the light emitting layer can be suppressed.

【0019】さらに、前記基板は、サファイア、Zn
O、GaAs、スピネル、SiC、およびSiのいずれ
かの材料を採用することにより、簡易に高性能の発光素
子を得ることができる。
Further, the substrate is made of sapphire, Zn
By employing any material of O, GaAs, spinel, SiC, and Si, a high-performance light-emitting element can be easily obtained.

【0020】一方、本発明による発光素子は、第1の電
極と、前記第1の電極の上に設けられ、燐(P)および
砒素(As)のうちの少なくともいずれかを含む第1導
電型の化合物半導体からなり、前記第1の電極と接続さ
れた第1の層と、前記第1の層の上に設けられた第1導
電型のGaN系化合物半導体からなる第2の層と、前記
第2の層の上に設けられたGaN系化合物半導体からな
る発光層と、前記発光層の上に設けられた第2導電型の
GaN系化合物半導体からなる第3の層と、前記第3の
層の上に設けられた第2の電極とを備えたものして構成
することもでき、光の取り出し効率が向上するとともに
チップ面積を縮小することができるようになる。
On the other hand, a light emitting device according to the present invention is provided with a first electrode and a first conductivity type provided on the first electrode and containing at least one of phosphorus (P) and arsenic (As). A first layer connected to the first electrode, a second layer made of a first conductivity type GaN-based compound semiconductor provided on the first layer, A light-emitting layer made of a GaN-based compound semiconductor provided on the second layer, a third layer made of a second-conductivity-type GaN-based compound semiconductor provided on the light-emitting layer, The second electrode provided on the layer can also be configured to have a structure in which the light extraction efficiency is improved and the chip area can be reduced.

【0021】ここで、前記第1の層は、GaNxyAs
1-x-y(ここで、0<x<1、0≦y<1、x+y≦
1)からなるものして構成することが望ましい。
Here, the first layer is made of GaN x P y As
1-xy (where 0 <x <1, 0 ≦ y <1, x + y ≦
It is desirable to configure it by comprising 1).

【0022】また、前記第2の層は、GaNからなり、
前記発光層は、InzGa1-zN(ここで、0<z≦1)
からなり、前記第3の層は、GaNからなるものして構
成することにより、青色領域において良好な発光特性を
有する発光素子を提供することができる。
The second layer is made of GaN,
The light emitting layer is made of In z Ga 1 -zN (where 0 <z ≦ 1).
, And the third layer is made of GaN, whereby a light emitting element having good light emitting characteristics in a blue region can be provided.

【0023】または、前記第2の層は、AlGaNから
なり、前記発光層は、InzGa1-zN(ここで、0≦z
≦1)からなり、前記第3の層は、AlGaNからなる
ものして構成することにより、紫外線領域において良好
な発光特性を有する発光素子を提供することができる。
Alternatively, the second layer is made of AlGaN, and the light emitting layer is made of In z Ga 1 -zN (where 0 ≦ z
.Ltoreq.1), and the third layer is made of AlGaN to provide a light-emitting element having good light-emitting characteristics in the ultraviolet region.

【0024】これらの発光素子は、発光領域がp−n接
合、または、少なくとも1重のヘテロ接合、または、1
つあるいは多重の量子井戸構造からなるものして構成す
ることが望ましい。
In these light-emitting elements, the light-emitting region has a pn junction, at least a single heterojunction,
It is desirable that the quantum well structure be composed of one or multiple quantum well structures.

【0025】また、本発明によるGaN系化合物半導体
発光素子の製造方法は、基板上に、燐(P)および砒素
(As)のうちの少なくともいずれかを含む化合物半導
体層を堆積する工程と、前記バッファ層の上に、GaN
系化合物半導体層を堆積する工程と、を備えたものして
構成され、結晶性の良好な発光層を有する発光素子を提
供することができる。
In the method of manufacturing a GaN-based compound semiconductor light emitting device according to the present invention, a step of depositing a compound semiconductor layer containing at least one of phosphorus (P) and arsenic (As) on a substrate; GaN on the buffer layer
And a step of depositing a system compound semiconductor layer, whereby a light emitting element having a light emitting layer with good crystallinity can be provided.

【0026】さらに、基板を除去することにより、電極
が上下両面に形成され、光の取り出し効率が高くチップ
面積の小さい発光素子を製造することができるようにな
る。
Further, by removing the substrate, electrodes are formed on both the upper and lower surfaces, so that a light-emitting element having a high light extraction efficiency and a small chip area can be manufactured.

【0027】[0027]

【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0028】図1は、本発明の第1の実施の形態による
GaN系化合物半導体発光素子の構成を例示する概略断
面図である。この例においては、サファイアなどからな
る基板1上にn型GaN1-xx(あるいはGaN1-y
y)低温バッファ層2、n型GaN1-xx(あるいはG
aN1-yAsy)層3、n型GaN層4、InGaN活性
層5、p型GaN層6がこの順序で形成されている。さ
らに、エッチングにより一部露出されたn型GaN1-x
x(あるいはGaN1-yAsy)層3上にn型電極7が
形成され、一方、p型GaN層6上にp型電極8が形成
されて一対の電極が構成される。
FIG. 1 is a schematic sectional view illustrating the configuration of a GaN-based compound semiconductor light emitting device according to the first embodiment of the present invention. In this example, n-type GaN 1-x P x (or GaN 1-y A
sy ) Low temperature buffer layer 2, n-type GaN 1-x P x ( or G
aN 1-y As y) layer 3, n-type GaN layer 4, InGaN active layer 5, p-type GaN layer 6 are formed in this order. Further, n-type GaN 1-x partially exposed by etching
An n-type electrode 7 is formed on the P x (or GaN 1-y Asy) layer 3, while a p-type electrode 8 is formed on the p-type GaN layer 6 to form a pair of electrodes.

【0029】すなわち、本実施形態においては、サファ
イアなどの基板上に比較的低温で成長されたGaN1-x
xまたはGaN1-yAsy(ここで、0<x<1、0<
y<1)バッファ層2が堆積されている。このようなバ
ッファ層の成長温度は、例えば、550〜800℃の範
囲内において選択することができる。このような温度で
基板上に堆積された半導体層は、堆積直後には、非晶質
状あるいは極めて微細な結晶粒からなる多結晶状であ
る。そして、このバッファ層の上にさらに他の結晶層を
成長するために、例えば1000℃以上に昇温される
と、結晶化が進行して多結晶状となる。本明細書におい
ては、このように比較的低温で成長されたバッファ層を
「低温バッファ層」と称する。
That is, in this embodiment, GaN 1-x grown on a substrate such as sapphire at a relatively low temperature is used.
P x or GaN 1-y As y (where 0 <x <1, 0 <
y <1) Buffer layer 2 is deposited. The growth temperature of such a buffer layer can be selected, for example, within the range of 550 to 800 ° C. The semiconductor layer deposited on the substrate at such a temperature is amorphous or polycrystalline composed of extremely fine crystal grains immediately after the deposition. Then, in order to grow another crystal layer on the buffer layer, when the temperature is raised to, for example, 1000 ° C. or more, the crystallization progresses and becomes polycrystalline. In this specification, such a buffer layer grown at a relatively low temperature is referred to as a “low-temperature buffer layer”.

【0030】以下に本発明におけるバッファ層の効果に
ついて詳しく説明する。図2は、従来のバッファ層と、
本発明によるバッファ層と、発光層であるInGaN層
の組成比xに対する格子定数の関係を表したグラフ図で
ある。発光層として用いられるInGaN層は、Inの
組成xの増加に伴って、格子定数も増加する傾向を有す
る。しかし、従来のバッファ層であるGaAlN層にお
いては、Alの組成比xを増加するほど格子定数は減少
し、InGaN層の格子定数との差は拡がる傾向にあ
る。これに対して、本発明によれば、バッファ層として
用いるGaN1-xxあるいはGaN1-xAsxのいずれの
場合であっても、組成xの増加に伴って格子定数は増加
し、InGaN層との格子定数の差を縮小することがで
きる。さらに、図2においてA−A線で例示したよう
に、GaN1-xxあるいはGaN1-xAsx層の組成を調
節することにより、InGaN層と格子定数を一致させ
ることもできる。
Hereinafter, the effect of the buffer layer in the present invention will be described in detail. FIG. 2 shows a conventional buffer layer,
FIG. 3 is a graph showing a relationship between a composition ratio x of a buffer layer according to the present invention and an InGaN layer serving as a light emitting layer with respect to a lattice constant. The InGaN layer used as the light emitting layer has a tendency that the lattice constant increases as the composition x of In increases. However, in the GaAlN layer which is a conventional buffer layer, the lattice constant decreases as the Al composition ratio x increases, and the difference from the lattice constant of the InGaN layer tends to increase. On the other hand, according to the present invention, in any case of GaN 1-x P x or GaN 1-x As x used as the buffer layer, the lattice constant increases with an increase in the composition x, The difference in lattice constant from the InGaN layer can be reduced. Further, as exemplified by the line AA in FIG. 2, by adjusting the composition of the GaN 1-x P x or GaN 1-x As x layer, the lattice constant can be matched with that of the InGaN layer.

【0031】ここで、一例として、同図にB−B線で示
した組成x=0.1におけるバッファ層とInGaN層
との格子不整合率(Δa/a)について説明すると、本
発明によれば、約0.2%であり、従来バッファ層を用
いた場合は約2.1%である。すなわち、本発明によれ
ば格子不整合率を従来の約1/10に低減することがで
きる。
Here, as an example, the lattice mismatch ratio (Δa / a) between the buffer layer and the InGaN layer at the composition x = 0.1 shown by the line BB in FIG. For example, it is about 0.2%, and about 2.1% when the conventional buffer layer is used. That is, according to the present invention, the lattice mismatch rate can be reduced to about 1/10 of the conventional one.

【0032】つまり、本発明によれば、特にIn組成を
青色領域まで増加した場合において、従来よりも格子歪
みの少ない発光層を、PまたはAsの組成を選択するこ
とによって容易に形成することができる。
That is, according to the present invention, especially when the In composition is increased to the blue region, a light emitting layer having less lattice distortion than the conventional one can be easily formed by selecting the composition of P or As. it can.

【0033】このような組成の好ましい組み合わせを表
2に示す。
Table 2 shows preferred combinations of such compositions.

【0034】[0034]

【表2】 ここで、上述した表2を一般式により表現すると、発光
層をInzGa1-zNと表し、バッファ層をGaN1-xx
あるいはGaN1-yAsyと表した場合には、x、y、お
よびzの好ましい組み合わせの条件は、以下の如く表現
することができる。
[Table 2] Here, when Table 2 described above is expressed by a general formula, the light emitting layer is expressed as In z Ga 1 -zN, and the buffer layer is expressed as GaN 1-x P x
Or when expressed as GaN 1-y As y are x, y, and preferred combination of conditions of z can be expressed as follows.

【0035】 (351/317)z−0.0317≦x≦(351/317)z+0.0317 (351/400)z−0.04 ≦y≦(351/400)z+0.04 なお、この場合に、バッファ層とInGaN発光層との
間に積層されるGaN系化合物半導体層、例えばGaN
クラッド層の厚さは、0.05〜0.2ミクロンの範囲
内とすることが望ましい。この理由は、これ以上の厚さ
にすると、格子不整合による歪みにより、InGaN発
光層の結晶性が劣化する傾向がみられるからである。
(351/317) z−0.0317 ≦ x ≦ (351/317) z + 0.0317 (351/400) z−0.04 ≦ y ≦ (351/400) z + 0.04 In this case, the buffer layer A GaN-based compound semiconductor layer laminated between the InGaN light-emitting layer, for example, GaN
It is desirable that the thickness of the cladding layer be in the range of 0.05 to 0.2 microns. The reason for this is that if the thickness is more than this, the crystallinity of the InGaN light-emitting layer tends to deteriorate due to the strain due to lattice mismatch.

【0036】以上説明したように、本発明によれば、発
光層の歪みを従来に比べて小さくすることにより、高品
質の発光層を得ることができるために、発光素子の発光
効率を向上させることができる。
As described above, according to the present invention, a high-quality light-emitting layer can be obtained by reducing the strain of the light-emitting layer as compared with the related art, so that the light-emitting efficiency of the light-emitting element is improved. be able to.

【0037】また、図1に示した実施形態においては、
このような低温バッファ層2の上に、さらに、GaN
1-xx(あるいはGaN1-yAsy)層3が積層されてい
る。この層3は比較的高温で成長され、単結晶状のもの
として構成されている。低温バッファ層2の上に、この
ようなGaN1-xx(あるいはGaN1-yAsy)層3を
積層することによって、その上に成長される発光素子の
各層4〜6の結晶性をさらに改善することができる。
Further, in the embodiment shown in FIG.
On such a low temperature buffer layer 2, GaN
1-x P x (or GaN 1-y As y) layer 3 is laminated. This layer 3 is grown at a relatively high temperature and is configured as a single crystal. On the low temperature buffer layer 2, by laminating such a GaN 1-x P x (or GaN 1-y As y) layer 3, the crystallinity of the layers 4-6 of the light-emitting device grown thereon Can be further improved.

【0038】しかし、本発明においては、このような単
結晶状のGaN1-xx(あるいはGaN1-yAsy)層3
を積層することなく、低温バッファ層2の上に、発光素
子の各層4〜6を直接積層しても良い。このような簡略
化された構成においても、従来のAlGaNバッファ層
を用いた場合に比べて、InGaN活性層5の結晶性は
改善され、発光特性も向上するという効果を得ることが
できる。
[0038] However, in the present invention, such a single crystalline GaN 1-x P x (or GaN 1-y As y) layer 3
May be directly laminated on the low-temperature buffer layer 2 without laminating the layers. Even in such a simplified configuration, it is possible to obtain an effect that the crystallinity of the InGaN active layer 5 is improved and the light emission characteristics are improved as compared with the case where the conventional AlGaN buffer layer is used.

【0039】さらに、GaN1-xx層やGaN1-yAsy
層は、GaN層に比べて導電性が良好である。従って、
n型GaN層4の膜厚を薄くしても、n側電極から注入
された電流を素子全体に拡散させることができるという
利点も生ずる。
[0039] Further, GaN 1-x P x layer and GaN 1-y As y
The layer has better conductivity than the GaN layer. Therefore,
Even if the thickness of the n-type GaN layer 4 is reduced, there is an advantage that the current injected from the n-side electrode can be diffused throughout the device.

【0040】ここで、本実施形態においては、バッファ
層として、GaN1-xx層やGaN1-yAsy層が採用さ
れている。しかし、これらの代わりに、GaNPAsで
表される4元混晶を用いても良い。このような4元混晶
もInGaN層と容易に格子整合をとることができる。
[0040] Here, in the present embodiment, as the buffer layer, GaN 1-x P x layer and GaN 1-y As y layer is employed. However, a quaternary mixed crystal represented by GaNPAs may be used instead. Such a quaternary mixed crystal can also easily achieve lattice matching with the InGaN layer.

【0041】さらに、このような4元低温バッファ層の
上にエピタキシャル成長させた単結晶状のGaN1-xx
層、GaN1-yAsy層、あるいはGaNPAs層を積層
させても良い。この場合に、低温バッファ層の組成とそ
の上の単結晶状の4元混晶層の組成とは、異なるように
しても良く、同一にしても良い。組成を同一にした場合
には、格子定数が一致するために、格子の不整合が低減
するという効果を得ることができる。
Further, a single-crystal GaN 1-x P x epitaxially grown on such a quaternary low-temperature buffer layer is used.
Layer, GaN 1-y As y layer, or GaNPAs layer may be stacked. In this case, the composition of the low-temperature buffer layer and the composition of the single crystal quaternary mixed crystal layer thereon may be different or the same. When the compositions are the same, an effect of reducing lattice mismatch can be obtained because the lattice constants match.

【0042】次に、本発明による第2の実施の形態につ
いて説明する。
Next, a second embodiment according to the present invention will be described.

【0043】図3は、本発明による第2の発光素子の構
成を例示する概略断面図である。この例においては、n
型GaN1-xx(あるいはGaN1-yAsy)層11上に
n型GaN層12、InGaN層13、p型GaN層1
4がこの順序で形成されている。さらにn型GaN1-x
x(あるいはGaN1-yAsy)層11の裏面側にn側
電極15が形成され、p型GaN層14上にp側電極1
6が形成されて一対の電極を構成している。
FIG. 3 is a schematic sectional view illustrating the configuration of the second light emitting device according to the present invention. In this example, n
N-type GaN layer 12, InGaN layer 13, p-type GaN layer 1 on n - type GaN 1-x P x (or GaN 1-y Asy) layer 11
4 are formed in this order. Furthermore, n-type GaN 1-x
P x (or GaN 1-y As y) n-side electrode 15 on the back side of the layer 11 is formed, p-side electrode 1 on the p-type GaN layer 14
6 are formed to form a pair of electrodes.

【0044】本実施形態の発光素子は、例えば、図示し
ないサファイアなどの基板上に、n型GaN1-xx(G
aN1-yAsy)層11を成長し、サファイアなどの基板
を除して得られる層11を新たな基板として、層12〜
14を順次成長することにより形成することができる。
The light emitting device of the present embodiment is formed, for example, on an n-type GaN 1-x P x (G
growing aN 1-y As y) layer 11, as a new substrate layer 11 obtained by dividing the substrate, such as sapphire, the layer 12
14 can be formed by sequentially growing them.

【0045】あるいは、図示しないサファイアなどの基
板上に、層11および12を成長した後に基板を除去
し、この上にさらに層13および14を成長することに
よっても形成することができる。
Alternatively, it can be formed by growing layers 11 and 12 on a substrate such as sapphire (not shown), removing the substrate, and growing layers 13 and 14 thereon.

【0046】あるいは、図示しないサファイアなどの基
板上に、層11〜14を順次形成し、しかる後に基板を
除去しても良い。
Alternatively, layers 11 to 14 may be sequentially formed on a substrate such as sapphire (not shown), and then the substrate may be removed.

【0047】ここで、GaN1-xx(あるいはGaN
1-yAsy)層11は、低温バッファ層とその上に積層さ
れた単結晶状の層との積層構造としても良い。すなわ
ち、図示しないサファイアなどの基板上に、まず比較的
低温でGaN1-xx(あるいはGaN1-yAsy)層を堆
積し、その上に比較的高温で単結晶状のGaN1-x
x(あるいはGaN1-yAsy)層を積層し、しかる後に
基板を除去することにより、層11を形成することがで
きる。また、GaN1-xxあるいはGaN1-yAsyの代
わりに4元混晶であるGaNPAsにより層11を用い
ても良い。
Here, GaN 1-x P x (or GaN
1-y As y) layer 11 may have a stacked structure of a single crystalline layer laminated on the low-temperature buffer layer. That is, on a substrate such as sapphire (not shown), first at a relatively low temperature to deposit the GaN 1-x P x (or GaN 1-y As y) layer, a relatively high temperature in the single crystalline GaN thereon 1- x P
laminating x (or GaN 1-y As y) layer, by removing the substrate thereafter, it is possible to form the layer 11. Further, GaNPAs may be used if the layer 11 is a quaternary mixed crystal instead of GaN 1-x P x or GaN 1-y As y.

【0048】本実施形態においても、n型GaN1-xx
(あるいはGaN1-y Asy)層11をバッファ層ある
いは基板として利用し、その上に各層12〜14を成長
しているので、図2に関して前述したように、InGa
N発光層13の格子歪みを従来よりも低減して発光特性
の良好な発光素子を実現することができる。
Also in this embodiment, n-type GaN 1-x P x
(Or GaN 1-y As y) using the layer 11 as a buffer layer or the substrate, since the growth of the layers 12 to 14 thereon, as described above with reference to FIG. 2, InGa
The lattice distortion of the N light emitting layer 13 can be reduced as compared with the related art, so that a light emitting element having good light emitting characteristics can be realized.

【0049】また、本実施形態においては、サファイア
基板を除去した構成としているので、発光面側に一対の
電極の一方のみ(p型電極)を形成することが可能とな
る。したがって、発光面側に双方の電極を設けた場合に
比べて発光部の割合を大きくすることができるという利
点を有する。
In this embodiment, since the sapphire substrate is removed, only one of the pair of electrodes (p-type electrode) can be formed on the light emitting surface side. Therefore, there is an advantage that the ratio of the light emitting portion can be increased as compared with the case where both electrodes are provided on the light emitting surface side.

【0050】図4は、発光素子を発光面側から眺めた概
略平面図である。すなわち、同図(a)は本発明による
発光素子であり、同図(b)は従来の発光素子の平面図
である。同図において斜線で示した部分が光を取り出す
ことができる領域に該当する。従来の発光素子において
は、同図(b)に示したように発光面積の割合は50%
程度に過ぎないのに対して、本発明による発光素子で
は、同図(a)に示したように発光面積の割合を約85
%程度まで拡大することができる。この理由は、従来の
GaN系発光素子においては、発光面側にn型およびp
型の双方の電極を形成する必要があったのに対して、本
発明による発光素子では発光面側にいずれか一方の電極
のみを形成すれば良いからである。したがって、本発明
による発光素子においては、光出力も発光部の割合に応
じて増大させることが可能となる。さらに、本実施形態
においては、前述したようにサファイアなどの基板を除
去することによって、チップ化の際のスクライブ工程の
歩留まりを従来の約70%から95%以上に大幅に向上
することができる。
FIG. 4 is a schematic plan view of the light emitting element viewed from the light emitting surface side. That is, FIG. 1A is a light emitting device according to the present invention, and FIG. 1B is a plan view of a conventional light emitting device. In the figure, a hatched portion corresponds to a region from which light can be extracted. In the conventional light emitting device, the ratio of the light emitting area is 50% as shown in FIG.
On the other hand, in the light emitting device according to the present invention, as shown in FIG.
%. The reason is that in the conventional GaN-based light emitting device, the n-type and p
This is because it is necessary to form both electrodes of the mold, whereas in the light emitting device according to the present invention, only one of the electrodes needs to be formed on the light emitting surface side. Therefore, in the light emitting device according to the present invention, the light output can be increased in accordance with the ratio of the light emitting section. Further, in the present embodiment, as described above, by removing the substrate such as sapphire, the yield of the scribing step at the time of chipping can be greatly improved from about 70% of the conventional case to 95% or more.

【0051】次に、本発明の第3の実施の形態について
説明する。図5は、本発明による第3の発光素子の構成
を例示する概略断面図である。
Next, a third embodiment of the present invention will be described. FIG. 5 is a schematic sectional view illustrating the configuration of the third light emitting device according to the present invention.

【0052】同図に示す例においては、n型GaN層3
1、InGaN層32、p型GaN層33およびp型G
aN1-xx(GaN1-y Asy)層34が積層され、層
31に隣接してn側電極35が形成され、一方、層34
上にp側電極36が形成され一対の電極を構成してい
る。同図に示した発光素子は、後に詳述するように、例
えば、サファイアなどの基板上にZnOなどの層を介し
て、層31〜34を順次成長し、しかる後に基板を除去
することに形成することができる。
In the example shown in FIG.
1, InGaN layer 32, p-type GaN layer 33 and p-type G
An aN 1-x P x (GaN 1-y As y ) layer 34 is laminated, and an n-side electrode 35 is formed adjacent to the layer 31.
A p-side electrode 36 is formed thereon to form a pair of electrodes. The light-emitting element shown in FIG. 1 is formed by sequentially growing layers 31 to 34 on a substrate such as sapphire via a layer such as ZnO and then removing the substrate as described later in detail. can do.

【0053】この発光素子においても、サファイアなど
の基板を除去した構成としているので、図3に示した発
光素子と同様に、光の取り出し面積を拡大して光出力を
増大することができる。
Since this light emitting element also has a configuration in which the substrate such as sapphire is removed, the light output area can be increased by increasing the light extraction area, as in the light emitting element shown in FIG.

【0054】また、GaN1-xx層またはGaN1-y
y層は、GaN層に比べて導電性が良好である。この
効果はp型の導電型において特に顕著である。例えば、
p型でホール濃度が2×1018cm-3の場合を例に挙げ
ると、GaN1-xx層またはGaN1-y Asy層の抵抗
率は0.01Ωcmであり、一方GaNの抵抗率は0.
17Ωcmである。すなわち、GaN1-xx層やGaN
1-y Asy層の抵抗率は、GaN層の1/10以下であ
る。従って、p側電極36との接触におけるオーミック
性を顕著に改善することができる。
The GaN 1-x P x layer or GaN 1-y A
It s y layer is electrically conductive than GaN layer is good. This effect is particularly remarkable in the p-type conductivity type. For example,
When the hole concentration in the p-type cited case of 2 × 10 18 cm -3 as an example, the resistivity of the GaN 1-x P x layer or GaN 1-y As y layer is 0.01? cm, whereas GaN resistor The rate is 0.
17 Ωcm. That is, a GaN 1-x P x layer or a GaN
Resistivity of 1-y As y layer is 1/10 or less of the GaN layer. Therefore, the ohmic property in contact with the p-side electrode 36 can be significantly improved.

【0055】また、GaN1-xx層やGaN1-y Asy
層は、組成によっては半金属性を示すために、p側電極
36との接触におけるオーミック性をさらに改善するこ
ともできる。その結果として、p型GaN層に電極をコ
ンタクトさせる場合と比較して、動作電圧を低減するこ
とができる。つまり、発光素子の消費電力を低減して、
寿命をのばすことができる。
[0055] In addition, GaN 1-x P x layer and GaN 1-y As y
Since the layer exhibits semimetallicity depending on the composition, the ohmic property in contact with the p-side electrode 36 can be further improved. As a result, the operating voltage can be reduced as compared with the case where the electrode is brought into contact with the p-type GaN layer. That is, the power consumption of the light emitting element is reduced,
Life can be extended.

【0056】さらに、本実施形態においても、サファイ
アなどの基板を除去することによって、チップ化の際の
スクライブ工程の歩留まりを従来の約70%から95%
以上に大幅に向上することができる。
Further, also in this embodiment, by removing the substrate such as sapphire, the yield of the scribing step at the time of chip formation can be reduced from about 70% to 95% of the conventional one.
It can be greatly improved as described above.

【0057】また、本実施形態においても、p側電極と
n側電極とをそれぞれ、発光素子の反対面上に形成する
ことができるようになる。従って、発光素子の面積を従
来と同一とした場合に、本発明によれば、電極によって
遮蔽される光の割合を低下することができ、発光部の面
積を増加させて発光量を増加することができる。
Also in this embodiment, the p-side electrode and the n-side electrode can be respectively formed on the opposite surfaces of the light emitting element. Therefore, when the area of the light emitting element is the same as the conventional one, according to the present invention, the ratio of the light shielded by the electrode can be reduced, and the area of the light emitting portion is increased to increase the light emission amount. Can be.

【0058】以上説明した具体例においては、ダブルヘ
テロ型の構造を有する発光素子を例に挙げて説明した。
しかし、本発明はこれに限定されるものではない。すな
わち、本発明は、ダブルヘテロ型の構造以外にも、例え
ば、シングルヘテロ接合を有するものや、pn接合を有
するもの、あるいは単数または複数の量子井戸構造を有
するものなどについて同様に適用することができ、上述
した効果を同様に得ることができる。
In the specific example described above, the light emitting element having the double hetero type structure has been described as an example.
However, the present invention is not limited to this. That is, the present invention can be similarly applied to, for example, a structure having a single hetero junction, a structure having a pn junction, or a structure having one or more quantum well structures, other than the double hetero structure. Thus, the above-described effects can be obtained in the same manner.

【0059】また、本発明において基板として用いるこ
との出来る材料は、一例として挙げたサファイアに限定
されない。すなわち、その他にも、例えば、ZnO、G
aAs、スピネル、SiC、Siなどを用いて、同様の
効果を得ることができる。
The material that can be used as the substrate in the present invention is not limited to sapphire as an example. That is, for example, ZnO, G
Similar effects can be obtained by using aAs, spinel, SiC, Si, or the like.

【0060】さらに、前述した実施形態においては、発
光層としてInGaN層を用いた例示したが本発明はこ
れに限定されるものではない。すなわち、本発明は、こ
の他にも、例えば、GaN層からなる発光層をAlGa
N層からなるクラッド層で挟んだ構造の発光素子につい
ても、同様に適用することができる。さらに、このよう
な構造の発光素子から得られる紫外線領域の波長を有す
る発光を、所定の蛍光体により波長変換して所望の波長
の光を得ることができるようにした発光素子について
も、本発明は同様に適用して、上述した種々の効果を得
ることができる。
Further, in the above-described embodiment, the InGaN layer is used as the light emitting layer, but the present invention is not limited to this. That is, the present invention also provides, for example, a light emitting layer composed of a GaN layer,
The same can be applied to a light-emitting element having a structure sandwiched between N-layer clad layers. Furthermore, the present invention also relates to a light-emitting element in which light having a wavelength in the ultraviolet region obtained from a light-emitting element having such a structure is converted into a wavelength by a predetermined phosphor to obtain light of a desired wavelength. Can be applied in the same manner to obtain the various effects described above.

【0061】[0061]

【実施例】次に、本発明における発光素子の製造方法と
それによって得られる発光素子について具体的に説明す
る。
Next, a method of manufacturing a light emitting device according to the present invention and a light emitting device obtained by the method will be specifically described.

【0062】(実施例1)図6は、本発明の第1の実施
例にかかる発光素子の製造工程を表す概略工程断面図で
ある。
(Example 1) FIG. 6 is a schematic sectional view showing a manufacturing process of a light emitting device according to a first example of the present invention.

【0063】本実施例においては、まず、サファイアを
基板として用い、MOCVD法により、該サファイア基
板上にGaN系化合物半導体層を成長させた。III 族原
料にはトリメチルガリウム(TMG)、トリメチルイン
ジュウム(TMI)、V族原料には、アンモニア(NH
3 )、ホスフィン(PH3 )を用いた。ドーパント原料
にはモノシラン(SiH4 )、ジメチル亜鉛(DMZ
n)、シクロペンタジエニルマグネシュウム(cp2 M
g)を用いた。
In this example, first, sapphire was used as a substrate, and a GaN-based compound semiconductor layer was grown on the sapphire substrate by MOCVD. Group III raw materials include trimethyl gallium (TMG) and trimethyl indium (TMI), and group V raw materials include ammonia (NH
3 ), phosphine (PH 3 ) was used. Monosilane (SiH 4 ), dimethyl zinc (DMZ)
n), cyclopentadienyl magnesium (cp2 M
g) was used.

【0064】まず、サファイア基板1をMOCVDの装
置内に導入し、基板を1000℃まで加熱する。10分
間保持した後、基板温度を500℃に設定する。ここ
で、NH3 0.5μmol/minとPH3 0.2μm
ol/min、およびTMG80μmol/minを流
し、GaN0.9350.065 バッファ層2を5分間成長さ
せる。この後、基板温度を900℃にし、TMG80μ
mol/minおよびSiH4 0.008μmol/m
inを流し、GaN0.9350.065 単結晶層3を成長さ
せる。30分間成長後、TMGとSiH4 の供給を停止
し、基板温度を1000℃にし、ここで、PH3 を反応
管に流すのをやめ、TMG80μmol/minおよび
SiH4 0.008μmol/minを流しGaN層4
の成長を始める。3分間成長後、TMGとSiH4 の供
給を停止し、基板の温度を850℃に設定する。基板の
温度が850℃になったところで、TMG12μmol
/min、TMI120μmol/min、SiH4
0.0008μmol/min、DMZn0.05μm
ol/min供給し、InGaN層5を1時間成長させ
る。成長後のInGaN層5のInの組成は約6%であ
った。一時間成長後、TMG、TMI、SiH4 、DM
Znの供給を停止し、基板の温度を1000℃に設定す
る。基板の温度が1000℃になったところで、TMG
80μmol/min、cp2 Mg0.5μmol/m
in供給し、GaN層6を20分間成長し、TMG、c
p2 Mgの供給を停止するとともに、加熱系の電源を切
り、基板の加熱を停止する。基板の温度が室温に戻った
ところでNH3 の供給を停止し、基板を反応炉から取り
出す。このようにして得られた半導体層の一部を表面側
からエッチングしてGaNP層3を露出させる。さら
に、GaNP層3の上にn側電極7を形成し、GaN層
6の上にp側電極8を形成して、発光素子が完成する。 (実施例2)図7は、本発明の第2の実施例にかかる発
光素子の製造工程を表す概略工程断面図である。
First, the sapphire substrate 1 is introduced into an MOCVD apparatus, and the substrate is heated to 1000 ° C. After holding for 10 minutes, the substrate temperature is set to 500 ° C. Here, NH 3 0.5 μmol / min and PH 3 0.2 μm
The GaN 0.935 P 0.065 buffer layer 2 is grown for 5 minutes by flowing ol / min and 80 μmol / min of TMG. Thereafter, the substrate temperature is set to 900 ° C., and TMG
mol / min and SiH 4 0.008 μmol / m
in is flowed to grow a GaN 0.935 P 0.065 single crystal layer 3. After the growth for 30 minutes, the supply of TMG and SiH 4 was stopped, the substrate temperature was set to 1000 ° C., and the flow of PH 3 was stopped in the reaction tube, and TMG 80 μmol / min and SiH 4 0.008 μmol / min were flowed to allow GaN to flow. Layer 4
Start growing. After growth for 3 minutes, supply of TMG and SiH 4 is stopped, and the temperature of the substrate is set at 850 ° C. When the substrate temperature reaches 850 ° C., TMG 12 μmol
/ Min, TMI 120 μmol / min, SiH 4
0.0008 μmol / min, DMZn 0.05 μm
ol / min to grow the InGaN layer 5 for one hour. The composition of In in the InGaN layer 5 after the growth was about 6%. After growing for 1 hour, TMG, TMI, SiH 4 , DM
The supply of Zn is stopped, and the temperature of the substrate is set at 1000 ° C. When the temperature of the substrate reaches 1000 ° C., TMG
80 μmol / min, cp2 Mg 0.5 μmol / m
GaN layer 6 is grown for 20 minutes, and TMG, c
The supply of p2Mg is stopped, and the power of the heating system is turned off to stop the heating of the substrate. When the temperature of the substrate returns to room temperature, supply of NH3 is stopped, and the substrate is taken out of the reactor. A part of the semiconductor layer thus obtained is etched from the surface side to expose the GNP layer 3. Further, an n-side electrode 7 is formed on the GaN layer 3, and a p-side electrode 8 is formed on the GaN layer 6, thereby completing the light emitting device. (Embodiment 2) FIG. 7 is a schematic sectional view showing a manufacturing process of a light emitting device according to a second embodiment of the present invention.

【0065】本実施例においては、まず、気相成長法
(VG)等により、サファイアなどの基板上にn型のG
aN0.9350.065 を10μm〜500μmの厚さに成
長させる。この後、サファイアなどの基板を除去し、G
aN0.9350.065の単結晶層を得る。このGaN0.935
0.065 単結晶11を基板として用い、MOCVD法
により、GaN系化合物半導体層を成長させた。III 族
原料にはトリメチルガリウム(TMG)、トリメチルイ
ンジュウム(TMI)、V族原料には、アンモニア(N
3 )、ホスフィン(PH3 )を用いた。ドーパント原
料にはモノシラン(SiH4 )、ジメチル亜鉛(DMZ
n)、シクロペンタジエニルマグネシュウム(cp2 M
g)を用いた。
In this embodiment, first, an n-type G is deposited on a substrate such as sapphire by vapor phase epitaxy (VG) or the like.
aN 0.935 P 0.065 is grown to a thickness of 10 μm to 500 μm. Thereafter, the substrate such as sapphire is removed and G
A single crystal layer of aN 0.935 P 0.065 is obtained. This GaN 0.935
A GaN-based compound semiconductor layer was grown by MOCVD using P 0.065 single crystal 11 as a substrate. Group III raw materials include trimethyl gallium (TMG) and trimethyl indium (TMI), and group V raw materials include ammonia (N
H 3 ) and phosphine (PH 3 ) were used. Monosilane (SiH 4 ), dimethyl zinc (DMZ)
n), cyclopentadienyl magnesium (cp2 M
g) was used.

【0066】あらかじめ作製しておいたGaN0.935
0.065 単結晶層11をMOCVDの装置内に導入し、N
3 0.5μmol/minとPH3 0.2μmol/
minを流しながら、基板を1000℃まで加熱する。
ここで、PH3 を反応管に流すのをやめ、TMG80μ
mol/minおよびSiH4 0.008μmol/m
inを流してGaN層12の成長を始める。3分間成長
後、TMGとSiH4の供給を停止し、基板の温度を8
50℃に設定する。基板の温度が850℃になったとこ
ろで、TMG12μmol/min、TMI120μm
ol/min、SiH4 0.0008μmol/mi
n、DMZn0.05μmol/min供給し、InG
aN層13を1時間成長させる。成長後のInGaN層
13のInの組成は約6%であった。一時間成長後、T
MG、TMI、SiH4 、DMZnの供給を停止し、基
板の温度を1000℃に設定する。基板の温度が100
0℃になったところで、TMG80μmol/min、
cp2 Mg0.5μmol/min供給して、GaN層
14を20分間成長し、TMG、cp2 Mgの供給を停
止するとともに、加熱系の電源を切り、基板の加熱を停
止する。基板の温度が室温に戻ったところで、NH3 の
供給を停止し、基板を反応炉から取り出す。さらに、n
側電極15とp側電極16とをそれぞれ形成して発光素
子が完成する。図8は、このようにして得られた発光素
子の光出力を表すグラフ図である。すなわち、電流値2
0mA時の光出力は、本発明の素子の方が従来の素子に
比べ、1.5倍高かった。基板11としてGaNP層の
代わりに、GaN1-y Asy層を用いた場合も同様の高
い光出力が得られた。
GaN 0.935 P prepared in advance
0.065 single crystal layer 11 was introduced into the MOCVD apparatus,
H 3 0.5μmol / min and PH3 0.2μmol /
The substrate is heated to 1000 ° C. while flowing min.
Here, the flow of PH 3 into the reaction tube was stopped, and TMG
mol / min and SiH4 0.008 μmol / m
and the growth of the GaN layer 12 is started. After growth for 3 minutes, supply of TMG and SiH 4 was stopped, and the temperature of the substrate was reduced to 8 ° C.
Set to 50 ° C. When the substrate temperature reached 850 ° C., TMG 12 μmol / min, TMI 120 μm
ol / min, SiH 4 0.0008 μmol / mi
n, DMZn 0.05μmol / min, InG
The aN layer 13 is grown for one hour. The In composition of the grown InGaN layer 13 was about 6%. After growing for one hour, T
The supply of MG, TMI, SiH 4 and DMZn is stopped, and the temperature of the substrate is set at 1000 ° C. Substrate temperature is 100
When the temperature reached 0 ° C., TMG 80 μmol / min,
By supplying 0.5 μmol / min of cp2 Mg, the GaN layer 14 is grown for 20 minutes, the supply of TMG and cp2 Mg is stopped, the power of the heating system is turned off, and the heating of the substrate is stopped. When the temperature of the substrate returns to room temperature, the supply of NH3 is stopped, and the substrate is taken out of the reactor. Furthermore, n
The side electrode 15 and the p-side electrode 16 are formed to complete the light emitting device. FIG. 8 is a graph showing the light output of the light emitting device obtained in this manner. That is, the current value 2
The light output at 0 mA was 1.5 times higher in the device of the present invention than in the conventional device. Instead of GaNP layer as the substrate 11, similar high light output even when using the GaN 1-y As y layer is obtained.

【0067】(実施例3)図9は、本発明の第3の実施
例にかかる発光素子の製造工程を表す概略工程断面図で
ある。
(Embodiment 3) FIG. 9 is a schematic sectional view showing a manufacturing process of a light emitting device according to a third embodiment of the present invention.

【0068】本実施例においては、まず、サファイア基
板20上にn型のGaN0.9350. 065を10μm〜5
00μmの厚さに成長させ、それをMOCVD用の基板
として用いた。ここで、GaNP層21の成長方法とし
ては、MOCVD法の他に、例えば、ハライド気相成長
法などの気相成長法(VG)、化学ビームエピタキシャ
ル法(CBE)、有機金属分子線エピタキシャル法(M
OMBE)など種々の方法を挙げることができる。
[0068] In this embodiment, first, a GaN 0.935 P 0. 065 of n-type on the sapphire substrate 20 10Myuemu~5
It was grown to a thickness of 00 μm and used as a substrate for MOCVD. Here, in addition to the MOCVD method, for example, a vapor phase growth method (VG) such as a halide vapor phase growth method, a chemical beam epitaxy method (CBE), and a metalorganic molecular beam epitaxy ( M
OMBE).

【0069】GaN系化合物半導体層を成長させるMO
CVD法においては、III 族原料にはトリメチルガリウ
ム(TMG)、トリメチルインジュウム(TMI)、V
族原料には、アンモニア(NH3 )、アルシン(AsH
3 )を用いた。ドーパント原料にはモノシラン(SiH
4 )、ジメチル亜鉛(DMZn)、シクロペンタジエニ
ルマグネシュウム(cp2 Mg)を用いた。
MO for growing GaN-based compound semiconductor layer
In the CVD method, group III raw materials include trimethyl gallium (TMG), trimethyl indium (TMI), and V
Group raw materials include ammonia (NH 3 ), arsine (AsH)
3 ) was used. Monosilane (SiH
4 ), dimethyl zinc (DMZn) and cyclopentadienyl magnesium (cp2 Mg) were used.

【0070】まず、MOCVD装置内に、前記基板、す
なわち、サファイア基板10上にGaNP層21が成長
された基板を導入し、NH3 0.5μmol/minと
AsH3 0.1μmol/minを流しながら、基板を
900℃まで加熱する。基板の温度が900℃になった
ところで、TMG200μmol/min、SiH4
0.02μmol/min供給し、n型のGaN0.945
As0.055層22を10μm程度成長させる。TMG、
SiH4 の供給を停止し、n型のGaN0.945 As
0.055層22の成長を停止した後、NH3 0.5μmo
l/minとPH3 0.2μmol/minを流しなが
ら、基板を1000℃まで加熱する。ここで、AsH3
を反応管に流すのをやめ、TMG80μmol/min
およびSiH40.008μmol/minを流し、n
型のGaN23の成長を始める。3分間成長後、TMG
とSiH4 の供給を停止し、基板の温度を850℃に設
定する。基板の温度が850℃になったところで、TM
G12μmol/min、TMI120μmol/mi
n、SiH4 0.0008μmol/min、DMZn
0.05μmol/min供給し、InGaN層24を
1時間成長させる。成長後のInGaN層24のInの
組成は約6%であった。1時間成長後、TMG、TM
I、SiH4 、DMZnの供給を停止し、基板の温度を
1000℃に設定する。基板の温度が1000℃になっ
たところで、TMG80μmol/min、cp2 Mg
0.5μmol/min供給し、GaN層25を20分
間成長させ、TMG、cp2 Mgの供給を停止するとと
もに、加熱系の電源を切り、基板の加熱を停止する。基
板の温度が室温に戻ったところでNH3 の供給を停止
し、基板を反応炉から取り出す。
First, the above-mentioned substrate, that is, the substrate on which the GaN layer 21 was grown on the sapphire substrate 10 was introduced into an MOCVD apparatus, and while flowing 0.5 μmol / min of NH 3 and 0.1 μmol / min of AsH 3 , The substrate is heated to 900C. When the temperature of the substrate reached 900 ° C., TMG 200 μmol / min, SiH 4
0.02 μmol / min, n-type GaN 0.945
The As 0.055 layer 22 is grown to about 10 μm. TMG,
The supply of SiH 4 is stopped, and n-type GaN 0.945 As
After stopping the growth of the 0.055 layer 22, NH 3 0.5 μmo
The substrate is heated to 1000 ° C. while flowing 1 / min and 0.2 μmol / min of PH 3 . Here, AsH 3
Was stopped flowing into the reaction tube, and TMG 80 μmol / min.
And 0.008 μmol / min of SiH 4 and n
The growth of the GaN 23 of the type is started. After growing for 3 minutes, TMG
And supply of SiH4 are stopped, and the temperature of the substrate is set at 850.degree. When the substrate temperature reaches 850 ° C, TM
G12μmol / min, TMI120μmol / mi
n, SiH 4 0.0008 μmol / min, DMZn
At a supply of 0.05 μmol / min, the InGaN layer 24 is grown for one hour. The In composition of the grown InGaN layer 24 was about 6%. After growing for 1 hour, TMG, TM
The supply of I, SiH 4 and DMZn is stopped, and the temperature of the substrate is set at 1000 ° C. When the temperature of the substrate reached 1000 ° C., TMG 80 μmol / min, cp 2 Mg
At a supply of 0.5 μmol / min, the GaN layer 25 is grown for 20 minutes, the supply of TMG and cp2 Mg is stopped, and the power supply of the heating system is turned off to stop the heating of the substrate. When the temperature of the substrate returns to room temperature, supply of NH 3 is stopped, and the substrate is taken out of the reaction furnace.

【0071】取り出したサンプルのサファイア基板20
を研磨等で除去し、n側電極26およびp側電極27を
形成して発光素子を作製した。このようにして作製した
素子の特性は、実施例2に示したものと同様の良好な特
性を示した。
The sapphire substrate 20 of the sample taken out
Was removed by polishing or the like, and an n-side electrode 26 and a p-side electrode 27 were formed to produce a light-emitting element. The characteristics of the device manufactured in this manner exhibited the same good characteristics as those shown in Example 2.

【0072】(実施例4)図10は、本発明の第4の実
施例にかかる発光素子の製造工程を表す概略工程断面図
である。
(Example 4) FIG. 10 is a schematic sectional view showing a manufacturing process of a light emitting device according to a fourth example of the present invention.

【0073】本実施例においては、まず、スパッタ等に
より、サファイア基板30A上にZnOなどのGaN系
の化合物半導体の格子定数に近い材料からなる層30B
を0.1μm〜10μmの厚さで形成する。これを、M
OCVD用の基板として用い、MOCVD法により、G
aN系化合物半導体層を成長させた。III 族原料にはト
リメチルガリウム(TMG)、トリメチルインジュウム
(TMI)、V族原料には、アンモニア(NH3 )、ホ
スフィン(PH3 )を用いた。ドーパント原料にはモノ
シラン(SiH4 )、ジメチル亜鉛(DMZn)、シク
ロペンタジエニルマグネシウム(cp2 Mg)を用い
た。
In this embodiment, first, a layer 30B made of a material close to the lattice constant of a GaN-based compound semiconductor such as ZnO is formed on a sapphire substrate 30A by sputtering or the like.
Is formed with a thickness of 0.1 μm to 10 μm. This is M
Used as a substrate for OCVD.
An aN-based compound semiconductor layer was grown. Trimethyl gallium (TMG) and trimethyl indium (TMI) were used as group III raw materials, and ammonia (NH 3 ) and phosphine (PH 3 ) were used as group V raw materials. Monosilane (SiH 4 ), dimethyl zinc (DMZn), and cyclopentadienyl magnesium (cp 2 Mg) were used as dopant raw materials.

【0074】上に示した基板をMOCVDの装置内に導
入し、N2 雰囲気中で基板を1000℃まで加熱する。
ここで、NH3 0.5μmol/minを流しはじめ、
ついで、TMG80μmol/minおよびSiH4
0.008μmol/minを流し始め、n型のGaN
31の成長を始める。3分間成長後、TMGとSiH4
の供給を停止し、基板の温度を850℃に設定する。基
板の温度が850℃になったところで、TMG12μm
ol/min、TMI120μmol/min、SiH
4 0.0008μmol/min、DMZn0.5μm
ol/min供給し、InGaN層32を1時間成長さ
せる。成長後のInGaN層32のInの組成は約6%
であった。一時間成長後、TMG、TMI、SiH4
DMZnの供給を停止し、基板の温度を1000℃に設
定する。基板の温度が1000℃になったところで、T
MG80μmol/min、cp2 Mg0.5μmol
/min供給し、20分間成長し、TMG、cp2 Mg
の供給を停止し、p型GaN33の成長を終了し、加熱
系の電源を切り、基板の加熱を停止する。基板の温度が
室温に戻ったところで、NH3 の供給を停止し、基板を
反応炉から取り出す。この上に気相成長法などにより、
p型GaN0.935 0.065層34を10μm〜100μ
m成長させ、そのサンプルを酸などにつけ、ZnO層3
0Bを溶かすことにより、サファイア基板30Aを化合
物半導体結晶相から分離した。このようにして得られた
積層体にn側電極35およびp側電極36を形成して作
製した発光素子の特性は、実施例2における素子と同等
の良好な特性を示した。
The above substrate is introduced into an MOCVD apparatus, and the substrate is heated to 1000 ° C. in an N 2 atmosphere.
Here, 0.5 μmol / min of NH 3 was started to flow,
Then, TMG 80 μmol / min and SiH 4
Starting to flow 0.008 μmol / min, n-type GaN
Start growing 31. After growing for 3 minutes, TMG and SiH 4
Is stopped, and the temperature of the substrate is set to 850 ° C. When the substrate temperature reached 850 ° C., TMG 12 μm
ol / min, TMI 120 μmol / min, SiH
4 0.0008 μmol / min, DMZn 0.5 μm
ol / min to grow the InGaN layer 32 for one hour. The In composition of the grown InGaN layer 32 is about 6%
Met. After growing for one hour, TMG, TMI, SiH 4 ,
The supply of DMZn is stopped, and the temperature of the substrate is set at 1000 ° C. When the temperature of the substrate reaches 1000 ° C., T
MG80μmol / min, cp2 Mg0.5μmol
/ Min supply, grow for 20 minutes, TMG, cp2 Mg
Is stopped, the growth of the p-type GaN 33 is terminated, the power of the heating system is turned off, and the heating of the substrate is stopped. When the temperature of the substrate returns to room temperature, the supply of NH3 is stopped, and the substrate is taken out of the reactor. On top of this, by vapor phase growth method etc.
A p-type GaN 0.935 P 0.065 layer 34 of 10 μm to 100 μm
m, and the sample is soaked in an acid or the like, and the ZnO layer 3
By melting 0B, the sapphire substrate 30A was separated from the compound semiconductor crystal phase. The characteristics of the light-emitting element manufactured by forming the n-side electrode 35 and the p-side electrode 36 on the laminate obtained in this manner showed good characteristics equivalent to those of the element in Example 2.

【0075】なお、上記実施例では、GaN/InGa
N/GaNのダブルヘテロ構造の発光素子を例として取
り上げたが、ダブルヘテロ構造に限定されるものではな
く、他の構造にも同様に適用することができる。
In the above embodiment, GaN / InGa
The light-emitting element having the N / GaN double hetero structure has been described as an example, but the present invention is not limited to the double hetero structure, and can be similarly applied to other structures.

【0076】また、基板もGaN0.9350.065 を一例
として取り上げたが、発光層となる層の格子定数に合う
ようにする限りにおいて、他の組成でも同様に適用する
ことができる。また、GaN1-y Asy を用いる場合も
同様であり、発光層となる層の格子定数に合うようにし
ておくことが好ましい。成長温度や原料の供給量も、所
望の結晶が得られる条件に応じて適宜選択することが可
能である。
Although the substrate is exemplified by GaN 0.935 P 0.065 as an example, other compositions can be similarly applied as long as the lattice constant of the layer serving as the light emitting layer is matched. Further, the same case of using the GaN 1-y As y, it is preferable to to fit the lattice constant of the layer as an emission layer. The growth temperature and the supply amount of the raw material can also be appropriately selected according to the conditions for obtaining a desired crystal.

【0077】[0077]

【発明の効果】本発明は、以上詳述した形態で実施さ
れ、以下に説明する効果を奏する。
The present invention is embodied in the form described in detail above, and has the following effects.

【0078】まず、発明によれば、燐または砒素を含ん
だバッファ層を設けることにより、サファイアなどの格
子定数が異なる基板上に結晶性の良好なGaN系化合物
半導体層を成長することができるようになる。その結果
として、GaN系化合物半導体発光素子の発光特性や電
気的特性を改善することができるようになる。
First, according to the present invention, by providing a buffer layer containing phosphorus or arsenic, a GaN-based compound semiconductor layer having good crystallinity can be grown on a substrate such as sapphire having a different lattice constant. become. As a result, it becomes possible to improve the light emission characteristics and electrical characteristics of the GaN-based compound semiconductor light emitting device.

【0079】また、本発明によれば、GaN1-xx
GaN1-yAsyなどの燐または砒素を含んだ材料からな
る結晶基板として用いること、あるいは、サファイア基
板上にGaN1-xxまたはGaN1-yAsyを成長させた
上にGaN系の発光層を成長させ、その後にサファイア
基板を除去し、素子を作製すること、あるいは、サファ
イア基板上にGaN系の発光層を成長させ、その上にG
aN1-xxまたはGaN1-yAsyを成長させた後、サフ
ァイア基板を除去し、素子を作製することにより、発光
取り出し面に形成する電極部の面積を小さくすることが
できるため、光の取り出し効率を上げることができ、高
効率の発光素子を得ることができる上、チップサイズを
小さくすることができる。
Further, according to the present invention, it is used as a crystal substrate made of a material including phosphorus or arsenic, such as GaN 1-x P x and GaN 1-y As y, or, GaN on a sapphire substrate 1 x P x or grown light emitting layer of the GaN-based on growing the GaN 1-y As y, then the sapphire substrate was removed, and to produce a device, or the light emitting layer of GaN based on a sapphire substrate And grow G on it
After growing aN 1-x P x or GaN 1-y As y, by removing the sapphire substrate, to fabricate an element, since the area of the electrode portions to be formed on the light emitting extraction surface can be reduced, Light extraction efficiency can be increased, a highly efficient light emitting element can be obtained, and the chip size can be reduced.

【0080】また、燐または砒素を含んだ層の格子定数
を、発光層の格子定数にあわせることにより、発光層に
かかる歪みを少なくし、結晶性の良い発光層を得ること
ができ、高効率の発光素子を得ることが可能となる。
Further, by adjusting the lattice constant of the layer containing phosphorus or arsenic to the lattice constant of the light-emitting layer, distortion applied to the light-emitting layer can be reduced, and a light-emitting layer with good crystallinity can be obtained. Can be obtained.

【0081】さらに、本発明によれば、結晶の硬度が高
いサファイア基板やGaN基板を除去することにより、
発光素子のへき開を容易として、チップの切り出し工程
における歩留まりを改善することができる。
Further, according to the present invention, by removing a sapphire substrate or a GaN substrate having a high crystal hardness,
The cleavage of the light emitting element can be facilitated, and the yield in the chip cutting step can be improved.

【0082】以上説明したように、本発明によれば、簡
素な構成により発光特性が優れたGaN系化合物半導体
発光素子を得ることができるようになり、産業上のメリ
ットは多大である。
As described above, according to the present invention, it is possible to obtain a GaN-based compound semiconductor light-emitting device having excellent light-emitting characteristics with a simple structure, and the industrial advantage is great.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態によるGaN系化合
物半導体発光素子の構成を例示する概略断面図である。
FIG. 1 is a schematic sectional view illustrating the configuration of a GaN-based compound semiconductor light emitting device according to a first embodiment of the present invention.

【図2】従来のバッファ層と、本発明によるバッファ層
と、発光層であるInGaN層の組成比xに対する格子
定数の関係を表したグラフ図である。
FIG. 2 is a graph showing a relationship between a composition ratio x of a conventional buffer layer, a buffer layer according to the present invention, and an InGaN layer serving as a light emitting layer and a lattice constant.

【図3】本発明による第2の発光素子の構成を例示する
概略断面図である。
FIG. 3 is a schematic sectional view illustrating the configuration of a second light emitting device according to the present invention.

【図4】発光素子を発光面側から眺めた概略平面図であ
る。すなわち、同図(a)は本発明による発光素子であ
り、同図(b)は従来の発光素子の平面図である。
FIG. 4 is a schematic plan view of the light emitting element viewed from a light emitting surface side. That is, FIG. 1A is a light emitting device according to the present invention, and FIG. 1B is a plan view of a conventional light emitting device.

【図5】本発明による第3の発光素子の構成を例示する
概略断面図である。
FIG. 5 is a schematic sectional view illustrating the configuration of a third light emitting device according to the present invention.

【図6】本発明の第1の実施例にかかる発光素子の製造
工程を表す概略工程断面図である。
FIG. 6 is a schematic process sectional view illustrating a process for manufacturing the light emitting device according to the first embodiment of the present invention.

【図7】本発明の第2の実施例にかかる発光素子の製造
工程を表す概略工程断面図である。
FIG. 7 is a schematic process sectional view illustrating a process for manufacturing the light emitting device according to the second embodiment of the present invention.

【図8】第2実施例にかかる発光素子の光出力を表すグ
ラフ図である。
FIG. 8 is a graph showing the light output of the light emitting device according to the second embodiment.

【図9】本発明の第3の実施例にかかる発光素子の製造
工程を表す概略工程断面図である。
FIG. 9 is a schematic process sectional view illustrating a process of manufacturing a light emitting device according to a third example of the present invention.

【図10】本発明の第4の実施例にかかる発光素子の製
造工程を表す概略工程断面図である。
FIG. 10 is a schematic process sectional view illustrating a process for manufacturing a light emitting device according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 サファイア基板 2 n型GaN1-xx (GaN1-y Asy )バッファ
層 3 n型GaN1-xx (GaN1-y Asy )層 4 N型GaN層 5 InGaN活性層 6 p型GaN層 7 n型電極 8 p型電極 11 n型GaN1-xx (GaN1-y Asy )基板 12 n型GaN層 13 InGaN層 14 p型GaN層 15 n型電極 16 p型電極 21 サファイア基板 22 Al1-x Gax Nバッファ層 23 n型GaN層 24 InGaN活性層 25 p型GaN層 26 n型電極 27 p型電極 31 n型GaN層 32 InGaN層 33 p型GaN層 34 p型GaN1-xx (GaN1-y Asy )層 35 n型電極 36 p型電極
1 sapphire substrate 2 n-type GaN 1-x P x (GaN 1-y As y) buffer layer 3 n-type GaN 1-x P x (GaN 1-y As y) layer 4 N-type GaN layer 5 InGaN active layer 6 p-type GaN layer 7 n-type electrode 8 p-type electrode 11 n-type GaN 1-x P x (GaN 1-y As y) substrate 12 n-type GaN layer 13 InGaN layer 14 p-type GaN layer 15 n-type electrode 16 p-type Electrode 21 Sapphire substrate 22 Al 1-x Ga x N buffer layer 23 n-type GaN layer 24 InGaN active layer 25 p-type GaN layer 26 n-type electrode 27 p-type electrode 31 n-type GaN layer 32 InGaN layer 33 p-type GaN layer 34 p-type GaN 1-x P x (GaN 1-y As y) layer 35 n-type electrode 36 p-type electrode

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】基板と、 前記基板上に設けられ、燐(P)および砒素(As)の
うちの少なくともいずれかを含む化合物半導体からなる
バッファ層と、 前記バッファ層上に設けられたGaN系化合物半導体か
らなる発光層と、 を備えたことを特徴とするGaN系化合物半導体発光素
子。
1. A substrate, a buffer layer provided on the substrate, made of a compound semiconductor containing at least one of phosphorus (P) and arsenic (As), and a GaN-based layer provided on the buffer layer A GaN-based compound semiconductor light-emitting device, comprising: a light-emitting layer made of a compound semiconductor.
【請求項2】前記バッファ層と前記発光層との間に、燐
(P)および砒素(As)のうちの少なくともいずれか
を含む化合物半導体からなる単結晶層が設けられている
ことを特徴とする請求項1記載のGaN系化合物半導体
発光素子。
2. A single crystal layer comprising a compound semiconductor containing at least one of phosphorus (P) and arsenic (As) is provided between the buffer layer and the light emitting layer. The GaN-based compound semiconductor light emitting device according to claim 1.
【請求項3】前記バッファ層は、組成式GaN1-x1-y1
x1Asy1(ここで、0<x1+y1<1、0≦x1、0
≦y1)により表される化合物半導体からなることを特
徴とする請求項1または2に記載のGaN系化合物半導
体発光素子。
3. The method according to claim 1, wherein the buffer layer has a composition formula of GaN 1-x1-y1.
P x1 As y1 (where 0 <x 1 + y 1 < 1 , 0 ≦ x 1 , 0
3. The GaN-based compound semiconductor light-emitting device according to claim 1, comprising a compound semiconductor represented by ≦ y 1 ).
【請求項4】前記単結晶層は、組成式GaN1-x2-y2
x2Asy2(ここで、0<x2+y2<1、0≦x2、0≦
2)により表される化合物半導体からなることを特徴
とする請求項1〜3のいずれか1つに記載のGaN系化
合物半導体発光素子。
4. The single crystal layer has a composition formula of GaN 1-x2-y2 P
x2 Asy2 (where 0 <x 2 + y 2 <1, 0 ≦ x 2 , 0 ≦
GaN-based compound semiconductor light emitting device according to any one of claims 1 to 3, characterized in that a compound semiconductor represented by y 2).
【請求項5】前記発光層は、InzGa1-zN(ここで、
0<z<1)からなり、 前記バッファ層は、前記発光層と格子整合する材料から
なることを特徴とする請求項1〜4のいずれか1つに記
載のGaN系化合物半導体発光素子。
5. The method according to claim 1, wherein the light emitting layer is formed of In z Ga 1 -zN (where
5. The GaN-based compound semiconductor light-emitting device according to claim 1, wherein 0 <z <1), and wherein the buffer layer is made of a material that lattice-matches with the light-emitting layer.
【請求項6】前記発光層は、組成式InzGa1-zN(こ
こで、0<z<1)により表される化合物半導体からな
り、 前記バッファ層または前記単結晶層のうちの少なくとも
いずれかは、組成式GaN1-xx(ここで、0<x≦
1)またはGaN1-yAsy(ここで、0<y≦1)のう
ちのいずれかにより表される化合物半導体からなり、 前記組成式における組成zと、組成xまたは組成yとが
次式: (351/317)z−0.0317≦x≦(351/317)z+0.0317 または (351/400)z−0.04≦y≦(351/400)z+0.04 で表される関係を満足していることを特徴とする請求項
1〜5のいずれか1つに記載のGaN系化合物半導体発
光素子。
6. The light emitting layer is made of a compound semiconductor represented by a composition formula In z Ga 1 -zN (here, 0 <z <1), and at least one of the buffer layer and the single crystal layer. Either one has the composition formula GaN 1-x P x (where 0 <x ≦
1) or GaN 1-y As y (where 0 <made of a compound semiconductor represented by any of the y ≦ 1), and the composition z of the composition formula, and a composition x or composition y following formula : Satisfies the relationship represented by (351/317) z−0.0317 ≦ x ≦ (351/317) z + 0.0317 or (351/400) z−0.04 ≦ y ≦ (351/400) z + 0.04 The GaN-based compound semiconductor light-emitting device according to claim 1, wherein:
【請求項7】前記発光層は、組成式InzGa1-zN(こ
こで、0≦z≦1とする)により表される化合物半導体
からなり、 前記バッファ層または前記単結晶層のうちの少なくとも
いずれかは、組成式GaN1-wx-(1-w)ywxAs(1-w)y
(ここで、0≦w≦1、0≦x≦1、および0≦y≦
1)により表される化合物半導体からなり、 前記組成式における組成zと、組成比xまたは組成比y
とが次式: (351/317)z−0.0317≦x≦(351/317)z+0.0317 および (351/400)z−0.04≦y≦(351/400)z+0.04 で表される関係を満足していることを特徴とする請求項
1〜5のいずれか1つに記載のGaN系化合物半導体発
光素子。
7. The light emitting layer is made of a compound semiconductor represented by a composition formula In z Ga 1 -zN (here, 0 ≦ z ≦ 1). At least one of the formulas GaN 1-wx- (1-w) y P wx As (1-w) y
(Where 0 ≦ w ≦ 1, 0 ≦ x ≦ 1, and 0 ≦ y ≦
1) a compound semiconductor represented by the following formula, and a composition ratio x or a composition ratio y in the composition formula.
And (351/317) z−0.0317 ≦ x ≦ (351/317) z + 0.0317 and (351/400) z−0.04 ≦ y ≦ (351/400) z + 0.04 The GaN-based compound semiconductor light-emitting device according to any one of claims 1 to 5, which is satisfied.
【請求項8】前記バッファ層と前記発光層との間に積層
させるGaN系化合物半導体の厚さが0.2μm以下で
ある、請求項1〜7のいずれか1つに記載のGaN系化
合物半導体発光素子。
8. The GaN-based compound semiconductor according to claim 1, wherein a thickness of the GaN-based compound semiconductor laminated between said buffer layer and said light-emitting layer is 0.2 μm or less. Light emitting element.
【請求項9】前記基板は、サファイア、ZnO、GaA
s、スピネル、SiC、およびSiからなる群より選択
されたいずれかの材料により構成されていることを特徴
とする請求項1〜8のいずれか1つに記載のGaN系化
合物半導体発光素子。
9. The substrate is made of sapphire, ZnO, GaAs.
The GaN-based compound semiconductor light-emitting device according to any one of claims 1 to 8, wherein the GaN-based compound semiconductor light-emitting device is made of any material selected from the group consisting of s, spinel, SiC, and Si.
【請求項10】第1の電極と、 前記第1の電極の上に設けられ、燐(P)および砒素
(As)のうちの少なくともいずれかを含む第1導電型
の化合物半導体からなり、前記第1の電極と接続された
第1の層と、 前記第1の層の上に設けられた第1導電型のGaN系化
合物半導体からなる第2の層と、 前記第2の層の上に設けられたGaN系化合物半導体か
らなる発光層と、 前記発光層の上に設けられた第2導電型のGaN系化合
物半導体からなる第3の層と、 前記第3の層の上に設けられた第2の電極と、 を備えたことを特徴とするGaN系化合物半導体発光素
子。
10. A first electrode, comprising: a first conductive compound semiconductor provided on the first electrode and containing at least one of phosphorus (P) and arsenic (As); A first layer connected to the first electrode, a second layer of a first conductivity type GaN-based compound semiconductor provided on the first layer, and a second layer on the second layer. A light-emitting layer made of a GaN-based compound semiconductor provided; a third layer made of a second conductivity type GaN-based compound semiconductor provided on the light-emitting layer; and a light-emitting layer provided on the third layer. A GaN-based compound semiconductor light-emitting device, comprising: a second electrode;
【請求項11】前記第1の層は、GaN1-x-yxAsy
(ここで、0<x+y<1、x≧0、y≧0)からなる
ことを特徴とする請求項10記載のGaN系化合物半導
体発光素子。
Wherein said first layer, GaN 1-xy P x As y
11. The GaN-based compound semiconductor light-emitting device according to claim 10, wherein (0 <x + y <1, x ≧ 0, y ≧ 0).
【請求項12】前記第1導電型は、n型であり、 前記第2導電型は、p型であることを特徴とする請求項
10または11に記載のGaN系化合物半導体発光素
子。
12. The GaN-based compound semiconductor light emitting device according to claim 10, wherein said first conductivity type is n-type, and said second conductivity type is p-type.
【請求項13】前記第1導電型は、p型であり、 前記第2導電型は、n型であることを特徴とする請求項
10または11に記載のGaN系化合物半導体発光素
子。
13. The GaN-based compound semiconductor light emitting device according to claim 10, wherein the first conductivity type is a p-type, and the second conductivity type is an n-type.
【請求項14】前記第2の層は、GaNからなり、 前記発光層は、InzGa1-zN(ここで、0<z≦1)
からなり、 前記第3の層は、GaNからなることを特徴とする請求
項10〜13のいずれか1つに記載のGaN系化合物半
導体発光素子。
14. The method of claim 13, wherein the second layer is made of GaN, the light emitting layer, In z Ga 1-z N ( where, 0 <z ≦ 1)
The GaN-based compound semiconductor light-emitting device according to any one of claims 10 to 13, wherein the third layer is made of GaN.
【請求項15】前記第2の層は、AlGaNからなり、 前記発光層は、InzGa1-zN(ここで、0≦z≦1)
からなり、 前記第3の層は、AlGaNからなることを特徴とする
請求項10〜13のいずれか1つに記載のGaN系化合
物半導体発光素子。
15. The light emitting device according to claim 15, wherein the second layer is made of AlGaN, and the light emitting layer is made of In z Ga 1 -zN (where 0 ≦ z ≦ 1).
The GaN-based compound semiconductor light-emitting device according to any one of claims 10 to 13, wherein the third layer is made of AlGaN.
【請求項16】発光素子の発光領域がp−n接合からな
る、請求項1〜15のいずれか1項に記載のGaN系化
合物半導体発光素子。
16. The GaN-based compound semiconductor light-emitting device according to claim 1, wherein the light-emitting region of the light-emitting device comprises a pn junction.
【請求項17】発光素子の発光領域が少なくとも1重の
ヘテロ接合からなる、請求項1〜15のいずれか1項に
記載のGaN系化合物半導体発光素子。
17. The GaN-based compound semiconductor light-emitting device according to claim 1, wherein the light-emitting region of the light-emitting device comprises at least one heterojunction.
【請求項18】発光素子の発光領域が1つあるいは多重
の量子井戸構造からなる、請求項1〜15のいずれか1
項に記載のGaN系化合物半導体発光素子。
18. The light-emitting device according to claim 1, wherein the light-emitting region of the light-emitting element has one or multiple quantum well structures.
Item 3. The GaN-based compound semiconductor light-emitting device according to item 1.
【請求項19】基板上に、燐(P)および砒素(As)
のうちの少なくともいずれかを含む化合物半導体層を堆
積する工程と、 前記化合物半導体層の上に、GaN系化合物半導体層を
堆積する工程と、を備えたことを特徴とするGaN系化
合物半導体発光素子の製造方法。
19. A method according to claim 19, wherein phosphorous (P) and arsenic (As) are formed on the substrate.
A step of depositing a compound semiconductor layer containing at least one of the following: and a step of depositing a GaN-based compound semiconductor layer on the compound semiconductor layer. Manufacturing method.
【請求項20】前記GaN系化合物半導体層を堆積する
工程の後に前記基板を除去する工程と、 前記基板を除去する工程により得られた積層体の最上層
の表面と、最下層の裏面とにそれぞれ電極を設ける工程
と、 をさらに備えた請求項19記載のGaN系化合物半導体
発光素子の製造方法。
20. A step of removing the substrate after the step of depositing the GaN-based compound semiconductor layer, the step of removing the substrate, the step of removing the substrate and the uppermost surface of the laminate and the lowermost surface of the laminate. 20. The method of manufacturing a GaN-based compound semiconductor light-emitting device according to claim 19, further comprising: providing an electrode.
【請求項21】基板上に、燐(P)および砒素(As)
のうちの少なくともいずれかを含む化合物半導体層を堆
積する工程と、 前記基板を除去して前記化合物半導体層を取り出す工程
と、 前記取り出した化合物半導体層の上にGaN系化合物半
導体層を堆積する工程と、を備えたことを特徴とするG
aN系化合物半導体発光素子の製造方法。
21. Phosphorus (P) and arsenic (As) on a substrate
Depositing a compound semiconductor layer containing at least one of the following: removing the substrate to take out the compound semiconductor layer; depositing a GaN-based compound semiconductor layer on the taken-out compound semiconductor layer G characterized by comprising:
A method for manufacturing an aN-based compound semiconductor light emitting device.
【請求項22】基板上にGaN系化合物半導体層を堆積
する工程と、 前記GaN系化合物半導体層の上に、燐(P)および砒
素(As)のうちの少なくともいずれかを含む化合物半
導体層を堆積する工程と、 前記基板を除去する工程と、 前記基板を除去する工程により得られた積層体の最上層
の表面と、最下層の裏面とにそれぞれ電極を設ける工程
と、を備えたことを特徴とするGaN系化合物半導体発
光素子の製造方法。
22. A step of depositing a GaN-based compound semiconductor layer on a substrate; and forming a compound semiconductor layer containing at least one of phosphorus (P) and arsenic (As) on the GaN-based compound semiconductor layer. A step of depositing; a step of removing the substrate; and a step of providing electrodes on the top surface of the laminate obtained by the step of removing the substrate and the back surface of the bottom layer, respectively. A method for manufacturing a GaN-based compound semiconductor light emitting device, which is characterized by the following.
【請求項23】前記化合物半導体層は、下記式: GaN1-x-yxAsy (ここで、0<x+y<1、x≧0、y≧0) で表される化合物半導体からなることを特徴とする請求
項19〜22のいずれか1つに記載の方法。
23. The compound semiconductor layer, the following formula: (where, 0 <x + y <1 , x ≧ 0, y ≧ 0) GaN 1-xy P x As y that a compound semiconductor represented by A method according to any one of claims 19 to 22, characterized in that:
【請求項24】前記GaN系化合物半導体層は、組成式
InzGa1-zN(ここで、0≦z≦1とする)により表
される発光層を少なくとも含み、 前記燐(P)および砒素(As)のうちの少なくともい
ずれかを含む前記化合物半導体層は、組成式GaN
1-wx-(1-w)ywxAs(1-w)y(ここで、0≦w≦1、0
≦x≦1、0≦y≦1、ただしx=y=0は除く)によ
り表される化合物半導体からなり、 前記組成式における組成zと、組成比xまたは組成比y
とが次式: (351/317)z−0.0317≦x≦(351/317)z+0.0317 および (351/400)z−0.04≦y≦(351/400)z+0.04 で表される関係を満足していることを特徴とする請求項
19〜23のいずれか1つに記載の方法。
24. The GaN-based compound semiconductor layer includes at least a light-emitting layer represented by a composition formula In z Ga 1 -zN (here, 0 ≦ z ≦ 1); The compound semiconductor layer containing at least one of arsenic (As) has a composition formula of GaN
1-wx- (1-w) y P wx As (1-w) y (where 0 ≦ w ≦ 1, 0
≦ x ≦ 1, 0 ≦ y ≦ 1, excluding x = y = 0), and the composition z in the composition formula and the composition ratio x or the composition ratio y
And (351/317) z−0.0317 ≦ x ≦ (351/317) z + 0.0317 and (351/400) z−0.04 ≦ y ≦ (351/400) z + 0.04 24. The method according to claim 19, wherein the method is satisfied.
JP23439097A 1997-08-29 1997-08-29 GaN compound semiconductor light emitting device Expired - Fee Related JP3718329B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23439097A JP3718329B2 (en) 1997-08-29 1997-08-29 GaN compound semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23439097A JP3718329B2 (en) 1997-08-29 1997-08-29 GaN compound semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH1174560A true JPH1174560A (en) 1999-03-16
JP3718329B2 JP3718329B2 (en) 2005-11-24

Family

ID=16970257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23439097A Expired - Fee Related JP3718329B2 (en) 1997-08-29 1997-08-29 GaN compound semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3718329B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068630A (en) * 2000-01-07 2001-07-23 구자홍 method for growing Ⅲ-Ⅴ group nitride film
JP2005522873A (en) * 2002-04-09 2005-07-28 オリオール, インク. Manufacturing method of LED having longitudinal structure
US7005685B2 (en) 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
JP2007096330A (en) * 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc III-V light emitting device
JP2009038344A (en) * 2007-06-05 2009-02-19 Cree Inc Formation of nitride-based optoelectronic / electronic device structures on lattice-matched substrates
JP2010541224A (en) * 2007-09-27 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip, optoelectronic component, and manufacturing method of optoelectronic component
JP2011084469A (en) * 1997-10-30 2011-04-28 Sumitomo Electric Ind Ltd METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE
JP2012004283A (en) * 2010-06-16 2012-01-05 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
JP2012038958A (en) * 2010-08-09 2012-02-23 Toshiba Corp Semiconductor light-emitting device
JP2013219386A (en) * 2013-06-24 2013-10-24 Toshiba Corp Semiconductor light-emitting element

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959290B1 (en) * 2008-01-24 2010-05-26 고려대학교 산학협력단 Nitride semiconductor and manufacturing method thereof

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011084469A (en) * 1997-10-30 2011-04-28 Sumitomo Electric Ind Ltd METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE
KR20010068630A (en) * 2000-01-07 2001-07-23 구자홍 method for growing Ⅲ-Ⅴ group nitride film
US7005685B2 (en) 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
US9472727B2 (en) 2002-04-09 2016-10-18 Lg Innotek Co., Ltd. Vertical structure LEDs
US9224907B2 (en) 2002-04-09 2015-12-29 Lg Innotek Co., Ltd. Vertical structure LEDs
US7816705B2 (en) 2002-04-09 2010-10-19 Lg Electronics Inc. Method of fabricating vertical structure LEDs
US10600933B2 (en) 2002-04-09 2020-03-24 Lg Innotek Co., Ltd. Vertical structure LEDs
US7928465B2 (en) 2002-04-09 2011-04-19 Lg Electronics Inc. Method of fabricating vertical structure LEDs
US10461217B2 (en) 2002-04-09 2019-10-29 Lg Innotek Co., Ltd. Vertical structure LEDs
US10453993B1 (en) 2002-04-09 2019-10-22 Lg Innotek Co., Ltd. Vertical structure LEDs
US10243101B2 (en) 2002-04-09 2019-03-26 Lg Innotek Co., Ltd. Vertical structure LEDs
US9882084B2 (en) 2002-04-09 2018-01-30 Lg Innotek Co., Ltd. Vertical structure LEDs
JP2005522873A (en) * 2002-04-09 2005-07-28 オリオール, インク. Manufacturing method of LED having longitudinal structure
US8896017B2 (en) 2002-04-09 2014-11-25 Lg Innotek Co., Ltd. Vertical structure LEDs
JP2007096330A (en) * 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc III-V light emitting device
JP2009038344A (en) * 2007-06-05 2009-02-19 Cree Inc Formation of nitride-based optoelectronic / electronic device structures on lattice-matched substrates
US8791548B2 (en) 2007-09-27 2014-07-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component
JP2010541224A (en) * 2007-09-27 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip, optoelectronic component, and manufacturing method of optoelectronic component
JP2012004283A (en) * 2010-06-16 2012-01-05 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
JP2012038958A (en) * 2010-08-09 2012-02-23 Toshiba Corp Semiconductor light-emitting device
JP2013219386A (en) * 2013-06-24 2013-10-24 Toshiba Corp Semiconductor light-emitting element

Also Published As

Publication number Publication date
JP3718329B2 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
US6787814B2 (en) Group-III nitride semiconductor light-emitting device and production method thereof
US5798537A (en) Blue light-emitting device
US6611004B2 (en) Gallium nitride based light emitting element
US8198179B2 (en) Method for producing group III nitride semiconductor light-emitting device
US5729029A (en) Maximizing electrical doping while reducing material cracking in III-V nitride semiconductor devices
EP0551721A2 (en) Gallium nitride base semiconductor device and method of fabricating the same
KR100615122B1 (en) Semiconductor light emitting device
JP3522114B2 (en) Semiconductor light emitting device, method of manufacturing the same, and method of forming ZnO film
JP3718329B2 (en) GaN compound semiconductor light emitting device
US7063997B2 (en) Process for producing nitride semiconductor light-emitting device
JP4058595B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2000188260A (en) Nitride-based compound semiconductor device, crystal growth method of nitride-based compound semiconductor, and method of manufacturing nitride-based compound semiconductor device
US7456445B2 (en) Group III nitride semiconductor light emitting device
US10763395B2 (en) Light emitting diode element and method for manufacturing same
JPH08255929A (en) Fabrication of semiconductor light emitting element
JPH09129927A (en) Blue light emitting element
JP2003188414A (en) Method for manufacturing semiconductor light emitting device
JP4058592B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4705384B2 (en) Gallium nitride semiconductor device
JP4058593B2 (en) Semiconductor light emitting device
JP4058594B2 (en) Semiconductor light emitting device
JPH11214750A (en) Method of manufacturing gallium nitride based compound semiconductor light emitting device
JP2002094186A (en) Semiconductor laminated structure and light emitting device
TWI816186B (en) Light-emitting device and manufacturing method thereof
JP2004193498A (en) Semiconductor light-emitting element and manufacturing method therefor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050902

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080909

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130909

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees