JPH1187557A - 半導体チップを備えた半導体装置の構造 - Google Patents
半導体チップを備えた半導体装置の構造Info
- Publication number
- JPH1187557A JPH1187557A JP9246587A JP24658797A JPH1187557A JP H1187557 A JPH1187557 A JP H1187557A JP 9246587 A JP9246587 A JP 9246587A JP 24658797 A JP24658797 A JP 24658797A JP H1187557 A JPH1187557 A JP H1187557A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- printed circuit
- synthetic resin
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 プリント基板１の上面に半導体チップ２を固
着して、この半導体チップ２を合成樹脂層６にパッケー
ジして成る形式の半導体装置において、前記半導体チッ
プ２に、プリント基板１との間の熱膨張差のために発生
するそり変形を低減する。 【手段】 前記半導体チップ２の上面側に、前記プリン
ト基板と略同じ熱膨張係数を有する板状体３を、当該板
状体と前記プリント基板とで前記半導体チップを挟むよ
うに配設し、この板状体を、前記合成樹脂層６にて前記
プリント基板に対して固着する。
着して、この半導体チップ２を合成樹脂層６にパッケー
ジして成る形式の半導体装置において、前記半導体チッ
プ２に、プリント基板１との間の熱膨張差のために発生
するそり変形を低減する。 【手段】 前記半導体チップ２の上面側に、前記プリン
ト基板と略同じ熱膨張係数を有する板状体３を、当該板
状体と前記プリント基板とで前記半導体チップを挟むよ
うに配設し、この板状体を、前記合成樹脂層６にて前記
プリント基板に対して固着する。
Description
【０００１】
【発明の属する技術分野】本発明は、表面に各種の回路
素子を形成した半導体チップを、ガラスエポキシ樹脂等
の合成樹脂製のプリント基板に搭載して成る形式の半導
体装置において、その構造に関するものである。
素子を形成した半導体チップを、ガラスエポキシ樹脂等
の合成樹脂製のプリント基板に搭載して成る形式の半導
体装置において、その構造に関するものである。
【０００２】
【従来の技術】従来における半導体装置は、その半導体
チップを合成樹脂製のモールド部にてパッケージし、こ
の状態で、プリント基板に搭載するものであったが、最
近では、その小型・軽量化を図るために、半導体チップ
を、プリント基板に対して直接的に搭載したのち、プリ
ント基板に塗布した合成樹脂にて前記半導体チップをパ
ッケージすると言ういわゆるチップオンボード方式が採
用されている。
チップを合成樹脂製のモールド部にてパッケージし、こ
の状態で、プリント基板に搭載するものであったが、最
近では、その小型・軽量化を図るために、半導体チップ
を、プリント基板に対して直接的に搭載したのち、プリ
ント基板に塗布した合成樹脂にて前記半導体チップをパ
ッケージすると言ういわゆるチップオンボード方式が採
用されている。
【０００３】
【発明が解決しようとする課題】このチップオンボード
方式は、前者のように半導体チップを合成樹脂製のモー
ルド部にてパッケージしたのち、プリント基板に搭載す
るものに比べて、大幅に小型・軽量化できるを利点を有
する。しかし、その反面、このチップオンボード方式で
は、半導体チップをプリント基板に対して直接的に固着
するように構成しているために、以下に述べるような問
題があった。
方式は、前者のように半導体チップを合成樹脂製のモー
ルド部にてパッケージしたのち、プリント基板に搭載す
るものに比べて、大幅に小型・軽量化できるを利点を有
する。しかし、その反面、このチップオンボード方式で
は、半導体チップをプリント基板に対して直接的に固着
するように構成しているために、以下に述べるような問
題があった。
【０００４】すなわち、一般に、プリント基板は、ガラ
スエポキシ樹脂等のように合成樹脂製で、その熱膨張係
数は、半導体チップにおける熱膨張係数よりも遙かに大
きいことにより、前記プリント基板に対して半導体チッ
プを直接的に固着すると言う構造であると、熱を受けた
場合に、半導体チップとプリント基板とに、その各々に
おける熱膨張係数の差のためにそり変形が発生して、半
導体チップにストレスがかかることになるから、この半
導体チップにおける各回路素子に、ピエゾ効果による誤
作動が発生するのであった。
スエポキシ樹脂等のように合成樹脂製で、その熱膨張係
数は、半導体チップにおける熱膨張係数よりも遙かに大
きいことにより、前記プリント基板に対して半導体チッ
プを直接的に固着すると言う構造であると、熱を受けた
場合に、半導体チップとプリント基板とに、その各々に
おける熱膨張係数の差のためにそり変形が発生して、半
導体チップにストレスがかかることになるから、この半
導体チップにおける各回路素子に、ピエゾ効果による誤
作動が発生するのであった。
【０００５】本発明は、この問題を解消することを技術
的課題とするものである。
的課題とするものである。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「プリント基板と、その上面に固着し
た半導体チップと、前記プリント基板の上面に前記半導
体チップをパッケージするように塗布した合成樹脂層と
から成る半導体装置において、前記半導体チップの上面
側に、前記プリント基板と略同じ熱膨張係数を有する板
状体を、当該板状体と前記プリント基板とで前記半導体
チップを挟むように配設して、この板状体を、前記合成
樹脂層にて固着する。」と言う構成にした。
るため本発明は、「プリント基板と、その上面に固着し
た半導体チップと、前記プリント基板の上面に前記半導
体チップをパッケージするように塗布した合成樹脂層と
から成る半導体装置において、前記半導体チップの上面
側に、前記プリント基板と略同じ熱膨張係数を有する板
状体を、当該板状体と前記プリント基板とで前記半導体
チップを挟むように配設して、この板状体を、前記合成
樹脂層にて固着する。」と言う構成にした。
【０００７】
【発明の作用・効果】このように構成することにより、
半導体チップは、熱膨張係数が略同じのプリント基板と
板状体とで挟まれた状態でこれらに対して合成樹脂層に
て固着された形態になっていて、前記板状体が、半導体
チップとプリント基板とにその間における熱膨張係数の
差のために発生するそり変形を阻止する作用を行うこと
になるから、前記のそり変形を大幅に低減できるのであ
る。
半導体チップは、熱膨張係数が略同じのプリント基板と
板状体とで挟まれた状態でこれらに対して合成樹脂層に
て固着された形態になっていて、前記板状体が、半導体
チップとプリント基板とにその間における熱膨張係数の
差のために発生するそり変形を阻止する作用を行うこと
になるから、前記のそり変形を大幅に低減できるのであ
る。
【０００８】従って、本発明によると、半導体チップを
プリント基板の上面に対して搭載して成るいわゆるチッ
プオンボード方式の半導体装置において、熱負荷を受け
たときに半導体チップにストレスがかかり、その各回路
素子にピエゾ効果による誤作動が発生することを確実に
低減できる効果を有する。特に、請求項２に記載したよ
うに、半導体チップを、プリント基板に対して軟質性接
着剤にて接着することにより、半導体チップとプリント
基板との間における熱膨張係数の差を、前記軟質性接着
剤にて吸収することができて、前記のそり変形を更に低
減できるから、前記した効果をより助長できるのであ
る。
プリント基板の上面に対して搭載して成るいわゆるチッ
プオンボード方式の半導体装置において、熱負荷を受け
たときに半導体チップにストレスがかかり、その各回路
素子にピエゾ効果による誤作動が発生することを確実に
低減できる効果を有する。特に、請求項２に記載したよ
うに、半導体チップを、プリント基板に対して軟質性接
着剤にて接着することにより、半導体チップとプリント
基板との間における熱膨張係数の差を、前記軟質性接着
剤にて吸収することができて、前記のそり変形を更に低
減できるから、前記した効果をより助長できるのであ
る。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を、図
１〜図５の図面について説明する。この図において符号
１は、ガラスエポキシ樹脂等の合成樹脂製のプリント基
板を、符号は、前記プリント基板１の上面に搭載する半
導体チップを、符号３は、前記前記半導体チップ２の上
面側に配設する板状体を各々示し、前記半導体チップ２
の上面には、各種の回路素子が形成され、また、前記板
状体は、前記プリント基板１と同様にガラスエポキシ樹
脂等の合成樹脂製である。
１〜図５の図面について説明する。この図において符号
１は、ガラスエポキシ樹脂等の合成樹脂製のプリント基
板を、符号は、前記プリント基板１の上面に搭載する半
導体チップを、符号３は、前記前記半導体チップ２の上
面側に配設する板状体を各々示し、前記半導体チップ２
の上面には、各種の回路素子が形成され、また、前記板
状体は、前記プリント基板１と同様にガラスエポキシ樹
脂等の合成樹脂製である。
【００１０】そして、前記プリント基板１の上面に前記
半導体チップ２を搭載したのち、この半導体チップ２
を、図２に示すように、プリント基板１の上面に対し
て、シリコン樹脂等のような軟質性の接着剤４にて接着
することにより固着する。次いで、図３に示すように、
前記半導体チップ２の上面における各電極パッド２ａ
と、プリント基板１の上面における各電極パターン１ａ
との間を、細い金属線５によるワイヤボンディングにて
電気的に接続したのち、前記プリント基板１の上面に、
図４に示すように、エポキシ樹脂等の合成樹脂層６を、
前記半導体チップ２の全体をパッケージするように塗布
する。
半導体チップ２を搭載したのち、この半導体チップ２
を、図２に示すように、プリント基板１の上面に対し
て、シリコン樹脂等のような軟質性の接着剤４にて接着
することにより固着する。次いで、図３に示すように、
前記半導体チップ２の上面における各電極パッド２ａ
と、プリント基板１の上面における各電極パターン１ａ
との間を、細い金属線５によるワイヤボンディングにて
電気的に接続したのち、前記プリント基板１の上面に、
図４に示すように、エポキシ樹脂等の合成樹脂層６を、
前記半導体チップ２の全体をパッケージするように塗布
する。
【００１１】次いで、前記合成樹脂層６が未だ乾燥・硬
化しない間において、図５に示すように、その上面に前
記板状体３を載せて接着したのち、前記合成樹脂層６を
乾燥・硬化するのである。このように構成することによ
り、半導体チップ２は、熱膨張係数が略同じのプリント
基板１と板状体３とで挟まれた状態でこれらに対して合
成樹脂層６にて固着された形態になっていて、前記板状
体３が、半導体チップ２とプリント基板１とにその間に
おける熱膨張係数の差のために発生するそり変形を阻止
する作用を行うことになるから、前記半導体チップ２と
プリント基板１とがそり変形することを大幅に低減でき
るのである。
化しない間において、図５に示すように、その上面に前
記板状体３を載せて接着したのち、前記合成樹脂層６を
乾燥・硬化するのである。このように構成することによ
り、半導体チップ２は、熱膨張係数が略同じのプリント
基板１と板状体３とで挟まれた状態でこれらに対して合
成樹脂層６にて固着された形態になっていて、前記板状
体３が、半導体チップ２とプリント基板１とにその間に
おける熱膨張係数の差のために発生するそり変形を阻止
する作用を行うことになるから、前記半導体チップ２と
プリント基板１とがそり変形することを大幅に低減でき
るのである。
【００１２】また、半導体チップ２のプリント基板１に
対する固着にシリコン樹脂等のような軟質性の接着剤４
を使用したことにより、半導体チップ２とプリント基板
１との間における熱膨張係数の差を、前記軟質性接着剤
４にて吸収することができるから、前記のそり変形を更
に低減できるのである。なお、前記図示した実施の形態
は、半導体チップ２とプリント基板１との間を、金属線
５によるワイヤボンディングにて電気的に接続する場合
であったが、本発明は、これに限らず、図６に示すよう
に、半導体チップ２を、その各電極パッド２ａを下向き
にしてプリント基板１に対して搭載し、この半導体チッ
プ２における各電極パッド２ａと、プリント基板１にお
ける各電極パターン１ａとの間を、そのいずれか一方又
は両方に設けたバンプ５ａ（但し、図は、バンプ５ａ
を、半導体チップ２における各電極パッド２ａに設けた
場合を示す）にて電気的に接続すると同時に、半導体チ
ップ２を接着剤４にてプリント基板１に対して固着する
ように構成した場合にも適用できるのである。
対する固着にシリコン樹脂等のような軟質性の接着剤４
を使用したことにより、半導体チップ２とプリント基板
１との間における熱膨張係数の差を、前記軟質性接着剤
４にて吸収することができるから、前記のそり変形を更
に低減できるのである。なお、前記図示した実施の形態
は、半導体チップ２とプリント基板１との間を、金属線
５によるワイヤボンディングにて電気的に接続する場合
であったが、本発明は、これに限らず、図６に示すよう
に、半導体チップ２を、その各電極パッド２ａを下向き
にしてプリント基板１に対して搭載し、この半導体チッ
プ２における各電極パッド２ａと、プリント基板１にお
ける各電極パターン１ａとの間を、そのいずれか一方又
は両方に設けたバンプ５ａ（但し、図は、バンプ５ａ
を、半導体チップ２における各電極パッド２ａに設けた
場合を示す）にて電気的に接続すると同時に、半導体チ
ップ２を接着剤４にてプリント基板１に対して固着する
ように構成した場合にも適用できるのである。
【図１】本発明の実施の形態において分解した状態の斜
視図である。
視図である。
【図２】本発明の実施の形態においてプリント基板に半
導体チップを固着した状態を示す縦断正面図である。
導体チップを固着した状態を示す縦断正面図である。
【図３】本発明の実施の形態において半導体チップとプ
リント基板との間をワイヤボンディングした状態を示す
縦断正面図である。
リント基板との間をワイヤボンディングした状態を示す
縦断正面図である。
【図４】本発明の実施の形態において半導体チップを合
成樹脂層にてパッケージした状態を示す縦断正面図であ
る。
成樹脂層にてパッケージした状態を示す縦断正面図であ
る。
【図５】本発明の実施の形態を示す縦断正面図である。
【図６】本発明の別の実施形態を示す縦断正面図であ
る。
る。
１ プリント基板 １ａ 電極パターン ２ 半導体チップ ２ａ 電極パッド ３ 板状体 ４ 接着剤 ５ 金属線 ５ａ バンプ ６ 合成樹脂層
Claims (2)
- 【請求項１】プリント基板と、その上面に固着した半導
体チップと、前記プリント基板の上面に前記半導体チッ
プをパッケージするように塗布した合成樹脂層とから成
る半導体装置において、 前記半導体チップの上面側に、前記プリント基板と略同
じ熱膨張係数を有する板状体を、当該板状体と前記プリ
ント基板とで前記半導体チップを挟むように配設し、こ
の板状体を、前記合成樹脂層にて前記プリント基板に対
して固着したことを特徴とする半導体チップを備えた半
導体装置の構造。 - 【請求項２】前記請求項１において、前記半導体チップ
を、プリント基板に対して軟質性接着剤にて接着したこ
とを特徴とする半導体チップを備えた半導体装置の構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246587A JPH1187557A (ja) | 1997-09-11 | 1997-09-11 | 半導体チップを備えた半導体装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246587A JPH1187557A (ja) | 1997-09-11 | 1997-09-11 | 半導体チップを備えた半導体装置の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187557A true JPH1187557A (ja) | 1999-03-30 |
Family
ID=17150643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9246587A Pending JPH1187557A (ja) | 1997-09-11 | 1997-09-11 | 半導体チップを備えた半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187557A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153601A (ja) * | 2006-12-20 | 2008-07-03 | Fujitsu Ltd | 実装構造及び半導体装置 |
| KR101489469B1 (ko) * | 2013-11-05 | 2015-02-05 | 인하대학교 산학협력단 | 패턴화된 플라스틱 볼 그리드 어레이 패키지 |
-
1997
- 1997-09-11 JP JP9246587A patent/JPH1187557A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153601A (ja) * | 2006-12-20 | 2008-07-03 | Fujitsu Ltd | 実装構造及び半導体装置 |
| KR101489469B1 (ko) * | 2013-11-05 | 2015-02-05 | 인하대학교 산학협력단 | 패턴화된 플라스틱 볼 그리드 어레이 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3491003B2 (ja) | チップサイズパッケージ半導体 | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| US20040251538A1 (en) | Semiconductor package with heat sink | |
| US20010004135A1 (en) | Flip-chip bonded semiconductor device | |
| CN101171683B (zh) | 多芯片模块及制造方法 | |
| KR100473464B1 (ko) | 반도체장치 | |
| JPH1187557A (ja) | 半導体チップを備えた半導体装置の構造 | |
| JPH04370957A (ja) | マルチチップパッケージ | |
| JPH11238828A (ja) | Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置 | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JP3957347B2 (ja) | 混成集積回路装置 | |
| JPH0727166U (ja) | 樹脂封止型回路装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP5069387B2 (ja) | 集積回路パッケージ | |
| JPH10107204A (ja) | 半導体装置及びその製造方法 | |
| JPH04346249A (ja) | チップキャリア | |
| KR100681686B1 (ko) | 반도체 패키지 | |
| JPH01196842A (ja) | フリップチップ実装を用いた半導体装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP2004363187A (ja) | 半導体パッケージ | |
| KR100631946B1 (ko) | 스택 패키지 | |
| JPH11186430A (ja) | 半導体装置 | |
| JP2004241400A (ja) | 半導体装置 | |
| JP4250241B2 (ja) | 半導体パッケージ | |
| JPH05299569A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |