JPS58101345A - コンピユ−タ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明はデータ・プロセッサに関し、具体的には高速信
号処理コンピュータのための制御装置に関する。

本発明の背景 大部分の先行技術に基く汎用ディジタル・コンピュータ
は、主記憶装置が一方で局外の二次記憶装置に接続され
、他方で中央処理ユニットへ接続された中央システム構
成を採用している。主記憶装置のハードウェアは、しば
しば階層レベルに分割され、小型の迅速アクセス作業記
憶装置は直接に中央処理・ユニットへ接続され、バッキ
ング・レベルの大型低速アクセス大容量記憶装置は、最
初の高速作業記憶装置レベルへ接続される。例えば、Ｋ
１１ｂｕｒｎその他による米国特許第３２１８６１１号
は、特定のデータがどこに記憶されているかを追跡する
ディレクトリ・レジスタを有する階層構成を説明してい
る。

主記憶装置における記憶階層の要求は、メモリのペース
をＣＰＵ速度と合わせる必要性から生じるとともに、同
時に、大量の計算問題を処理する必要から要求される大
きな物理的メモリ・サイズを与えるためである。しかし
、大型サイズと迅速なアクセス速度は、主記憶装置の設
計上両室しない目的である。何故ならば、メモリ容量が
増大すると、それだけ物理的パッケージは大きくなシ、
これは転送時間を増大させるからである。主記憶装置の
階層構成は主記憶装置とＣｐＵとの間の速ＩｆＪマツチ
させることができるが、別個の記憶転送制御プログラム
に対する必要性をもたらす。このプログラムは、大容量
記憶装置と作業記憶装置との間、及び作業記憶装置と演
算処理ユニットとの間で、データ転送を調整する。更に
、基本的な演算データ処理タスクを実行するための監視
兼演算処理制御プログラムも必要である。

演算パイプライン演算を有する信号処理コンピュータに
独特の他の問題も生じる。信号処理演算動作は高度に反
復的であり、シーケンシャルなパイプライン構成がその
ような動作を実行させる場合のスループットを実質的に
改善することが発見された。例えば、Ｇ、Ｌ、Ｋｒａｔ
ｚその他による米国特許第４０４１４６１号は、ビーム
形成、有限インパルス応答（ＦＩＲ）濾波、及び高速フ
ーリエ変換（ＦＦＴ）のように、高度に反復的な信号処
理動作を実行するだめの順次パイプライン演算構成を含
む演算プロセッサを説明している。演算パイブライ、ン
を制御するため、演算エレメント・コントローラが、そ
れ自体のマイクロ゛命令シーケンサを含む演算プロセッ
サ中に含まれる。この演算エレメント・コントローラは
別個の制御プロセッサによって制御される。この制御プ
ロセッサは、全体的信号処理動作のための監視兼記憶マ
ネジャとして働く。また、第３のプロセッサが大容量デ
ータ記憶装置と作業記憶装置との間、及び大容量データ
記憶装置と入出力チャネルとの間で、データ転送を制御
する。Ｋｒ、ａｔｚその他による米国特許で説明された
システムは、高速フーリエ変換のように高度に反復的な
１つの動作を延長された計算時間で実行するためには良
好に働くが、いくつかのプロセッサは、１つの種類の処
理タスクから他の種の処理タスクへ切替えるため、かな
り長い切替時間を必要とする。かくて、比較的短い時間
間隔の中で、ビーム形成計算タスクから有限インパルス
応答濾波タスクへの切替え、次いで、高速フーリエ変換
計算への切替が望まれた場合、Ｋｒ　ａ　ｔ　ｚその他
の米国特許に説明された制、御アーキテクチャ−は、そ
のような切替えを容易には許さない。

制御プロセッサは、その監視兼記憶管理機能を実行しな
ければならず、かつ記憶転送コントロー、う及び・演算
エレメント・コントローラへ、望まれる′新しい種類の
タスクを実行するために必要な新しいタスク・シーケン
ス及びパラメータ、Ｓ伝達しなければならないっ 本発明の目的 本発明の目的は、階層記憶構成を必要とせず、大容量記
憶装置のアクセスと演算処理ユニットの速度とをマツチ
させる改善されたデータ処理システムの制御装置を提供
することである。

本発明の他の目的は、メモリ転送、演算処理及び入出力
転送に対する記憶プログラム制御を単純−化する、デー
タ・プロセッサのための制御機構を提供することである
。

本発明の他の目的は、先行技術よりも早い時間内で１つ
のタスクから他のタスクへ変化させるため、パイプライ
ン演算、アーキテクチャ−のための柔軟性に富んだ制御
機構を提供することである。

本発明の要約 本発明の目的は、ここに開示される機能プロセッサのた
めの制御ユニットによって達成され石っこの機能ユニッ
トは、データ転送及び２レベル・メモリ・システムに関
連した転送制御を除くことによって、プログラミングの
複雑性を最小にし、かつパイプライン演算アーキテクチ
ャ−におけるプログラム・タスク切替えの柔軟性を改善
・する。

これは、メイン・メモリ（ＭＭ）アドレス又はアドレス
増分を記憶するメモリ・アドレス・スタックへアクセス
し、かつ係数メモリ・アドレス又はＬドレス増分を記憶
する係数アドレス・スタックへアクセスし、かつブラン
チ及びループ制御パラメータを記憶するマイクロ命令シ
ーケンス制御ブランチ・スタックへアクセスするための
共通のページ・アドレシングを使用することによって達
成される。これによって、外部的制御及び関連した実行
時間のオーバヘッドなしに、信号処理サブルーチンの長
いシーケンスを連鎖することができる。

マイクロプログラム記憶装置は、マイクロ命令がマイク
ロ命令シーケンサによって順序付けられるマイクロプロ
グラムを含む。マイクロ命令は、共通のページ番号を使
用して、ブランチ・パラメータ・スタックから一連のル
ープ・サイクルの最初のものを呼出し、メイン・メモリ
・アドレス・スタックから演算プロセッサ中で処理され
るべき関連オペランドのためメイン・メモリの開始アド
レスを呼出し、係数スタックから、そのマイクロ命令期
間中パイプライン演算ユニットにあるオペランドと共に
処理されるべき関連係数の最初のものを呼出す。更にメ
イン・メモリ・スタックは、演算ユニットがその機能を
完了した後に、処理されたデータを書込むべきメモリ・
アドレスを含む。

更に同一のマイクロ命令は、演算パイプラインにおいて
、そのマイクロ命令期間に実行されるべきスクラッチ・
パッド・メモリ動作と演算エレメントとを呼出す。結果
のプロセッサ・システムは、メモリ転送、演算処理、及
び入出力転送の開始を実行するため、単一のマイクロプ
ロゲラ本を必要とするのみである。

不発用に関連した他の特徴は回帰バッファ動作である。

この動作において、複数のメイン・メモリ・モジュール
が、演算ユニットにある複数のスクラッチ・パッド・バ
ッファの各々へ、同期的態様で循環的に接続される。そ
れによって、メモリ転送、演算処理及び入出力転送の結
合動作のスループットが最大にされる。他の特徴として
、制御ユニットは二重クロック構成を使用する。この構
成によって、スクラッチ・パッド記憶エレメント及び演
算エレメントは、マイクロ命令がマイクロプログラム記
憶装置からアクセスされる速度の２憧で動作するように
、選択的に制御されることができる。パイプライン演算
アーキテクチャ−のたメ＋７）　制御ユニットは、ルー
プ兼ブランチ制御動作と、記憶アクセス動作及びパイプ
°ライン演算動作とを緊密に結合して制御し、プログラ
ミング・タスクの変更に対して、即時のかつ柔軟性ある
応答を与える。

システムの概要 緒言 広範囲の処理機能を柔軟にかつ効率的に実行することの
できるパイプライン演算アーキテクチャ−について新し
い制御方式が説明される。制御ユニット及び演算ユニッ
トの全体的組合せは、機能処理エレメント（ＦＰＥ）と
呼ばれる。

ＦＰＥアーキテクチャ−の説明 ＦＰＥアーキテクチャ−は、広範囲の信号処理機能を柔
軟にかつ効率的に実行するよう設計されている。ＦＰＥ
はモジュラ−形の演算／メそり・ユニット（ＡＭＵ）及
び制御ユニツ）ＣＣＵ）を使用し、これらのユニットは
初期プログラム・ロード（ＩＰＬ）を介して機能的に組
込まれる。それぞれの機能的に組込まれた処理セグメン
ト内で高度の予備動作を可能とするため、システム監視
コントローラとの相互作用は最小にされる。ＣＵ及びＡ
ＭＵの集合はマイクロプログラム化゛することができ、
大型システムに関連した処理機能を実行するため相互接
続される。ＣＵへ組込まれた特殊機能は、機能的に組込
まれたプロセッサの内部制御能力を高め、システム監視
コントローラの介入を最小にする。

ＡＭＵ及びＣＵアーキテクチャ−と共に使用されること
のできる広範囲な信号処理機能によって以前には独特の
個別的に設計されたユニット（ビーム形成ユニット、濾
波ユニット、高速フーリエ変換ユニット、広帯域処理ユ
ニットなど）の中で実行された機能について、同一のマ
イクロプログラム可能なエレメントを使用することが可
能となる。更に、各機能について特別に設計されたアー
キテクチャ−が使用される場合の如く、異った機能を実
行する時にも、マイクロコード・フォーマットは変化し
ない。かくて、大型システム内のハードウェアの共通性
が、基本的ハードウェア・モジュール・レベル及ヒ機能
ユニット・レベルニ対して拡張され１．マイ久ロコード
・フォーマットの共通性がシステム全体を通して存在す
るようになる。

ＦＰＥの特性 信号処理に対してＦＰＥを広く適用するため、次のよう
な設計上の特性が限定された。

処理 ａ、多次元空間・時間）濾波及びスペクトル分析。

ＦＰＥは多次元ＦＦＴ、周波数領域ビーム形成、時間領
域ビーム形成、周波数帯域シフト及び帯域形成を実行す
ることができる。

ｂ０回旋及び相関。

ＦＰＥは、整列、限定、アレイ分割及び変換領域空間処
理の如きソーナー機能のために、直接又は変換領域で回
旋及び相関ずけを実行することができる。

Ｃ８検出及び事後検出動作。

ＦＰＥは、値及び平方された値の検出、積分雑音平均評
価、再量子化及び出力データのバッキングを実行するこ
とができる。

パラメータ ａ、濾波機能 ＦＰＥは有限インパルス応答（ＦＩＲ）又は無限インパ
ルス応答（ＩＩＲ）を濾波する。ＦＩＲ濾波は、任意の
整数データのデシメーション及び／又は挿入率で計算さ
れることができる。

計算効率は、対称的なインパルス応答に対して２倍にさ
れる。ＩＩＲ濾波は、基本ステージのマイクロプログラ
ムを反復して適用することにより、カスケード状２次ス
テージを使用して構成されることができる。

ｂ、ＦＦＴ。

ＦＰＥは基数２及び混合基数Ｆ　Ｆ、　Ｔを与える。

混合基数ＦＦＴは周波数領域ビーム形成で直交Ｊサンプ
リングを行うために必要である。

Ｃ，プロセッサは分散した主記憶装置から覗られたデー
タの上で働く（作業記憶装置は必要でない）。

演算エレメントは、大型のランダムにアドレス可能なメ
モリから得られたデータをアドレスすることができる。

これは２次元ＦＦＴの苦しい問題を軽減する。主記憶装
置から作業記憶装置へ（又はその逆）のデータ転送は除
かれる。

ｄ、内部レコード端データ処理。

ＦＰＥは回帰スクラッチ・パッド及びメイン・メモリに
データを記憶しくモジュロ・ラップ）、従って、一時的
レコードの端部におけるサンプル（バッチ）は、特別の
処理を快しない。例としては、濾波インパルス応答がレ
コード端を取囲み、前のレコード及び現在のレコードか
ら信号サンプルが必要とされる時である。

アーキテクチャ− ａ、マイクロコード化パイプライン・プロセッサ。

高度利用信号処理機能の大部分は、回旋フィルタの変化
である。基本的動作は、信号サンプルの有限の組を重み
すけ、合計をとることである。従って、この能力を含む
マイクロコード化パイプライン・プロセッサは、ビーム
形成、帯域形成、スペクトル分析、平滑化、積分などの
、広範囲の信号処理機能を高速で実行するため効率的に
働く。

ｂ０分散された処理、メモリ及び制御。

処理及び制御の分散によって、システムの機能セグメン
トを更に独立して開発することができる。機能の追加又
は変更は、他の機能による共用プロセッサの時間使用に
依存しない。分散メモリはメモリ階名におけるレベルを
１つだけ減少させ、かつアクセスの競争を除く。分散さ
れたメモリ・モジュールは、バス接続を介して１つの分
散メモリから他の分散メモリへデータを転送するように
設計されてｂる。

（！＋　標準的ハス・インターフェイス。

ＡＭＵは外部データ転送及び演算エレメント転送のため
に別個のボートを有している。２つのボートは同一の基
本記憶モジュ６−ル（ＢＳＭ）′からは働かず、従って
、タイムシェアリング及び競争は外部転送における要因
とはならない。

ｄ、データ・ブロックのバッチ処理。

システム監視コントローラの介入を最小にするため、大
量のデータ・バッチがＡＭＵの中で処理される。その結
果、外部同期及びデータ転送制御要件は、それほど緊密
に分散プロセッサへ結合されない。

ｅ、単一レベルの制御及びメモリ。

プロセッサは２つの基本ユニットを含む。それらは、第
１図に示されるように制御ユニット（ＣＵ）２及び演算
／メモリ・ユニット（ＡＭＵ　）　４である。制御ユニ
ット２は、ＡＭＵ４の演算パイプライン動作の各マシン
・サイクルに必要なマイクロプログラム制御を与え、か
つメイン・メ、モリ６と外部入出力待ち行列バッファと
の間でデータを転送するために必要なアドレシングとタ
イミングを与える６制御ユニツト２は、１つ又はそれ以
上の演算／メモリ・ユニット４へ接続されることができ
る。１つを超えるＡＭＵ４がＣＵ２へ接続された時、全
てのＡＭＵはロックされたステップで同じ動作を実行す
る。

ＡＭＵ４のパイプラインは、実数又は複素数のデータを
−伴う、広範囲の前方送り及び後方送りの信号処理アル
ゴリズムを効率的に実行するように設計される。加算機
能１０′は、プロセッサのスループットを増大させるた
め、アルゴリズムの計算を節減する因数分解を可能にす
る。例えば、対称ＦＩＲフィルタにおける同一のインパ
ルス応答係数によって乗算される信号サンプルの加算と
、Ｗｉｎｏｇｒａｄ形のアルゴリズム（例えばＷ　ｉ　
ｎ　ｏ　ｇ　ｒ　ａ　ｄフーリエ変換）で同一の重みを
受取る変数の加算との因数分解である。これについての
詳細は、音響学についてのＩ　ＥＥＥ　）ランザクジョ
ン「音声と信号処理Ｊ　（Ｓｐｅｅｃｈ′ａｎｄ　　Ｓ
ｉｇｎａｌＰｒｏａｅａｓｉｎｇｌＶｏｌ、ＡＳＳＰ−
２５，４２、Ａｐｒｉ１１９７７、Ｈ，Ｆｍ　Ｓｉｌｖ
ｅｒｍａｎ、Ａｎ　　Ｉｎｔｒｏｄｕｃｔｉｏｎｔｏ　
　Ｐｒｏｇｒａｍｍｉｎｇ　　ｔｈｅ　　Ｗｉｎｏｇｒ
ａｄ￥ｏ・ｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ　Ａｌｇｏ
ｒｉｔｈｍ（ＷＦＴＡ））を参照されたい。

乗算器１２の出力で２″５の加算（又は累算）を実行す
ることのできる能力は、２点ＦＦＴノ（ターフライの如
く複素数データ処理で使用される。このアルゴリズムの
大部分の簡単な因数分解においては、４つの乗算及び６
つから８つまでの加算か使用される。逆に、大部分の濾
波動作は、乗算ごとに１つの累算動作を必要とするのみ
である。後に演算／メモリ・ユニットに関して説明する
ように、乗算・加算速度に関するこの要件の対立は乗算
器１２の速度の２倍で動作する演算論理ユニツ）　（Ａ
ＬＵ）を、加算機能２０′　のために使用することによ
って解消され、従って追加のノ・−ドウエアは導入され
ない。

制御ユニット２は、メイン・メモリ・アドレス及びアド
レス増分、係数記憶装置アドレス及びアドレス増分、カ
ウント関数ブランチ（ＲＦＣ）ノ（ラメータを記憶する
ための１０２４段になったスタック１４を使用する。こ
れによって、外部制御及び関連した実行時間のオーバヘ
ッドなしに、信号処理サブルーチンの長いシーケンスを
連鎖することができる。

信号処理アルゴリズムをマイクロコード化した経験によ
れば、アルゴリズムは通常８個より少ないレジスタのス
タックを必要とする。従って、信号処理マイクロプログ
ラムを連鎖し、かつそれを異なった初期化パラメータと
使用するなめ、１０２４個のレジスタを有するスタック
１４はページへ副分割される。その副分割は、状況ビッ
トをセットしてページを識別するリンク・マイクロ命令
を使用することによってなされる。状況ビットは、スタ
ック１４をそれぞれ１６個のレジスタより成る６４個の
ページへ分割する。

初期プログラム・ロード（ＩＰＬ）の段階で記憶された
多数の初期化パラメータは、スタック１４の内容を以後
変更することなく、多くの処理連鎖が実行されることを
可能にする。変更が必要とされるときにも、その頻度は
少なく、結果として生じるシステム監視コントローラと
の相互作用は最少にされる。

他の特徴は、５つの（即ち、メイン・メモリ・アドレス
、係数アドレス、マイクロプログラム・アドレス）の各
スタックのために、１６個の現アドレス・レジスタを含
むことであるっスタック中に記憶されたアドレスは、指
定された現アドレス・レジスタヘロードされることがで
き、次いでこのアドレスは、ベース・アドレス／増分ス
タックの内容を変更することなく、増加されることがで
きるっその結果、マイクロプログラムは、ペース・アド
レス／増分値をスタック中に復元することを記憶してお
く必要はない。何故ならば、それらの値は変更されない
からである。多数の現アドレス（走行中のアドレス）を
同時に保持しておくことができるので、アドレス発生に
かなりの柔軟性が得られる。

制御ユニット２のアドレス発生器は、メイン・メモリ６
のバッファ・アドレスを回帰さセルことができる。バッ
ファ・アドレスの回帰能力は、入力スクラッチ・パッド
１６のためにも含まれ、がつＦＩＲ濾波、ＦＦＴ平滑化
１．及び他の滑走感型機能のためにマイクロコード・サ
ブルーチンの反復的変化例をコード化する必要性を除く
。メイン・メモリのアドレス発生器１８は、基本記憶モ
ジュールの境界（データ・バッチ）を横切ってアドレス
することを可能にし、レコード端に近いデータ・ポイン
トを処理する特別のマイクロコードに対する必要性を除
く。

ＦＰＥモジュール（Ｃｕ２及びＡＭＵ４）は、システム
監視コントローラの最小の介入しか必要としない、機能
的に組込まれた処理モジュールにおいて、多様な信号処
理を行なうように設計されている。典型的なプロセッサ
構成の単純化された例が第２図に示される。

演算／メモリ・ユニット（ＡＭＵ　） 演算／メモリ・ユニット４に関連する設計パラメータは
表１にリストされている。演算／メモリ・ユニット４の
更に詳細なブロック図は第３図に示される。メイン・メ
モリ６Ｉｒｉ演算パイプライン・エレメントへ専属化さ
れ、他の演算エレメントと共用されない。もつと大型の
システム構成では、１個のＡＭＵ４の出力オペランドは
、外部転送ボートを介して次の処理段階を実行するＡＭ
Ｕへ通される。第２のメイン・メモリ・ポートは、演算
エレメント４のスクラッチ・パッド１６との間でオペラ
ンドを転送する。要するに、演算／メモリ・ユニット４
は、マイクロ命令制御の下で、メイン・メモリ乙の１つ
又はそれ以上の基本記憶モジュールから直接に働く。演
算／メモリ・ユニット４は、分散したメイン・メモリ６
から直接に転送されたデータ上で働くから、作業記憶装
置又はメイン・メモリ乃至作業記憶装置の転送制御は必
要でない。マイクロ命令は、４ＭＨｚマシン・サイ＼ クルで、メイン・メモリ６及びスクラッチ・パッド１６
のアドレシング、データ転送のスイッチング、ｔｉｎす
、ＡＬＵ動作、係数選択、丸めなどの全てを制御する。

スクラッチ・パッド１６は、第３図に示されるように機
能的にはＳＰＯからＳＦ５とラベルを付された６個の部
分に割当てられている。メイン・メモリ６からスクラッ
チ・パッドｓｐｏ、ＳＰｌ、ＳＦ３への全てのデータ転
送は丸め装置２１によって右方ノットされることができ
る。この丸め動作は、マイクロコードによって直接に指
定されることができ、又はＦＦＴブロック浮動小数点丸
め動作のために、データに依存させることもできるース
クラッチ・パッドＳＰＯ及びＳＰｌは、全ての滑走感型
アルゴリズムのために、回帰バッファ・アドレシングを
有する。回帰バッファ・アドレシングは、と・れらのス
クラッチ・バラ）’、！７）中で、書込み及び読出し動
作のために使用され、書込み及び読出しアドレスを増加
させるためのモジュロ１６の加算器を使用することによ
って達成される。この特殊機能の使用例は、後にＦＩＲ
濾波の処理フローを説明する際に示す。

ＩＩＲ濾波及び４点ＦＦＴバターフライのようなフィー
ドバック・アルゴリズムの場合、ＡＬＵｌｏへ入力を待
ち行列゛させるため、スクラッチ・パッドＳＰ５が使用
される。フィードバックのための別個スクラッチ・パッ
ドは、メイン・メモリ６からの転送と書込競争が生じる
のを除く。Ａ’ＬＵ１０は、重みずけの前に１対のオペ
ランドを合計すΣことを可能にし、よってＦｊＲ濾波の
如きアルゴリズムについて、パイプラインのスループッ
トを２倍にする。この特殊機能の例は、後にＦＩＲ濾波
の処理フローを説明する時に示す。重みすけされた１対
が必要とされない時、オペランドは直接に加算器１０を
通って乗算器１２へ送られる。

表　　１ 演算／メモリ・ユニットのパラメータ ・４　Ｍ　Ｈｚマシン・サイクル ・マシン・サイクル当りの機能 （半精度のオプションも同じモジュール・タイプを使用
する） 事前加算（１６＋１６） 乗算（１６Ｘ’１６７ ２個のアキュムレータ（３２＋３２） ６個の位取り装置 丸め装置（６２→１６） 振動バッファ・メイン・メモリ 演算エレメントとの間の４　Ｍ　Ｈｚ転送インターフェ
イスとの間の４ＭＨｚ転送乗算器１２の第２ポートは、
係数記憶装置２４又は５ＰＯ１ＳＰ５から入力を受取る
。係数記憶装置２４の入力は、濾波インパルス応答サン
プル、１のＦＦＴ累乗累乗上−ム形成開孔遮断加重、粗
レゾリュージョン帯域シック・サンプルなトラ表わす。

５ＰＯ１ＳＰ５からの入力は、平方数（ｙ＝ｘ２　）、
複素数共役乗算、直接実施相関などのために使用される
。乗算器１２に続く位取り装置２２は、累算のオーバフ
ローを防止するため使用されるとともに、ＡＬＵ２０と
結合して、要項積分のような１次線形差分方程式におけ
る（　１−２−’）の重みを形成するために使用される
。位取り装置２２は乗算器１２又はＳＦ３、ＳＦ３、Ｓ
Ｆ３がら入力を受取る。

ＡＬＵ２０は多様な機能を持つ演算論理ユニットであシ
、積分、ビーム形成゛、一時的ＦＩＲ濾波部分合計、・
数量近似、出力データの再量子化及びバッキングなどの
ためにスクラッチ・パッドＳＰ５、、及びＳＦ３と結合
して使用される。スクラッチ・パッドＳＰ２は、スクラ
ッチ・パッドＳＰ３及びＳＦ３へ書込む場合の競争を避
けるため、メイン・メモリ６からデータを転送するため
に使用される。

乗算器１２より後の全ての処理ブロックは、８ＭＨｚで
動作し、基本マシン・サイクルごとに２つの動作が実行
される。これによって、ＡＬＵ及びスクラッチ・パッド
の形式でハードウェアを付は加えることなく、必要に応
じて、加算対乗算率（加算／乗算）を２：１へ増大させ
ることができる。この比率は、ＦＦＴのようなアルゴリ
ズムのために必要である。

位取り装置２３は、５２ビツトから１６ビツトへ丸めを
実行する前に、最有意のノ・−フ・ワード方向へデータ
を左方シフトするために使用される。

飽和出力にはオーバフローが発生する。丸め装置２６は
、スクラッチ・パッドＳＰ５又はＳＦ３へ転送するため
の丸め出力を発生する。完全な３２ビツトの出力は、ス
クラッチ・パッドＳＰ６へ転送するためのものであシ、
短縮された１６ビツトの出力はスクラッチ・パッドＳＰ
５へ転送するためのものである。スクラッチ・パッドＳ
Ｐ６は、メイン・メモリ６へ出力を転送するための待ち
行列バッファとして使用される。ＳＦ３から上方又は下
方のハーフ・ワード（１６ビツト）を転送することによ
って、メイン・メモリ６へ二重に転送することができ、
隣接したアドレス・ロケーションヲ使用して、フル・レ
ゾリュージョンの３２ビツト・オペランドがメイン・メ
モリ乙に記憶される。

状況ビット論理２８は、前のＦＦＴ段階の実行において
最有意ビットが発生したことを感知し、浮動小数点の位
取りを禁止し、ＳＰ２／ＳＰ３又はＳ　Ｐ　５／ＳＰ　
４からＡＬＵ２０へ条件付きでデータを転送し、前のＡ
ＬＵ２０の動作によって発生された符号の関数として条
件付きブランチを実行するために使用される。

メイン・メモリ６のモジュラ−性及び相互接続は第４図
に示される。基本記憶モジュール（ＢＳＭ）は、６４に
ワード×１６ビツトである。データ転送速度は、基本記
憶モジュールに対して４ＭＨｚである。第４図に示され
るように、各基本記憶モジュールは、２つのソースの１
つから入力データを受収り、２つのシンクの１つへ出力
データを送るように割当てることができる。メモリ・モ
ジュールは、回帰バッファ様式で割当てることができる
。通常、１個の基本記憶モジュールが外部ポート３０へ
割当てられ、２個の基本記憶モジュールが内部（演算エ
レメント転送）ポートへ割当てられる。２個の基本記憶
モジュールが演算ニレメン）（ＡＥ）データ転送のため
に使用される時、２個の連続したバッチから得られたデ
ータは、ＡＥによる使用のために利用可能となり、レコ
ード端又はバッチ端に近いデータを処理するため、特別
のマイクロコードが必要となることはない。１づのモジ
ュールは最新のバッチを含み、他のモジュールは古いバ
２ツチを含む。

マイクロ命令中の制御ビットは、基本記憶モジュールの
割当てを回帰させるために使用される。

振動バッファ又は回帰バッファが使用されない時、外部
データ転送のために、サイクル・スチール動作を使用す
ることができる。

制御ユニットの概観 ％ＦＰＥの制御は、単一のコントローラ及びプログラム
記憶装置を用いて達成される。プログラム記憶装置は、
信号処理サブルーチン及び標準的リンケージ・プログラ
ムのライブラリィを含む。

全てのプログラミング（サブルーチン及びサブルーチン
のリンケージ）について、単一レベルのコントローラ及
び単一の命令フォーマットを使用することにより、プロ
グラミング・タスクが顕著に単純化される。

制御ユニット２は、マイクロプログラム記憶装置３９に
記憶されたマイクロ命令を介して、各マシン・サイクル
のために全ての演算エレメント・パラメータを限定し、
マイクロプログラム・シーケンサ３８を介して、演算エ
レメント動作を連鎖する。マイクロ命令は、Ｃｕ２に関
連したＡＭＵ４のために、メイン・メモリ６及びスクラ
ッチ・ハツト１６のアドレシング、データ通路の切替え
、位取り、ＡＬＵ動作、係数選択、丸めなどの全てを制
御する。Ｃｕ２は１つ又はそれ以上のＡＭＵ４を制御す
ることができ、１個を超えるＡＭＵ、４が接続された時
、それらは全てロックされたステップで動作する。

マイクロ命令のフォーマットは第５図に示される。マイ
クロ命令の基本フィールドは、次のような事項を制御す
る。

ａ、メイン・メモリ６／スクラツチ・パッド１２のデー
タ転送 り、ＡＬＵｌｏの機能及びデータ・ソースの制御Ｃ６乗
算器１２の入力及び係数記憶装置２４の制御 ｄ、ＡＬＵ２０の機能、データ・ソース及びデータ宛先
の制御（２つのサブサイクル） ｅ、丸め装置２６の機能及びデータ宛先の制御１６位取
り装置の制御（３つの位取り装置２１．２２．２６） ｇ、マイクロプログラム・シーケンスのためのブランチ
制御 り０条件付き動作、コントローラにおけるアドレス・ス
タック・ページングのために状況ビット論理を制御する
こと。

メイン・メモリ６とスクラッチ・パッド１６との間のデ
ータ転送の特徴は次のとおシである。

１、　メイン・メモリ６とスクラッチ・パッド５ＰＯ１
ＳＰ１、ＳＦ３の双方について、循環ファイル・アドレ
シングが行われる。

２、演算ユニットはメイン・メモリ６から直接働く。

６、　アドレス増分機能が設けられる。

４、データに依存するメイン・メモリのアドレシングが
計算される。

ベース・アドレス及び増分値は、決して変更又は更新さ
れない。従ってマイクロプログラマは、それらを元の値
へ復元することを覚えておく必要はない。

ＡＬＵｌｏの制御の特徴は次のように要約できる。

１、　それは８機能のＡＬＵである。

２、　フィードバック又はメイン・メモリ及びスクラッ
チ・パッドの入力は、Ａポートについて選択可能である
。

６、スクラッチ・パッドＳＰＯ及びＳＰｌについて、循
環ファイル・アドレシングが存在する。

、４．ＡＬＵｌｏは、対称インパルス応答及びアルゴリ
ズムのＷｉｎｏｇｒａｄ因数分解を伴うＦＩＲ濾波につ
いて優先的に使用される。

係数制御 マイクロ命令の係数制御フィールドは、次のような能力
を有する。

１、　スクラッチ・パッド又は乗算器１２の第２ポート
への係数人力が選択可能である。

２、係数記憶装置２４について、アドレス及び増分の指
定が行われる。

６、係数記憶装置２４の１部分から、データに依存した
テーブル・ルックアップが実行される。

ＡＬＵ２０の制御（サブサイクル１／２）ＡＬＵ２０の
制御フィールドは、基本の４　Ｍ　Ｈｚマシン・サイク
ルごとに２つのＡＬＵ実行を可能とするため反復される
。制御機能の特徴は次のとおシである。

１、基本の４　Ｍ　Ｈｚのマシン・サイクルごとに２つ
の実行が生じる。

２、入力は５つのスクラッチ・パッドの１つから選択さ
れる。

６、部分合計／即時的結果は、２つのスクラッチ・パッ
ドのいずれかへ記憶される。

４、それは１６機能ＡＬＵである。

５、ＡＬＵ２０はアキュムレータとして優先的に使用さ
れる。更にそれは数量近似及び再量子化に使用される。

丸め装置２６は次のような特徴を有する。

１、１６ビツト又は６２ピツトの出力が利用可能である
。

２、左方シフトは、オーバフローを伴う飽和値を生じる
。

６　基本の４　Ｍ　Ｈｚマシン・サイクルごとに、２つ
の実行が生じる。

位取り制御 演算パイプライン・エレメントを通して、位取り装置２
１．２２．２３が分散されている。

１、　位取り装置２１は、ＦＦＴブロック浮動小数点の
ために、データに依存した制御オプションを有する。

２、位取り装置２２は、累算過程におけるオーバフロ□
−を防止する。

乙、　位取り装置２３は、１６ビツトの丸められた出力
のためにデータを位置ずけるために使用され、かつ任意
選択的なデータに依存した制御を有する。

位取りは、量子化の歪みを最小にし、かつ同時にスペク
トル分析の前に飽和の歪、みを防止するため、ＡＭＵＪ
内で実行される広範囲の利得調整を含む。位取り装置２
１は、演算パイプラインへ転送された１６ビツト・オペ
ランドの上で、０から７ビツトまでの右方シフトを実行
する。ＡＬＵ　１０における１対のオペランドの合計は
、オーバフローを防止するため１ピツトの右方シフトを
必要とし、固定した位取り因数であってよい。

逆に、長いＦＦＴは変換出力で広いダイナミック範囲を
必要とし、先天的に、計算の全段階を通してオーバフロ
ーを防止する位取りは、利用可能なビットの非効率的使
用を招く。従って、ブロック浮動小数点位取り及びデー
タ依存の位取りが実行されてよい。その場合、ＦＦＴ計
算の次の段階で使用される位取り因数は、前の段階で発
生した最大絶対値の関数である。基数２．３．４．５の
段階では、要求される最大の右方シフトは約４ビツトで
あり、これは位取り装置２１の能力範囲内Ｃある。

位取り装置２２は、３２ビツト・オペランドを０ビツト
から１５ビツトまで右方シフトすることができる。重み
ずけられた合計におけるアキュムレータ入力の位取りは
、重みの絶対値の合計の逆数より大きくない因数を使用
すべきである。これは１から２′１５まで因数範囲を与
え、十分過ぎるほどである。更に、これは要項積分のよ
うな１次線形差分方程式における柔軟な時定数制御を与
える。

位取り装置２６は、丸める前に有意のデータ・ピットを
上半分の量子化位置へ置くために使用される。

ブランチ制御 マイクロプログラム・シーケンスのブランチ制御は、外
部の制御なしに、多数の信号処理サブルーチンの連鎖を
可能にする。これは、システム監視コントローラの側で
頻繁なアクションを取る必要性を除く。ブランチの特性
は次のとおりである。

１、　ブランチ形式 条件付き カウントの関数 ブランチ・アンド・リンク ２、　アドレスへのブランチ、アドレス＋変位へのブラ
ンチ ３．５１２までの入れ子ループ ４、　カウント・パラメータのブランチ機能について、
５１２ワードのスタック ５、？；ブランチスタックは外部的にロードされること
ができる （以下余白） 況（スタック書ポインタ制御） このフィールドは、マイクロ命令シーケンサ・スタック
、メイン書メモリ・アドレス・スタック、係数記憶装置
アドレス・スタックにおけるページ制御のために使用さ
れる。更に、それは状況ビットをセット及びリセットす
るために使用される。

状況ピッ）Ｏ（ＳＢＯ）は、閾値動作の関数として、条
件付きブランチ及び条件付きデータ選択のために使用さ
れる。状況ピッ）１（ＳＢｉ）は、条件付きブランチの
ために使用される。

信号処理において大きい計算負荷を表わす若干の信号処
理アルゴリズムが、ＡＭＵ４における処理フローを例示
するため選択された。

ＦＩＲ濾波 対称インパルス応答を有する偶数長さのＦＩＲ瀘波が第
６図に示されるフローのために使用される。濾波式は次
のように表わすことができる。

ＹＤｉは時点Ｄｉにおける濾波出力サンプルを示す。

Ｄ＝デシメーション率 ｈｋ＝に番目のインパルス応答サンプルＸ　＝時点ｍに
おける濾波入力信号サンプルフィルタの長さは偶数であ
るから（Ｌ／２＝整数）、インパルス応答係数によって
乗算される前に相互に加えられる２つの信号サンプルは
、常に奇数及び偶数のサンプルである。従って、回帰バ
ッファ・スクラッチ・パッドＳＰＯ及びＳＰｌにロード
する場合、偶数サンプルはＳＰＯにロードされ、奇数サ
ンプルはＳＰＩにロードされる。加重前に加えられる２
つのサンプルは、常にＡＬＵｌｏの別個のポートで利用
可能であり、ＡＬＵ１０を用いてカッコ内の一対のサン
プルの合計をとることができる。次にサンプル対は、乗
算器１２を使用して加重される。係数記憶装置２４は、
ｈｋ係数を与える。位取り装置２２は、Ｌ／２加重サン
プル対の合計におけるオーバフローを防止するために使
用される。前に、位取り装置２１は、奇数及び偶数サン
プルの合計におけるオーでバフローを避けるため、メイ
ン・メモリ６から偶数及び奇数のサンプルを転送する間
に使用された。ＡＬＵ２０及びＳＦ３は、加重サンプル
対の合計に使用される。ＳＦ３は、部分合計記憶装置と
して使用される。全てのＬ／２対が合計嘔れた時、出力
は、１６ピツトへ丸めるため、位取９装置２６及び丸め
装置２６へ送られる。出力サンプルは、メイン・メモリ
６へ転送するため、ＳＦ３の中で待ち行列にされる。濾
波サブルーチンは各出力サンプルのために反復され、出
力毎にＬ／２マシン・サイクルを必要とする。必要なメ
イン・メモリ６の転送の数はＤ＋１である。Ｄ個の新し
い入力サンプルはスクラッチ・パッド１６へ送られ、１
つの出力サンプルが転送される。転送サイクルの数と計
算サイクルの数とを等式化すると、Ｌ＝２Ｄ＋２を得る
。２のデシメーションについては、濾波処理は、Ｌが６
又はそれより大であ不時、演算エレメント・スループツ
ｌ十分に利用する。従って、実用的な全てのフィルタに
ついて、アーキテクチャ−は良好にマツチする。

第７図はＳＰＯ及びＳＰｌのモジュロ１６アドレシング
が、どのようにして濾波を単純化するかを示す。上方の
列はＳＰＯに記憶された偶数サンプルを表わし、下方の
列はＳＰｌに記憶された奇数サンプルを表わす。最初の
濾波出力は、信号サンプル０から７までを含むものと仮
定する。サンプル０及び７はＡＬＵ　１０へ送られ、加
算され、加重され、次いでＳＦ３へ記憶される。ＳＰＯ
のアドレスは１だけ増加され、ｓｐｉのアドレスは１だ
け減少され、サンプル２及び５が、加重前に合計のため
に利用可能となる。これはもう２回だけ反復され、サン
プル対４−５及び６−１が、加重前゛に、合計のために
利用可能となる。次にＳＰｏのアドレスが２だけ減少さ
れ、ＳＰｌのアドレスが４だけ増加され、サンプル２か
ら９までに関するフィルタ計算が開始される（デシメー
ションが２である時）。ＳＰＯが１だけ増加され、ＳＰ
ｌが１だけ減少される内部ループが反復され°る。

奇数及び偶数サンプルをスクラッチ・パッド１６ヘロー
ドするため、同様な手順が使用される。

２つのスクラッチ・パッドについて、アドレス増分は１
であり、それぞれの内部ループ実行毎に一対のサンプル
（Ｄ＝２）がスクラッチ・パッド１６へ転送される。

第８図は、スクラッチ・パッドＳＰＯ及びＳＰｌの回帰
バッファ中アドレシングのために、単純な４ビツト・ス
ライス加算器４２、マルチプレクサ４４、アドレス・レ
ジスタ４６、増分器４８がどのようにしてモジュロ１６
加算器として使用されるかを示す。

高速フーリエ変換（ＦＦＴ） 複素数データ及びフィードバックを含むフローを例示す
るため、４点ＦＦＴバターフライが選択された。第９図
に示されるように、４点バターフライは、２個のＦＦＴ
段・階の各々について一対の２点バターフライの実行を
表わす。、第１段階へ入力される４つの複素数データ・
サンプルの中で、２つのサンプル（Ｃ％Ｄ）は１の累乗
機によって乗算されねばならないが、他の２つのサンプ
ル（Ａ、Ｂ）はそうでない。

サンプルＣ及びＤはメイン・メモリｌ’ら位取り・装置
２１會介してスクラッチ・パッドＳＰＯへ転送され、サ
ンプルＡ及びＢは、位取り装置２１を介してＳＦ３へ転
送される。サンプルＣ及びＤはメイン・メモリ６から位
取９装置２１を介してスクラッチ拳パッドＳＰｏへ転送
され、サンプルＡ及びＢは、位取り装置２１１に介して
ＳＦ３へ転送される。位取り器２１は、４点２段階アル
ゴリズム実行の間にオーバフローを防止するため、デー
タ依存ブロック浮動小数点モードで使用される。

第１段階が実行されて出力Ａ′、Ｂ′、Ｃ’、Ｄ’全発
生する。とれらはスクラッチ。パッド１６に記憶され、
メイン・メモリ６の追加的転送を必要とすることなく、
第２段階の実行が可能となる。

Ｂ′及びＤ′は第２段階で１の累乗根によって乗算され
ねばならないので、それらはフ、イ、ドパツク・バッフ
ァＳＰ５へ導かれる。中間点Ａ′及びＣ′は乗算されて
はならず、一時的バッファＳＰ３及びＳＢ４に記憶され
る。次に第２段階が実行され、出力（Ａ　　ＳＢ　　、
Ｃ、Ｄ　　）か、メイン・メモリ６へ戻されるためにＳ
Ｂ６で待ち行列にされる。基本的２点パターフライ等式
は次のような形式を有するので、必要な加算及び減算を
実行するため、ＡＬＵ２０の２つのサブサイクルが使用
される。

Ａ’＝Ａ＋ＷＣ Ｃ’＝Ａ−ＷＣ １の累乗根は、係数記憶装置２４によって与えられる。

第１段階の終りにおけるフィードバック及び一時的変数
の記憶との競争を避けるため、メイン・メモリ６との間
の全ての転送について、別個のバッファが設けられるこ
とに注意されたい。

４点ＦＦＴアルゴリズムは、内部ループ実行のために１
６個のマシン・サイクルを必要とし、８個の複素数入力
及び出力を転送するため１６個のマシン・サイクルを必
要とするので、マツチしたものと言え巻。ＦＦＴはきち
んと実行されるわけでなく、従ってビット反転ハードウ
ェアは設計中に含まれない。演算エレメントのために利
用可能な大型の糾型的には６４にワード）ランダムにア
ドレス可能なメイン・メモリ６は、作業スペースをＦＦ
Ｔサイズの２倍に等しくとることができる。

これはコスト上有効な手法である。ＦＦＴが実行されて
いない時、この資源は他の使用にあてることができる。

時間遅延ビーム形成 時間遅延ビーム形成は、適当に遅延されたセンサ信号サ
ンプルの加重合計を表わす。

ここで、Ｂｍ、□は、ｍ番目のビーム出力のに番目の時
間サンプルであり、Ｗ　は、ｐ番目の水り−・・　　　
　ｐ 管検漏器信号のに番目の時間サンプルであり’　Ｄｍ％
　Ｐはｍ番目のビーム及びｐ番目のセンサに対する遅延
である。

２次元アドレシングの利点は、上記の等式から１］ せることのできる能力は、任意の幾何学的形状を！スる
プレイについて、直裁的時間領域ヒ−Ａ　（Ｄ形成を可
能にする。

最近時に利用可能なサンプルが使用される際の（外挿な
し）時間領域ビーム形成について、処理フローが第１０
図に示される。信号サンプルはメイン・メモリ６から２
次元的にアドレスされ、ｓｐｏへ送られ、ＡＬＵＩＯを
介して乗算器１２へ導かれ、そこでサンプルの重み付け
がなされる。

透光係数は係数記憶装置２４から得られる。ビーム出力
を発生するために使用されたｐ個のセンサ時間サンプル
のすべては、順次にアドレスされる。

部分的合計はＳＢ３に記憶される。ｐ個のセンサ信号の
全てが合計された時、出力（Ｂ　　　　）は　、−Ｓｋ 位取り装置２３及び丸め装置２６を通され、ＳＢ６を介
してメインＯメモリ６へ転送される。ビーム出力を発生
するため、センサーサンプルを連続的に合計できる能力
は、部分和ビーム形成アーキ）・ ｐ′テクチャ−と比較して、非常に直裁なアルゴリズム
を可能にする。更にプロセッサは、非常に効率的に周波
数領−ビーム形成を実行できる能力を有する。

時間領域ビーム形成は空間ＦＩＲを濾波することである
。このアーキテクチャ−によって、計算は出力速度で実
行され、データ・デシメーションは効率的に使用される
ことができる。これは、狭帯域処理が時間領域ビーム形
成器と組合せて使用されるシステムでは重要である。も
しセンサ信号が多くの場合、ナイキスト率でサンプルさ
れないか、又は実効サンプル率を増加させるだめの外挿
法が使用されないならば、均一間隔の線形アレイ中に、
ひどい側方ロープの減衰が生じる。外挿法は、大きな遅
延誤差を有するセンサについて一時的サンプルの隣接し
たセットを抽出し、外挿フィルタリングを適用すること
によって、ビーム形成の計算に含ませることができる。

開孔加重及び外挿加重は合成加重へ結合されることがで
き、合成加重は係数記憶装置に記憶される。従って、元
のセンサ・サンプル率がナイキスト率の約４倍から５倍
である時、良好な効率を生じる線形間挿法については、
間挿を必要とするセンサのためにサンプル対が演算エレ
メントへ送られ、各サンプルに１つずつの２つの重みが
使用される。高次の間挿も同じようにして実行するこ・
とができる。計算上の負荷が帯域によって決定された出
力サンプル速度の関数である時、時間領域ビーム形成を
ＦＩＲ瀘波濾波て実行することのできる他の利点は、入
れ子になった開孔線形プレイを使用する時に生じる。計
算負荷は帯域幅の関数であり、信号帯域幅から独立した
一定のチャネル利用ではない。

機能処理エレメント（ＦＰＥ）の ハードウェアの説明 ＦＰＥは、４ＭＨｚの基本マシン・サイクルで動作する
マイクロプログラム制御の信号プロセッサである。パイ
プラインの制御機能は、制御ユニツ）ＣＣＵ）２上で区
分化され、単一のＣｕ２が、いくつかの演算／メモリ・
ユニツ）　（ＡＭＵ　）　４をロック・ステップ方式で
駆動さすることかできるように、Ｃｕ２の上で区分され
ている。以下の説明は、単一のＡＭＵ／ＣＵ構成に限定
したものである。

プロセッサ　　パイプライン 第３図の演算パイプライン（ＡＰ）は各種の位取す装置
、スクラッチ・パッド・メモリ、加重用ＡＬＵ、乗算器
及び丸め装置から構成される。それは時間段階のシーケ
ンスで動作し、８ＭＨｚの速度でデータ・スループット
を発生することができる。パイプラインを通して、２の
補数演算が実行される。ＡＰの全体は、第５図のマイク
ロ命令によって制御される。プロセッサは、入力データ
をメイン・メモリ６から４　ＭＨｚの実行速度で受取る
。位取シ装置２１は、メイン・メモリ６から１．６ビツ
トのデータを受取シ、通常モードにある時はマイクロ命
令から取られた３ビツト・シフト・コードの制御の下で
、又データ依存モードにある時は前に処理されたデータ
によって決定されるコードから暇られた３ビツト・シフ
ト・コードの制御の下で、上記データを０から７ビツト
位置だけ右方シフトする。上記のモードは、マイクロ命
令によって指定される。データ依存位取シ制御は、状況
コード論理によって決定される。

２の補数データが開用され、従ってシフトによって空に
された高順位ピッ〜トは、入力の符号（０は正、１は負
）を充填される。位取シ装置２１はカスケード形の４路
マルチプレクサで構成されてよい。

位＠シされた入力データは、マイクロ命令によって限定
された３つのスクラッチ・パラ）’ＳＰＯ。

ｓＰｌ、ＳＦ３の１つによって受取られる。メイン・メ
モリ６のソース・ロケーションからスクラッチ書パッド
のシンク・ロケーションへ行なわれる全ての転送は、マ
イクロ命令ビットによって指定される。

メインダモリ６は、出力シンクとして５ＰＯ１ＳＰ１、
ＳＦ３を有することができ、入力ソースとしてＳＦ６を
有することができる。

スクラッチ−パッドは１６ワードの高速静電トランジス
タ・トランジスタ論理（ＴＴＬ）ランダム・アクセス・
メモリであって、３状態出力を有し、点種のソースを相
互に母線化（ワイヤオア）することができる。これはハ
ードウェア多重化の必要性を除く。

ＡＬＵｌｏは高速の１６ビツト、１６機能モジュールで
あって、これは出カ機能Ｆ＝Ａ、Ｂ、Ａ十Ｂを有する。

このＡＬＵのための機能コードはマイクロ命令ビットに
よって指定される。

ＡＬＵのＡポート入力は、マイクロ命令によって決定さ
れたところに従ってｓＰｏ又はＳＦ３であることができ
る。Ｂポート入力は直接にＳＰｌから配線される。これ
らスクラッチ・パッドに対するアドレシングは、直接に
マイクロ命令ビットによって指定される。ＡＬＵｌｏの
出力は、乗算器１２の被乗数■レジスタに記憶される。

ＡＬＵｌｏを通るスクラッチ・パッドからのデータ転送
は、パイプラインの段階１である（全体の経過時間：１
２５ナノ秒）。

乗算器１２のＹ入力は、マイクロ命令ビットによって制
御される。ソースはＡＬＵｌｏのＡポートから来るＳＰ
Ｏ又はＳＦ３であシ、又は制御ユニットに置かれた係数
記憶装置２４から来る１６ピツトの値である。このデー
タは、マイクロ命令ビットのデコードによって制御され
る２人カマルチプレクサを介して、乗算器１２の入力へ
送られる。

乗算器１２は、高速低電力大型集積（Ｌ−８Ｉ）Ｍ置で
あって、オン４−ドの入力及び出力レジスタを有してい
る。この装置は１６Ｘ１６ビツトであり、２５０ナノ秒
（ｎｓ）内に、２の補数倍精度の積を生じる。積はクロ
ック信号によって出力レジスタへ入れられ、そこで後の
動作のために安定に保存される。乗算器１２は、パイプ
ラインの段階２及び３である（全体の経過時間：３７５
ｎ８）。

パイプラインのこの時点までは、演算は４ＭＨｚの速度
で走っており、新しいデータは２５０ｎａ毎に処理され
る。この時点から後はデータは８ＭＨｚの速度で処理さ
れる。これによって、多くの信号処理アルゴリズムで共
通に必要とされるように、乗算毎に２つの加算を実行す
ることができる。マイクロ命令はＣｕ２から４　Ｍ　Ｈ
ｚでのみ利用可能となるので、もし必要であれば、マイ
クロ命令中の制御ビットが二重にされる。（ＡＬＵ２０
及び丸めシンク・コード）。二重にされない場合、制御
ピットは２つの動作（位取り及び丸め）のために維持さ
れる。乗算の最初の１２５ｎｓはサブサイクル１と呼ば
れ、第２の１２５ｎｇはサブサイクル２と呼ばれる。今
後、サブサイクル１に関するデータ・フローを説明する
が、同様の独立した処理がサブサイクル２で起る。

ＡＬＵ２０の入力にある位取り装置２２は、マイクロ命
令ビットから与えられた４ビット位取りコードの制御の
下で、３２ピツト・データを０から１６ピツト位置だけ
右方シフトすることができる。位取り装置２２は、位取
シ装置２１について説明したように、カスケード形４人
カマルテプレクサ嗜モジュールで構成される。更に、位
取シ装置２１と同じように、シフト過程で空にされた高
順位ビット部分に符号が充填される。

位取り装置２２に対するデータ・ソースは、積の出力又
はＳＦ３、ＳＦ３、ＳＦ３であることができる。このデ
ータは、マイクロ命令ビットによって制御される２人カ
マルチプレクサを介してゲートされる。もしマルチプレ
クサのスクラッチ・パッド・ボートが選択されると、Ａ
ＬＵ２０へのソースとして使用されている同じスクラッ
チ・パッドの内容が、同時に位取り装（１２２へ送られ
る。

位取り装置２２は、パイプラインの段階４である（全部
で５００ｎａの経過時間）。

ＡＬＵ２０は、３２ピツト幅データ通路のために、２つ
の高速機能発生器を使用して構成される。

−このＡＬＵで要求される機能は、Ｆ＝ＡＳＢ、Ａ十ｎ
、Ｂ−Ａ、ＩＡＩ±ＩＢ１、及びＩＢＩ−ＩＡｌである
。モジュールはＢ　−Ａを直接に与えることができない
ので、Ｂ−Ａ機能の間に入力を交差させるため、各ポー
トの前方に２人カマルチプレクサが設けられる。

２人カマルチプレクサは、入力として段階遅延の位取シ
装置２２の値又はスクラッチ・パッドＳＰ２、ＳＰＹ、
ＳＦ３のバスを有する。ＡＬＵ２０のデータ・シンクは
、ＳＦ３又はＳＦ３又は出カデータ用位取シ装置２５で
ある。マイクロコード設計の制約として、同じサブサイ
クルでは、ソースのスクラッチ・パッドはシンクのスク
ラッチ・パッドとして選択されることはできない。ＡＬ
Ｕ機能、ソースのスクラッチ・パッド及びそのアドレス
、シンクのスクラッチ・パッド及びそのアドレスを制御
するマイクロ命令ビットは、サブサイクル１については
ビットの最初のフィールドであシルサブサイクル２につ
いてはビットの第２フイールドである。ＡＬＵ２０はパ
イプラインの段！１５である（全体の経過時間＝６２５
ナノ秒）。

位取り装置２３は、処理されたデータの出力を正規化し
、且つマイクロ命令から得られる２ンツトの位取シ制御
ビットの制御下で、３２ビツトのデータを０，２．４又
は６ビツト位置だけ左方ヘシフトする。この位取レコー
ドは、サブサイクル１及びサブサイクル２の双方でデー
タへ印加される。位取シ装置２３はオーバフロー保護回
路を有する。この回路は、左方ヘシフトされる有意ビッ
トを感知し、データが正であるが負であるかに従って、
オーバフローが検出された時に、出力を０１・・・・・
・又は１０・・・・・・０へ強制する。位取シ装置２３
は、基本的には４つの可能なシフト条咋のためにハード
ワイヤされた４人カマルチプレクサから構成される。こ
のマルチプレクサの出方は、シフトされたデータ又は強
制された値を通す２人カマルチプレクサへ送られる。オ
ーバフロー検出論理は、フィールド・プログラム可能論
理アレイ（ＦＰＬＡ）で構成される。位取り装置２３は
パイプラインの段階６である（全体の経過時間＝７５０
　ｎ　ａ　）。

パイプラインの最後の段階は、出力データ用丸め装置２
６である。丸め装置２６は高順位の１６個のデータ・ビ
ット上で動作する。３２ビツトの一データは、変更され
ないで通されるが、又は１６個の０が続いた高順位１５
ピツト及び符号へ丸められる。マイクロ命令の丸め指令
は、サブサイクル１及びサブサイクル２の双方で、デー
タへ印加される。

丸め装置２６に対するシンクはＳＦ３又はＳＦ６である
ことができる。ＳＰ’５は１６ビツトの幅であシ、従っ
て丸めモードが選択されない時、データを符号及び１５
ビツトへ切詰める。ＳＦ６は３２ビツトのメモリであシ
、メイン・メモリ６へ転送するための出力データをバッ
ファする。ＳＦ５又はＳＦ３のアドレスは、・′１組の
マイクロ命令ビットニよって直接に指定され、他のマイ
クロ命令ビットは記憶されるべきサブサイクル・データ
を指定する。もしＥｌ及びＥ２ビットの双方がアクチブ
であれば、サブサイクル１のデータは指定されたアドレ
スへ記憶されるべきであシ、サブサイクル２のデータは
指定されたアドレスに１を加えたところに記憶されるべ
きである。出力データ用丸め装置は、変更されないデー
タ又は０を低順位１６ビツト・データ・フィールドへ送
るため、機能発生器モジュール及び２人カマルチプレク
サを使用して構成される。丸め装置２６はパイプライン
の段階７である（全体の経過時間：８７５ｎａ）。

ＳＦ３は実際には２個の１６ビツト・メモリである。完
全精度（３２ビツト）のデータは１６ビツトのメイン・
メモリ６へ２つの連続した転送を行なうことが必要であ
る。

°ロセツサ・メイン０メモリ メイン・メモリ６は６個のメモリ・モジュールで構成さ
れる（第１１図）。その各々は１６ビツトの幅であシ、
且つ６４にワードの高さである。

３個のモジュールは循環ファイル（又は回帰バッファ）
様式に設計され（第１２図）、任意の時点でモジュール
の２つが演算パイプラインと通信するため切換えられ、
ｔｌＥ３のモジュールは入力データ処理器及び出力デー
タ指導器と通信している。

処理サイクルの終シで、マイクロ命令はモジュールを回
帰させ、処理結果を外部へ出し且つ新しい入力データ争
レコードを受は取ったモジューノ嗜ｅ々イブラインに対
して新′しい入力データ・モジュールとなる。

前に新しい入力データ・レコードを有していたモジュー
ルは、今やデータ・レコード及び現在処理された結果の
重複バッファとなり、前に処理された結果を有するモジ
ュールは、今や処理されたデータをホスト・システムへ
与え、且つ次の新しい入力データ　・レコードを累積す
るため、外部へ接続される。

それぞれのメイン・メモリ・モジュールへの入力は、２
人カマルチプレクサ１８２である。マルチプレクサ１８
２は、１つの入力３４として演算パイプラインのＳＦ３
を有し、他の入力３０として入力データ処理器を有する
。各モジュールの出力は、２個の３状態（Ｔ／Ｓ　）バ
ッファ１８４へ入る。１つのバッファ１８４は、線３６
によって演算パイプラインへ接続され、他のバッファ１
８４は、線３２によって卯カデータ指導器へ接続される
。入力マルチプレクサ及びＴ／Ｓバッファの制御は、メ
イン・メモリ・アドレス発生器１８ａによって、線１８
０を介して実行される。アドレス発生器１８ａは、メイ
ンｅメモリ・モジュールの各々へのアトルス線を多重化
し、且つこれらモジュールへチップ選択兼書込能動信号
を与える。

プロセッサのタイミング プロセッサの基本的タイミングは、４ＭＨｚの６つの位
相によって与えられる。ＡＭＵ４の場合、位相１は２　
Ｍ　’Ｈｚ及び４　Ｍ　Ｈｚの方形波信号を発生するた
めに使用される。これらの信号は、各種のメモリ制御及
びパイプライン・ステージング・サイクルを規制するた
めに使用される。第１３図は、メイン・メモリからスク
ラッチ・パッドへのデータ転送の基本タイミング・シー
ケンス、及びスクラッチ・パラ）”（ＳＰＯ又は５Ｐ１
）がらパイプラインの６つの段を通るデータの処理シー
ケンスを示す。

第１３図かられかるように、時間ゼロ（ｔｏ）の時点で
パイプラインに入ったデータは、８７５ｎ８の後に丸め
装置２６の出力で利用可能となる。

−凰且二＝２」− 制御ユニッ）（ＣＵ）２の目的は次のとおシである。

１、　マイクロプログラム、スタック、及び係数ハラメ
ータの初期プログラム・”−ト（ＩＰＬ）を行なうこと
。

２、マイクロプログラム記憶装置３９のために次のアド
レスを発生すること。

３、係数記憶装置２４のアドレスを発生すること。

４、　スクラッチ・パッド１６のアドレスを発生するこ
と。

５、　メイン・メモリ６のアドレシング及び制御を行な
うこと。

ＣＵ２の機能は、第１４図に示される。各種（ト）クシ
ョンによって実行される。これらのセクションは次のと
おシである。

１、ＩＰＬコントロール５２ ２、　マイクロプログラム記憶装置６９及びマイクロプ
ログラム・シーケンサ３８ ３、乗数係数記憶装置２４ ４、　スクラッチ９パツド・アト・レス発生器１８５、
メイン・メモリ・アドレス発生器１８　ａ制御ユニット
Φハードウェアの概観 ＩＰＬコントロール５２ ＩＰＬコン、トロール５２は、データをコンピュータか
らプロセッサへ転送する。ＩＰＬの間にロードされるべ
き装置は次のとおりである。

１、　マイクロプログラム記憶装置 ２、係数記憶装置 ６、　カウント関数ブランチ（ＲＦＣ）プリセット及び
アドレス令スタック ４、ＲＦＣループ・カウント・スタック５、係数アドレ
ス／増分スタック ６、　メイン・メモリφアドレス／増分スタックマイク
ロプログラム・シーケンサ３８ 第１５図のマイクロプログラム・シーケンサ５８は、マ
イクロプログラム記憶装置３９の全てのアドレシング及
びシーケンス制御を行なう。実行できる機能としては、
現アドレスの１の加算、入れ子ループ、条件付きまたは
無条件ブランチがある。

シーケンサ３８はマイクロ命令デコード論理２０６、プ
ログラムφカウンタ２０８、ループ制御論理２１０、初
期ループ［株］カウント・スタック２１２、現ループ・
カウント・スタック２１４、無条件／条件（ＵＢ／ＣＢ
）ブランチ・アドレス・スタック２１６、カウント関数
ブランチ（ＲＦＣ）スタック２１８、ブランチ・アンド
・リンク・アドレス記憶装置２２０を含む。

ループ参カウント・スタック２１２及び２１４Ω各々は
、５１２個の値を含む。初期ループ・カウント・スタッ
ク２１２はル′−ブ・サイズ（ループ毎に２０４８回の
繰返し）を含む。それはＩＰＬの間に初期化され、動作
過程の間不変のままである。現ループ・カウントΦスタ
ック２１４は、マイクロプログラム中の各ループの現在
の値、及びループが満足されたかどうかを示すビットを
含む。カウント関数ブランチ・スタック２１８はＢＦＣ
命令のために５１２個のアドレスを含み、ブランチＱア
ドレス嗜スタック２１６は無条件及び条件付き命令のた
めに５１２個のアドレスを含む。

次に、シーケンサ３８によって制御されるマイクロ命令
の各々について説明する。

Ｃ０ＮＴ（継続） 継続命令はプログラム・カウンタ２０８に含まれるプロ
グラム・カランＢｐｃ）値を増加させ、記憶装置５９０
次のマイクロ命令にアクセスする。

スタック値に対しては、変更はなされない。

ＲＦＣ（カウント関数ブランチ） ＲＦＣマイクロ命令は全てのループ活動を制御する。シ
ーケンサ３８は、任意のループ（入れ子になったもの、
又はそうでないもの）の２０４８回までの繰返しを実行
する能力を与える。

ループとして限定されたコード・シーケンスの終りに、
ＢＦＣ動作コードが現われる。マイクロ命令のブランチ
拳スタック・ポインタ・フィールド１５６によって限定
されたところに従って、現ループ・カウント・スタック
２１４がアクセスされ、そのアンダフロー・ビット２１
５が検査される。もしビット２１５がオフであれば、そ
れはループが完了していないことを示す。動作コードが
そのように表示すると、プログラム・カウンタ２０８は
、ＢＦＣスタック２１８の指定されたロケーションから
、ループ中の開始アドレス値をロードされる。もしビッ
ト２１５がセントされていれば、プログラム・カウンタ
２０８はアドレスを１だけ増加される（ｐｃ＋１）。こ
の場合、現ループφウント・スタック２１４にある値は
、後にこのループへ戻・る可能性を想定して、初期値へ
変更される。

ＵＢ（無条件ブランチ） 無条件ブランチが指定された時、プログラム・カウ゛ン
タ２０８はブランチ９アドレス・スタック２１６から直
接にロードされる。

ＣＢ５０１ＣＢＳ１（条件付きブランチ）条件付きブラ
ンチは、特定の動作コードと状況ピントの状態とに基づ
いて起る。

もし指定された状況ピントがオンであれば、プログラム
・カウンタ２０８はブランチ・アドレス争スタック２１
６からロードされる。もしピントがオンでなければ、プ
ログラムはアドレス内容十１へ進む（ブランチ無し）。

ＤＢＣＲ（ブランチ・カウント ・レジスタ減少） この動作コードは、現ループ・カウント拳スタンク２１
４の指定されたアドレス内容を輯出し、それを減少させ
、その結果を同じアドレスに書戻す。現ループ・カウン
トが読出された時、もしピント２１５が検出されると、
ループを再初期化するため、初期ループ・カウントが現
ループ・カウントと入替る。プログラムはアドレスＰＣ
＋１へ進む。

マイクロプログラム記憶装置 マイクロプログラム記憶装置３９は、プロセッサのため
に２０４８個のコード・ワードを与える。

各ワードは１２８ビツトの幅である。マイクロ命令の各
種の奇令フィールドは、第５図に示される。

マイクロプログラムのアドレスは、４０９６ワードのマ
イクロコードまで拡張して発生することができる。

係数記憶装置２４及び係数記憶アドレス発係数記憶装置
２４及び係数記憶アドレス発生器１８ｃは、演算ニレメ
ン）（Ａｇ）のために、乗算器１２の全ての係数を与え
る。係数記憶装置２４はＩＰＬＯ間にロードされ、マイ
クロ命令ワードによってアクセスされる。係数記憶アト
Ｖス発生１１８ｃは、マイクロ命令を介して選択された
アトＶシング・モードに基いて係数記憶装置の全てのア
ドレスを発生する。

この機能は第１６図の係数記憶装置２４、第１７図のア
ドレス／増分スタック６０及・びアドレスＡＬＵ６２ｔ
−使用する。

係数記憶アドレス発生器には、４つの基本的制御状態が
存在する。これらの状態は、マイクロ命令のピット（第
５図参照）によって選択される。

これらの状態は、係数記憶アドレスを発生するため、ス
タック６０から喉られたアドレス又は増分を使用する。

係数記憶アドレス発生器１８ｃの４つの制御状態は、矢
のとおシである。

（１）　　アドレス・モード （２）増分モード （３）テーブルｅルックアップ・モード（４）スクラッ
チ・パッド選択モード 最初の３つのモードにおいて、係数記憶装置２４は、乗
算器１２０入力として選択される。スクラッチ・パッド
選択モードにおいて、ｓＰｌは乗算器１２の入力を与え
、係数記憶装置２４はロック・アウトされる。

アト７ス・モードにおいて、アドレス／増分スタック６
０の中で発見された１２ビツトのアドレスは、現係数ア
ドレス・スタック６０’へ直接にゲートさ・れる。スタ
ック６０’のアドレスは、現アドレス・スタック・ポイ
ンタによって指定さ糺る。スタック６０′は、増加され
るべきアドレスの一時的記憶装置となシ、又は選択され
た現係数アドレスを単にバッファする。

増分モードにおいて、アドレス／増分スタック６０から
叡られた１２ビット増分値は、同じマイクロ命令の現ア
ドレス・ポインタによって選択されたｔ６ｔ！ｌの現係
数アドレスの１つへ加えられる。

テーブル・ルックアップ・モードにおい父、現係数アド
レスはＳＰＩデータである。この１２ビツト・アドレス
は、アドレスＡＬＵ６２を通され、現アドレス・ポイン
タによって指定された現係数アドレス・スタック６０′
のロケーションに記憶される。

スクラッチ・パッド・アトＶス発生１１８ｂ前に概説し
たように、マイクロ命令は演算エレメント内でスクラッ
チ・パッド１６の読出し、許込み、アトＶシングを選択
するフィールドを含む。

各種のビットの割当てを詳細に説明するのではなく、実
際のスクラッチ・パッドの機能、即チパッドの選択、ア
ドレス論理、続出／ｌ込共通回路に焦点金しぼって説明
する。

第１８図はスクラッチ・パッド選択機能の概要を示す。

マイクロ命令ピットは、それぞれの選択デコーダに隣接
して垂直方向に並べて示される。

デコード出力に隣接したカッコは、続出／書込アドレス
選択を示す。例えば、５ＰＯＲはＳＰＯ読出アドレスの
起点であり、ｓｐｔｌｗは５ｐａｓ込アドレスの起点で
ある。Ｕは上位りは下ｍｔ示す。実際の続出又は書込ア
ドレスは適当な選択線ヘゲートされる。

ｓｐａ又はＳＰｌの場合、最終的な続出／ＩＦ込アドノ
スは、関連したアドレス・フィールドから直接に取られ
た絶対アドレスであってよく、又はそれはアドレス・フ
ィールドが増分値を含む増加されたアドレスであってよ
い。他の全てのスクラッチ・パッドは直接にアドレスさ
れる。

アドレスがデコードされると、適当な読出又はｉ込制御
信号が選択されたスクラッチ・パッドへ印加される。各
スクラッチ・パッドは具体的場合に対処する制御信号を
発生する同じような回路を有する。

メイン會メモリ・アドレス発生器 メイン・メモリ・アドレス発生器 ９図に示される。それは８ｆｌの６４にワードＢＳＭを
カバーするアドレスを与える。発生されたア、ドレスの
長さは１９ビツトである。最順位の３ビツトは線１８０
を介して８個のＢＳＭの１つを選択し、低順位の１６ビ
ツトは、線１４６を介して、選択されたＢＳＭ内のロケ
ーションにアクセスする。

メイン・メモリ嗜アトＶス発生Ｗ１８ａは現アドレス・
レジスタ８０、基本アドレス／増分スタック６４、メイ
ン・メモリ・アドレス・レジスタ１５１、モジュロＭカ
ウンタ６６、ＢＳＭ選択のためのＡＬＵ８４．８６．８
８、及びアドレス計算のためのＡＬＵ８２に含む。

現アドレス・レジスタ８０は１６１ｍ１までの現在の又
は更新可能なメイン−メモリ、・アドレスを記憶する。

アドレス／増分スタック６４はページ形式で構成された
１０２４個のベース・アドレス又は増分を含む。ここで
個々のページは１６飼のアドレス又は増分を含む。ペー
ジは、ページ・ビット１５４′ｆ：２月することによっ
て選択される。モジュロＭカウンタ６６は、「ファイル
回帰」マイクロ命令の使用及びＩＰＬの時にセットアツ
プ・レジスタで「回帰している」ものとして限定された
ＢＳＭの数の関数として、メイン・メモリ・アドレスの
最有意の３ビラトラ発生する。アドレス／増分スタック
６４の出力の最有意ビットは、アドレスが固定ＢＳＭに
対するものであるか、又は回帰ＢＳＭに対するものであ
るかを示すため使用される。

新しいメイン・メモリ・アドレスは、実行された各マイ
クロ命令の結果として計算される。ページ・ビット１５
４と、マイクロ命令中の４ビツト・ベース・スタック・
ポインタ１４５とを連結することによって形成された１
０ビツト・アドレス計算用して、アドレス／増分スタッ
ク６４から直が取出される。

ＡＬＵ８２は、結果の１６ビツト・フィールドがアドレ
スとして指定されたか、又は増分として指定されたかに
従って、このフィールドを通過させるか又は指定された
稈アドレス・ロケーションの出力へ加える。

ベース・アドレスの高順位３ビツト１８０は、Ｂ　ＳＭ
ｉ選択するために使用される。固定ＢＳＭが選択された
時、これらの３ビツトは、もしアドレス／増分ビットが
アドレスを示すならば、ＡＬＵ８２の１６ビツト出力１
４６へ付加され、もしアドレス／増分ビットが増分を示
すならば、アドレス／増分スタック６４の最有意３ビッ
トへ加工られる。回帰ＢＳＭが選択された時、３ビツト
１８０は、現アドレス・し５ジスタ８０の最有意３ピッ
トへ加えられるか（アドレス／増分ビット＝増、ｆｉ−
の時）、又はモジュロＭカウンタ６６の内容へ加えられ
る（アドレス／増分ビット−アドレスの時）。

ＡＬＵ８４．８６．８８は、「ファイル回帰」指令がＩ
ＰＬで限定された回帰可能なりＳＭの境界を越えて８８
Ｍ値を進ませる時点を検出するために設けられる。

モジュロＭカウンタ６６は、Ｉ２５時に線１８６を介し
てモジュロ・ベース［ｔ−ロードされる。

この値は、回帰バッファ様式で動作されるべきＢＳＭＯ
数（０から７まで）である。マイクロ命令ワード中のフ
ィールド１９０にあるビット１２４−１２６は、バッフ
ァを回帰させることが望まれる度にカウンタを増加させ
るため、線１８８を介してモジュロＭカウンタ６６へ印
加されることができる。例えば、Ｉ２５時に、Ｍ＝３が
モジュロＭカウンタヘロードされ、３ＢＳＭ回帰バッフ
ァ動作ヲ能動比する。次いで、外部バス・インターフェ
イス・二二ツ）（ＢＩＵ）は、入力５０（第１１図〕を
介して、ＢＳＭの全容量の半分までデータをロードする
よう要求してよい。この時点で、モジュロＭカウンタ６
６から線１８０へ出力されたＢＳＭポインタ値Ｐ＝１に
よって、ＢＳＭｌが指示されているものと仮定する。８
８Ｍ２はＡＵからのロード入力へ接続され、ＢＳＭｌは
入力３０へ接続され、ＢＳＭＯはＡＵからの線３６へ接
続される。ＢＩＵがデータｔ−ＢｓＭ１へロードし次続
、それはスタート・パルスをマイクロプロクラム拳シー
ケンサ３８へ送る。シーケンサ３８はマイクロプログラ
ム記憶装置３９の最初のマイクロ命令にアクセスする。

そのマイクロ命令のピッ）１２４−１２６は、ＢＳＭポ
インタＰを１だけ増加させる線１８日上の制御信号を形
成する。Ｐ＝２の新しい値は、マルチプレクサ１８２及
び３状態バツフア１８４へ至る制御線１８０へ出力され
る。バッファ１８４はＢＳＭＩの出力を演算／メモリ・
ユニット４へ至る線３６へ接続する。８８Ｍ２は線３２
及びＢＩＵからのロード人力３０へ接続され、ＢＳＭＯ
はＡＵからのロード人力３４へ接続される。

（以下余白） 制御ユニット・アーキテクチャ−の詳細な説明これまで
の概説かられかるように、制御フィールド部分、演算フ
ィールド部分、記憶フィールート部分を含むマイクロ命
令ワードに基いて、マイクロ命令制御スタック、データ
・メモリ制御スタック、及び係数メモリ制御スタックに
アクセスするため、共通のページ番号を使用することは
、パイプライン式信号処理コンピュータの制御動作、演
算動作、及び入出力動作の間に緊密な協働関係をもたら
す。この緊密な協働関係は、タスク変化に対するシステ
ムの応答を早くすることができ、それによって、パイプ
ライン式演算動作が概して厳格なシーケンシャル構造を
必要とするにもかかわらず、汎用コンピュータで達成さ
れる柔軟性に類似した大きな柔軟性を、システムの動作
特性として与夕ることになる。

この顕著な利点は、第１５図、第２０図、第２１図に詳
細に示される制御ユニットによって達成される。第２０
図は、マイクロプログラム・シーケンサ３８、アドレス
／増分（係数ベース）スタック６０、及びアドレス／増
分（メイン・メモリ・、ベース）スタック６４にるる制
御スタックに対して統一した制御を示す機能的ブロック
図でるる。

第１５図はマイクロプログラム・シーケンサ３８の詳細
な構造を示している。第２１図はスクラッチ・パッド・
アドレス発生器１８ｂ及び演算制御論理の詳細な構造を
示す。

第１５図に示されるように、マイクロプログラム記憶装
置３９Ｆｉアドレス入力と、レジスタ１００に対するマ
イクロ命令ワード出力とを有する。

レジスタ１００は、マイクロ命令ワードを記憶するため
のものでるる。各マイクロ命令ワードは、ページ・アド
レス・フィールド１５４、ブランチ・スタック・ポイン
タ・フィールド１５６、ブランチ制御フィールド２６２
を含む制御フィールド２００を有する。更に、各マイク
ロ命令ワードは演算フィールド２０２、記憶フィールド
２０４を含む。

マイクロ命令ワードを４　Ｍ　Ｈｚの速度で出力するよ
うマイクロプログラム配憶装置へ信号を与えるため、４
ＭＨｚの反復速度でクロック信号１５０を発生するクロ
ックが、マイクロプログラム記憶装置３９へ接続される
。各マイクロ命令ワードは、対応す、ｈ　２５０　ｎ　
ａのマイクロ命令期間中、マイクロプログラム記憶装置
３９のアドレス入力へ印加されたアドレスのところでそ
れぞれアクセスされる。

デコード論理（シーケンス・デコーダ）２０６は、クロ
ック信号１５０を入力され、かつ１つの入力をマイクロ
命令記憶装置出力のブランチ制御フイ；ルド２３２へ接
続され、４ＭＨｚの反復速度でマイクロ命令ワード中の
ブランチ制御命令をデコードした出力を発生する。

カウント関数ブランチ（ＲＦＣ）スタック２１８は　ペ
ージ・アドレス入力をマイクロプログラム記憶装置出力
のページ・アドレス・フィールド１５４へ接続され、ポ
インタ・アドレス入力をブランチ・スタック・ポインタ
・フィールド１５６へ接続され、制御入力をデコード論
理２０６の出力へ接続されて出力を発生する。ＲＦＣス
タック２１８は、複数のページ群の中にマイクロ命令ル
−プ開始地点アドレスを記憶している。各ページ群は、
ページ・アドレス入力匹よってアクセスされる。また各
ページ、群は、ポインタ・アドレス入力によってアクセ
スされる複数の開始地点アドレスを有する。ＲＦＣスタ
ック２１８は、デコード論理２０６からの出力に応答し
て、新しいループ開始地点アドレスを選択的に出力し、
かつマイクロプログラム記憶装置３９から出力された最
新のマイクロ命令ワードのブランチ制御フィールド２３
２がその中にループ終了命令を有するかどうかを示す信
号を出力する。

現ループ・カウント・スタック２１４は、ページ・アド
レス入力をマイクロプログラム記憶装置用カッページ・
アドレス・フィールド１５４へ接続され、ポインタ・ア
ドレス入力をブランチ・スタック・ポインタ・フィール
ド１５６へ接続され、かつ出力を有する。現ループ・カ
ウント・スｐｙり２１４は複数のページ群の中に現マイ
クロ命令ループ・カウントを記憶する。各ページ群はペ
ージ・アドレス入力によってアクセスされる。また各ペ
ージ群は、ポインタ・アドレス入力によってアクセスさ
れる複数のループ・カウントを有する。

現ループ・カウント・スタック２１４は、デコード論理
２０６の出力に応答して、新しいループ・カウントを選
択的に出力するとともに、マイクロプログラム記憶装置
３９から出力された最新のマイクロ命令ワードのブラン
チ制御フィニルド２３２が、その中にループ終了命令を
有するかどうかを示す信号を出力する。

ループ制御論理（減算器）２１０は、入力を現ループ・
カウント・スタック２１４へ接続され、出力をスタック
２１４の入力へ接続され、与えられたループ・カウント
値を１だけ減少させて、その減少された値を新しい現ル
ープ・カウントとして、現ループ・カウント・スタック
２１４の入力へ出力する。

ゼロ検出器２２８は、入力をループ制御論理２１０へ接
続され、出力をデコード論理２０６へ接続され、減少さ
れた現ループ・カウントがゼロになった時、ゼロ検出信
号をデコード論理２０６へ出力する。

プログラム・カウンタ２０８Ｆ１．４　ＭＨｚのクロッ
ク信号入力、ＢＦＣスタック２１８の出力へ接続された
入力、デコード論理２０６の出力へ接続された制御入力
、マイクロプログラム記憶装置３９のアドレス入力へ接
続された出力を有する。

プログラム・カウンタ２０８は、マイクロプロ、グラム
記憶装置３９から出力された最新のマイクロ命令ワード
のアドレスをプログラム・カウント（ＰＣ）として記憶
し、４ＭＨｚの繰返し速度でＰＣを１だけ増加させて、
それを次のマイクロ命令記憶アドレスとする。プログラ
ム・カウンタ２０８は、マイクロプログラム記憶装置３
９から出力された最新のフィクロ命令ワードのブランチ
制御フィールド２３２が、その中にループ終了命令を有
する表示をデコード論理２０６が出力する時デコード論
理２０６がゼロ検出器２２８からゼロ検出信号を受取っ
ていないことに応答して、ＢＦＣスタック２１８からの
ループ開始地点アドレスを、次のマイクロ命令記憶アド
レスとして選択的に出力する。

このようにして、ループのマイクロ命令シーケンスは、
信号処理コンピュータの中で柔軟性をもうて制御される
ことができる。

更に第１５図のマイクロプログラム・シーケンサ３８は
、初期ループ・カウント・スタック２１２を含む。スタ
ック２１２は、ページ・アドレス入力をマイクロプログ
ラム記憶装置出力のページ・アドレス・□フィールド１
５４へ接続され、ポインタ・アドレス入力をブランチ・
スタック・ポインタ・フィールド１５６へ接続され、か
つ出力を有する。初期ループ・カウント・スタック２１
２は複数のページ群の中に初期マイクロ命令ループ・カ
ウントを記憶し、各ページ群はページ・アドレス入力に
よってアクセスされ、かつ各ページ群はポインタ・アド
レス入力によってアクセスされる複数の初期ループ・カ
ウントを有する。初期ループ・カウント・スタック２１
２は、マイクロブログラム記憶装置５９から出力された
最新のマイクロ命令ワードのブランチ制御フィールド２
３２が、その中にループ初期化命令を有していることの
表示をデコード論理２０６がスタック２１２へ出力した
ことに応答して、新しい初期ループ・カウントを選択的
に出力する。

ループ制御論理２１０は、初期ループ・カウント・スタ
ック２１２の出力へ接続された入力、デコード論理２０
６の出力へ接続された制御入力を有する。ループ制御論
理２１０は、マイクロプログラム記憶装置３９から出力
された最新のマイクロ命令ワードのブランチ制御フィー
ルド２３２が、その中にループ初期化命令を有すること
の表示をデコード論理２０６がループ制御論理２１０へ
出力したことに応答して、新しい初期ループ・カウント
を減少させることなく現ループ・カウント・スタック２
１４の入力へ転送する。

このようにして、ループのマイクロ命令シーケンスは、
信号処理コンピュータの中で柔軟性をもって初期化され
ることができる。

ループ制御論理２１０は、減少された現ループ・カウン
トがゼロでるる時、デコード論理２０６がゼロ検出器２
２８からゼロ検出信号を受取ったことに応答して、初期
ループ・カウント・スタック２１２からの新しい初期ル
ープ・カウントを現ループ・カウント・スタック２１４
へ転送する。

−このようにして、現ループ・カウント・スタックは、
ループの完了後、自動的に再初期化されることができる
。

更に第１５図のマイクロ命令シーケンサ３８は、ブラン
チ・アドレス・スタック２１６を含む。スタック２１６
は、マイクロプログラム記憶装置比カッページ・アドレ
ス・フィールド１５４へ接続されたページ・アドレス入
力、ブランチ・スタック・ポインタ・フィールド１５６
へ接続されたポインタ・アドレス入力、デコード論理２
０６の出力へ接続された制御入力、プログラム・カウン
タ２０８の入力へ接続された出力を有する。ブランチ・
アドレス・スタック２１６は、複数のページ群の中にマ
イクロ命令ブランチ先アドレスを記憶している。各ペー
ジ群はページ・アドレス入力によってアクセスされ、か
つ各ページ群はポインタＳアドレス入力によってアクセ
スされる複数のブランチ先アドレスを有する。ブランチ
・アドレス・スタック２１６は、マイクロプログラム記
憶装置６９から出力された最新のマイクロ命令ワード。

のブランチ制御フィールド２３２が、その中にフ。

ランチ動作命令を有することの表示をデコード論理２０
６がスタック２１６へ出力したことに応答して、新しい
ブランチ先アドレスを選択的に出力する。

プログラム・カウンタ２０８は、マイクロプログラム記
憶装置３９から出力された最新のマイクロ命令ワードの
ブランチ制御フィールド２３２が、その中にブランチ動
作命令を有することの表示をデコード論理２０６がプロ
グラム・カウンタ２０８へ出力したことに応答して、新
しいフ゛ランチ先アドレスを新しいプログラム・カウン
ト（ｐｃ）として記憶し、それを次のマイクロプログラ
ム記憶装置アドレスとして出力する。

このようにして、ブランチのマイクロ命令動作は、信号
処理コンピュータの中で柔軟性をもって制御されること
ができる。

ブランチ動作命令は、無条件ブランチでも条件付きブラ
ンチでもよい。

条件ビット・レジスタ２３４は、その入力を監視される
べき条件を有するソースへ接続される。

そのような条件としては、例えば演算／メモリ・ユニッ
ト４におけるオーバフロー条件がるる。条件ビット・レ
ジスタ２３４・は、その出力をデコード論理２０６の入
力へ接続される。条件ビット・レジスタは、監視される
源の条件を示す条件ビットを記憶する。

更に、マイクロ命令ワードの制御フィールド２００は、
状況制御フィールド２３０を含む。

デコード論理２０６は、マイクロ命令ワードの中にある
条件応答命令を４　Ｍ　Ｈｚの繰返し速度でデコードす
るため、マイクロプログラム記憶装置出力の状況制御フ
ィールド２３０へ接続された入力を有する。

ブランチ・了ドレス・スタック２１６Ｆｉ、ブランチ制
御フィールド２６２がその中に条件付きブランチ命令を
有していること、状況制御フィールドがその中に条件部
−答命令を有していること、条件ビット・レジスタがそ
の中にオンの条件ビットを有していることの表示をデコ
ード論理２０６がスタック２１６へ出力したことに応答
して、条件付きブランチ先アドレスを記憶し、かつ新し
い条件付きブランチ先アドレスを選択的に出力する。

プログラム・カウンタ２０８は、新しい条件付きブラン
チ先アドレスを新しいプログラム・カウント（ＰＣ）と
して記憶し、デコード論理２０６に応答して、ＰＣを新
しいｉイクロプログラム記憶装置アドレスとして出力す
る。

このようにして、条件付きブランチ動作は信号処理コン
ピュータの中で柔軟性をもって制御されることができる
。

更に、第１５図のマイクロプログラム・シーケンサ５８
は、′ブランチ・アンド・リンク・アドレス記憶装置２
２０を含む。記憶装置２２０は、アドレス入力、デコー
ド論理２０６からの出力へ接続された制御入力、プログ
ラム・カウンタ２０８の出力へ接続されたデータ入力、
及びプログラム・カウンタ２０８の入力へ接続されたデ
ータ出力を有する。ブランチ・アンド・リンク・アドレ
ス記憶装置２２０は、Ｎ個の記憶装置ロケーションを有
する。このロケーションは、マイクロプログラム記憶装
置３９から出力された最新のマイクロ命令ワードのブラ
ンチ制御フィールドが、その中にブランチ・アンド・リ
ンク命令を有していることの表示をデコード論理２０６
が記憶装置２２０へ出力したことに応答して、増加され
たプログラム・カウントＰＣ＋１をマイクロ命令の「ブ
ランチからの戻り」アドレスとして記憶するためのもの
でろる。

モジュロＮカウンタ２２２Ｆｉ、デコード論理２０６の
出力へ接続された制御入力、及びブランチ・アンド・リ
ンク・アドレス記憶装置２２０１７）７ドレス入力へ接
続された出力を有する。モジュロＮカウンタ２２・２は
、ブランチ・アンド・リンク命令の表示を発生するデコ
ード論理２０６に応答して、１だけ増加される。モジュ
ロＮカウンタ２′２２は、マイクロプログラム記憶装置
５９から出力された最新のマイクロ命令ワードのブラン
チ制御フィールド２３２が、その中に「ブランチからの
戻り」命令を有することの表示をデコード論理２０６が
カウンタ２２２へ出力したことに応答して、１だけ減少
される。

ブランチ・アンド・リンク・アドレス記憶装置２２０は
、「ブランチからの戻り」命令の表示を与えるデコード
論理２０６に応答して、記憶されたマイクロ命令の［ブ
ランチからの戻りＪＴ）”Ｌ／スを出力する。

プログラム・カウンタ２０Ｂは、［ブランチからの戻り
」アドレスを新しいプログラム・カラン）　（ＰＣ）と
して記憶し、デコード論理２０６に応答して、ＰＣを次
のマイクロプログラム記憶装置アドレスとして出力する
。

こ９ようにして、ブランチ・アンド・リンク及び「ブラ
ンチからの戻り」動作は、信号処理コンピュータの中で
柔軟性をもって制御されることができる。

本発明の制御の一貫性は、更に第２０図を参照して理解
することができる。マイクロ命令ワ、−ドは、記憶フィ
ールドの中にメイン・メモリ・ポインタ・フィールド１
４５含有する。更に、制御ユニット２はメイン・メモリ
用アドレス／増分スタック６４を含む。スタック６４は
、４ＭＨｚのクロック信号入力、マイクロプログラム記
憶装置出力のページ制御フィールド１５４へ接続された
ページ・アドレス入力、メイン・メモリ・ポインタ・フ
ィールド１４５へ接続されたポインタ・アドレス入力、
及びメイン・メモリ６のアドレス入力へ接続された出力
を有する。スタック６４は、複数のページ群の中にデー
タ・アドレスを記憶してイル。各ページ群は、そのべ７
ジ・アドレス入力によってアクセスされ、かつ各ページ
群はそのポインタ・アドレス入力によってアクセスされ
る複数のデータ・アドレスを有する。スタック６４は、
マイクロプログラム記憶装置から出力された最新ノマイ
クロ命令ワードのページ・アドレス・フィールド１５４
及びメイン・メモリ・ポインタ・フィールド１４５に応
答して、メイン・メモリ６のデータ・ワードにアクセス
“する。これらの動作は４　Ｍ　Ｈｚの繰返し速度で実
行される。

このようにして、マイクロ命令ワード及びそれに応答し
て動作されるべきデータは、信号処理コンピュータの中
で柔軟性をもってアクセスされることができる。

更に、マイクロ命令ワードｔま係数メモリ・ポインタ・
フィールド１６０を含む。更に、制御ユニット２ｔｆｉ
係数メモリ用アドレス／増分スタック６０を含む。スタ
ック６０は、マイクロプログラム記憶装置出力のページ
・アドレス・フィールド１５４へ接続されたページ・ア
ドレス入力、係数メモリ・ポインタ・フィールド１６０
へ接続されたポインタ・アドレス入力、係数記憶装置２
４のアドレス入力へ接続された出力を有する。係数メモ
リ用アドレス／増分スタック６０は、複数のページ群の
中に係数メモリ・アドレスを記憶する。各ページ群は、
そのページ・アドレス入カニよってアクセスされる。ま
た各ページ群は、そのポインタ：アドレス入力によって
アクセスされる複数の係数メモリ、・アドレスを有する
。スタック６０Ｆｉ、マイクロプログラム記憶装置３９
から出力された最新のマイクロ命令ワードのページ・ア
ドレス・フィールド１５４及び係数メモリ・ポインタ・
フィールド１６０に応答して、係数記憶装置２４の係数
ワードにアクセスする。これらの動作は、４ＭＨｚの繰
返し速度でなされる。

このようにして、マイクロ命令ワード、及びそれ〆よっ
て動作されるべきデータ及び係数は、信号処理コンピュ
ータの中で柔軟性をもってアクセスされることができる
。

演算動作、データ記憶アクセス動作、ブランチ及びルー
プ制御動作の緊密な協働は、第２１図を参照して理解す
ることができる。マイクロ命令ワードは、記憶フィール
ド２０４の中に第１及び第２のスクラッチ・パッド・ポ
インタ・フィールド１６２及Ｑ１６４を含む。

制御ユニット２は、第２のクロックを含む。第２クロツ
クは、８ＭＨｚの反復速度で第２のクロック信号１５２
を発生する出力を有する。これは第１のクロック信号１
５０の反復速度の２倍である。従って、２５０ｎｓの持
続時間である各マイクロ命令時間の間に、１２５ｎｓの
２つのクロック・パルスが発生される。

マルチプレクサ１６６は、８ＭＨｚクロック信号１５２
へ接続されたクロック入力、マイクロプログラム記憶装
置出力の第１スクラツチ・パッド・ポインタ・フィール
ド１６２へ接続された第１人力、第２スクラツチ・パッ
ド・ポインタ・フィールド１６４へ接続された第２人力
、及び出力を有する。マルチプレクサ１６６は、マイク
ロ命令時間の第１の半サイクルで、その出力を１つの入
力に接続し、マイクロ命令時間の第２の半サイクルで、
その出力を他の１つの入力へ接続する。

演算／メモリ・ユニット４は、スクラッチ・パッドＳＰ
Ｏ（第３図）を含む。ｓｐｏは、８ＭＨｚのクロックへ
接続されたクロック信号入力、マルチプレクサ１６６（
第２１図）の出力へ接続された７ドレス人力１１５、メ
イン・メモリ６のデータ出力へ接続されたデータ入力、
演算エレメントＡＬＵ１０の入力へ接続されたデータ出
力を有する。スクラッチ・パッドＳＰＯは、マイクロ命
令時間の第１の半サイクルで、第１スクラツチ・パッド
・ポインタ・フィールド１６２（第２１図）に応答して
、その中の第１のロケーションから第１のデータ・ワー
ドを読出し、そのデ・−タ・ワードをＡＬＵｌｏへ出力
する。スクラッチ・パッドＳＰＯは、第２のデータ・ワ
ードをその中の第２のロケーションへ書込む。第２のデ
ータ・ワードは、マイクロ命令時間の第２の半サイクル
で、第２スクラツチ・パッド・ポインタ・フィールド１
６４に応答して、メイン・メモリ６からデータ入力へ印
加される。

このようにして、スクラッチ・パッドＳＰＯは、マイク
ロ命令がマイクロプログラム記憶装置３９からアクセス
される速度の２倍で動作するように、マイクロ命令ワー
ドによって制御される。

マイクロ命令ワードは、演算フィールド２０２の中に第
１の演算エレメント制御フィールド１７０を含む。ＡＬ
Ｕｌｏ（第３図）は、４　Ｍ　Ｈｚクロックへ接続され
たクロック信号入力、マイクロプログラム記憶装置出力
の第１演算エレメント制御フイールド１７０へ接続され
た制御人力１７４、係数記憶装置２４の係数ワード出力
又はスクラッチ・パッドＳＰ１へ選択的に接続されるデ
ータ入力、及び出力を有する。ＡＬＵＩＯは、第１演算
エレメント制御フイールド１７０に応答して、各マイク
ロ命令時間中に１度だけ、第１の結果値を発生する。前
に説明したように、ＡＬＵｌｏは２人力加算動作を実行
する。第５図に示されるマイクロ命令ワード・フォーマ
ットを参照すると、第１演算エレメント制御フイールド
１７０はビット１０１−１０３を占め、第１スクラツチ
・パッド・ポインタ・フィールド１６２Ｆｉピント９６
−９９を占めることがわかる。

マルチプレクサ１６６の出力は、第１及び第２のステー
ジ・レジスタ１１４及び１１６を通され、かつ線１１５
を介して８　Ｍ　Ｈｚの速度で、スクラッチ・パッドＳ
ＰＯ（第６図）のアドレス入力へ与えられる。第１演算
エレメント制御フイールド１７１１１、ステージ・レジ
スタ１ン２を介して４ＭＨｚの反復速度で送られ、線１
７４を介して、ＡＬＵｌｏ（第３図）の制御入力へ送ら
れる。スクラッチ・パッドＳＰ１の制御及び動作は、Ｓ
ＰＯについて説明したものと同様でろるが、その制御及
びアドレス信号は、線１１７を介して制御ユニット２か
らＳＰｌへ出力される。

前述したように、ＡＬＵＩＯは４ＭＨｚの反復速度で動
作し、その合計値を乗算器１２の第１人力へ与える。乗
算器１２は、同じように４ＭＨｚの速度で動作し、上記
の合計値と、係数記憶装置２４から線１６７を介して４
ＭＨｚの反復速度で入力される係数とを乗算する。乗算
器１２によって出力された積は、マルチプレクサ１６９
及び−位取り装置２２を介してＡＬＵ２０へ与えられる
。

乗算器１２の出力にるる積の値は、２５０ｎａのマイク
ロ命令時間中有効に保持される。マルチプレクサ１３９
は、スクラッチ・パッドＳＰ３、ＳＦ３、ＳＦ３に記憶
されたデータも通すことができる。位取り装置２２Ｆｉ
、８　ＭＨｚの速度で動作し、マルチプレクサ１３９か
らの出力値を、第２の演算エレメントＡＬＵ２０（第３
図）の第１データ入力へ与える。

第２１図の制御ユニットにおいて、マイクロ命令ワード
は第６スクラツチ・バンド・ポインタ・フィールド１２
２（第５図のビット６４−６７）、第４スクラツチ・パ
ッド・ポインタ・フィールド１２５（第５図のビット４
２−４５）、第２演算エレメント制御フイールド１２４
（第５図のヒラ）７１−７４）、及び第５演算エレメン
ト制御フイールド１２５（第５図のビット４９−５２）
を含む。

第２１図の制御ユニットは第２のマルチプレクサ１６８
′を含む。マルチプレクサ１６８’Ｕ、８　Ｍ　Ｈｚク
ロックへ接続されたクロック信萼入力１５２、第６スク
ラツチ・パッド・ポインタ・フィールド１２２及び第２
演算エレメント制御フイールド１２４へ接続された１対
の入力、第４スクラツチ・パッド・ポインタ・フィール
ド１２３及び第６演算エレメント制御フイールド１２５
へ接続された第２の１対の入力、及び１対の出力を有す
る。マルチプレクサ１６８′は、その１対の出力を、マ
イクロ命令時間の第１の半サイクルでそ・の第１の１対
の入力へ接続し、マイクロ命令時間の第２の半サイクル
でその第２の１対の入力へ接続する。

第２の演算エレメントＡＬＵ２０は、８　Ｍ　Ｈｚクロ
ックへ接続されたクロック入力、マルチプレクサ１２を
介して第１の演算ニレメン）ＡＬＵｌｏの出力へ接続さ
れた第１のデータ入力、第２のデータ入力、第２のマル
チプレクサ１６８′から来る出力の１つへ接続された制
御人力１３１、及び出力を有する。ＡＬＵ２０は、マイ
クロ命令時間の第１半サイクルで第２演算エレメント制
御フイールド１２４に応答し、かつマイクロ命令時間の
第２半サイクルで第３演算エレメント制御フイールド１
２５に応答して、各マイクロ命令時間に２回、和の結果
値を発生する。

このようにして、ＡＬＵ２０ｔｊ：、マイクロ命令がマ
イクロプログラム記憶装置３９からアクセスされる速度
の２倍で動作するように、マイクロ命令ワードによって
制御される。

スクラッチ・パッドＳ　Ｐ　３Ｆｉ、８　ＭＨｚクロッ
クへ接続されたクロック入力、マルチプレクサ１６８′
から来る出力の１つへ接続されたアドレス人力１３３、
ＡＬＵ２０の入力へ接続されたデータ出力を有する。５
Ｐ３Ｆｉ、その中の第１のロケーションから第１のデー
タ・ワードを読出し、マイクロ命令時間の第１の半サイ
クルで第３スクラツチ・パッド・ポインタ・フィールド
１２２に応答して、上記データ・ワードをＡＬＵ２０へ
出力する。ＳＦ３は、その中の第２の一ロケーションか
ら第２のデータ・ワードを読出し、マイクロ命令時間の
第２半サイクルで第４スクラツチ・パッド・ポインタ・
フィールド１２３に応答して、上記データ・ワードをＡ
ＬＵ２０へ出力する。ＡＬＵ２０に対する制御信号は、
マルチプレクサ１６８′からステージ・レジスタ１２６
．１３０を８ＭＨｚの速度で通過し、線１６１を介して
ＡＬＵ２０へ出力される。ＳＦ３に対するアドレス及び
制御信号は、マルチプレクサ１６８′からステージ・レ
ジスタ１２８．１３０を通過し、線１３３を介してＳＦ
３へ出力される。第３図に示されるスクラッチ・パッド
ＳＰ４は、ＳＦ３と同じように制御されるとともに動作
し、線１３５を介して制御及びアドレス情報を受取る。

代替的動作モードとして、ＳＦ３及び５Ｐ４ｔｊ、マイ
クロ命令時間の交互の半サイクルで、ＡＬＵ２０の第２
の入力へデータを交互に与えるようにしてもよい。スク
ラッチ・パッドｓ　ｐ　ｓ　Ｆｉ、その中の第１のロケ
ーションから第１のデータ・ワードを読出し、マイクロ
命令時間の第１の半サイクルで、第６スクラツチ・パッ
ド・ポインタ・フィールド１２２に応答して、上記デー
タ・ワードをＡ　Ｌ　Ｕ　２．０へ出力する。ＳＦ３は
、その中の第２のロケーションから第２のデータ・ワー
ドを読出し、マイクロ命令時間の第２の半サイクルで、
第４スクラツチ・パッド・ポインタ・フィールド１２５
に応答して、上記データ・ワードをＡＬＵ２０へ出力す
る。ＳＦ３及びＳＦ３の双方は、それらのアドレス及び
制御入力を、マルチプレクサ１６８′の出力対の１つへ
接続される。５Ｐ３Ｆｉマイクロ命令時間の第１の半サ
イクルで制御情報を利用し、５Ｐ４Ｆｉ第２の半サイク
ルで制御情報を利用する。

ＡＬＵ２０は、８　Ｍ　Ｈｚの反復速度で動作し、位取
シ装置２３及び丸め装置２６を介して、和の出力をフィ
ードバック用スクラッチ・パッドＳＰ５又は出力用スク
ラッチ・パッドＳＰ６へ与える。

５Ｐ５Ｆｉ、更に処理を行うため、データをＡ　Ｌ　Ｕ
ｌｏへ与えることができる。ＳＦ３は、処理されたデー
タをメイン・メモリ６へ戻す。

更にマイクロ命令ワードは、スクラッチ・パッド・ポイ
ンタ・フィールド１４４（第５図のピッ）２５−３２　
）を含む。アドレス増加器１２０は、８　Ｍ　Ｈｚで動
作するクロックへ接続されたクロック入力、スクラッチ
・パッド・ポインタ・フィールド１４４へ接続されたア
ドレス入力、及び出力を有する。アドレス増加器１２０
は、マイクロ命令時間の第１半サイクルで、その出力へ
スクラッチ・パッド・ポインタ・フィールド１４４を転
送し、第２半サイクルで、その出力においてスクラッチ
・パッド・ポインタ・フィールド１４４を１の値だけ増
加させる。

スクラッチ・パッドＳＰ５は、’８ＭＨｚクロックへ接
続されたクロック入力、アドレス増加器１２０の出力へ
接続されたアドレス入力線１４１、ＡＬＵ２０の出力へ
接続された一一夕入カを有する。ＳＦ３は、マイクロ命
令時間の第１半サイクルで、スクラッチ・パッド・ポイ
ンタ・フィールド１４４に応答して、その中の第１のロ
ケーションへＡＬＵ２０からの第１の結果値を書込む。

ＳＦ３は、マイクロ命令時間の第２半サイクルで、増加
されたスクラッチ・パッド・ポインタ・フィールド１４
４に応答して、ＡＬＵ２０から来た第２の結果値を、そ
の中の第２のロケーションへ書込む。

アドレス増加器１２０の出力は、８ＭＨｚの速度でステ
ージ・レジスタ１４３及び１４４を通過し、アドレス値
及び制御値は、線１４１を介してＳＰ５へ出力される。

ＳＰ、６Ｊ’ｔ、制御ユニット２へ接続され、ＳＰ５と
同じように動作する。

ＡＬＵ２０に関して言えば、ＳＰ３は、その出力をマル
チプレクサ１３．９及び位取り装置２２を介して送るこ
とによシ、そのデータ出力をＡＬＵ２０の第１の入力へ
選択的に接”続させることができる。同様に、ＳＰ３か
らのデータ出力は、マイクロ命令時間の交互の半サイク
ルに、ＡＬＵ２０の第１及び第２の入力へ選択的に接続
されることができる。マイクロ命令時間の第１の半サイ
クルで、スクラッチ・パッド・ポインタ・フィールド１
２２に応答してＳＰ３の第１のロケーションから第１の
データ・ワードが読出されて、ＡＬＵ２０の第１の入力
へ出力されることができる。ＳＰ６は、マイクロ命令時
間の第２の半サイクルで、スクラッチ・パッド・ポイン
タ・フィールド１２４に応答して、その中の第２のロケ
ーションから第２のデータ・ワードを読出し、かつそれ
をＡＬＵ２０の第２人力へ出力することができる。

代替的動作モードにおいて、ＳＰ３は、マイクロ命令時
間の第１半サイクルで、第１のデータ・ワードを、マル
チプレクサ１５９及び位取り装置２２を介してＡＬＵ２
０の第１人力へ出力することができ、ＳＰ４は、マイク
ロ命令時間の第２半サイクルで、第２のデータ・ワード
をＡＬＵ２０の第２人力へ出力することができる。ＳＰ
６は、マイクロ命令時間の第１の半サイクルで、スクラ
ッチ・パッド・ポインタ・フィールド１２２に応答して
、その中の第１のロケーションから第１のデータ・ワー
ドを読出し、それをＡＬＵ２０の第１の入力へ出力する
。ＳＰ４は、マイクロ命令時間の第２の半サイクルで、
スクラッチ・）（ラド・ポインタ・フィールド１２４に
応答して、その中にるる第２のロケーションから第２の
データ・ワードを読出し、それをＡＬＵ２０の第２人力
へ出力する。

制御ユニットの動作の詳細な説明 演算／メモリ・ユニット４が簡単な演算動作を実行して
いる間、制御ユニット２がループを実行する動作を説明
する。表２は、ループを実行する一連のマイクロ命令を
示し、そのループの間に第１６図のタイミング図に示さ
れた演算動作が実行される。

表２において、ページ・フィールド１５４は第５図のピ
ッ）１７−２０に対応し、状況制御フィールド２３０Ｆ
ｉ第５図のビット１３−１６に対応し、ブランチ・スタ
ック・ポインタ・フィールド１５６Ｆｉピツ）８−１１
に対応し、ブランチ制御フィールド２５２はビット４−
７に対応し、メイン・メモリ・ポインタ１４５フイール
ドはビット１１７−１２０に対応し、ｓｐポインタ・フ
ィールド１６２はビット９６−９９に対応し、ＳＰポイ
ンタ・フィールド１６４はビット１０５−１０８に対応
し、制御フィールド１７０はビット１０Ｔ−１０３に対
応し、係数メモリ・ポインタ・フィールド１６０はビッ
ト８０−８３に対応し、ＳＣ／ＲＮＤフィールド１６８
はビット２１−４５．５３−５７．７５−７９に対応し
、ｓｐポインタ・フィールド１２２Ｆｉビット６４−６
７に対応し、制御フィールド１２４はビット７１−７４
に対応し、ＳＰポインタ・フィールド１２３はビット４
２−４５に対応し、制御フィールド１２５はピッ）４９
−５２に対応する。

表２は一連のマイクロ命令ワードを示す。これらのワー
ドは、プログラム・カウンタの番号４１−４９．６０−
６１によりラベルを付されている。

マイクロ命令４１は、マイクロ命令４２−４８から構成
されるループを初期化する。マイクロ命令４１Ｆｉ、「
５」のページ番号、「２」のブランチ・ポインタ、「ル
ープ初期化」のブランチ制御情報を有している。このブ
ランチ制御情報は、初期ループ・カウント・スタック２
１２（第１５図）のページ６に記憶された初期ループ・
カウント値（ポインタ値２）を、現ループ・カウント・
スタック２１４の対応するアドレスへ転送させる。プロ
グラム・カウンタ２０８は１だけ増加され、従ってプロ
グラム・カラン）ｒ　４２　Ｊはループの始めにマイク
ロ命令４２をアドレスする。

ここで、ループが成る期間動作しており、従って演算／
メモリ・ユニット４における演算パイプラインは、完全
に満たされ動作しているものと仮定する。マイクロ命令
４２−４６は、同一のページ番号３ケ使用し、かつブラ
ンチ制御フィールド２３２の中にるる継続命令−を使用
する。この継続命令は、各ステップでプログラム・カウ
ンタ２０８を１だけ増加させる。

第１３図のタイミング図でわかるように、マイクロ命令
４２は、演算／メそり・ユニット達のために次のオペラ
ンドをアクセスするため、メイン・メモリ（ＭＭ　）６
に対してアドレス発生を生じさせる値を、メイン・メモ
リ・ポインタ・フィールド１４５の中に含む。第１３図
及び表２に示されるように、マイクロ命令４３はＳＰポ
インタ・フィールド１６４の中に、メイン・メモリ６か
らアクセスされたオペランドが書込まれるべきＳＰＯの
ロケーションを示すポインタ値を含む。更にマイクロ命
令４５の時、乗算器１２へ入力される係数についてアド
レス発生を行うため、係数メモリ・ポインタ・フィール
ド１６０にエントリイが存在する。次のマイクロ命令４
４において、ＳＰポインタ・フィールド１６２には、マ
イクｂ命令時間ＳＣ１の間にＡＬＵｌｏへ読出されるべ
きオペランドのＳＰＯにおけるアドレスを示すエントリ
イが存在する。更に制御フィールド１７０には、マイク
ロ命令時間ＳＣ１の間にＳＰＯからのオペランドを加算
すべきことを加算器へ命するエントリイが存在する。Ａ
ＬＵｌｏからの傘針は乗算器１２へ出力され、マイクロ
命令時間の第２半分ＳＣ２の間で利用可能となる。従っ
て乗算器１２Ｆ′ｉ、第１３図に示されるように、マイ
クロ命令時間の第２半分、ＳＣ２と続くマイクロ命令時
間の第１半分ＳＣ１の間に、その乗算を実行することが
できる。

次のマイクロ命令４５の間に、マイクロ命令時間の第２
半分で、位取シ動作が位取り装置２２の中で実行される
。位取り動作は、マイクロ命令４５のフィールド１６８
によって制御される。

マイクロ命令４６では、マイクロ命令時間の第１半分Ｓ
Ｃ１の間に第１のスクラッチ・パッド及びＡＬＵ２０の
動作が実行され、マイクロ命令時間の第２半分ＳＣ２の
間に、第２のスクラッチ・パッド及びＡＬＵ２０の動作
が実行される。ＳＰポインタ・フィールド１２２は、マ
イクロ命令時間の最初の半分でＳＦ３の指定されたロケ
ーションからＡＬＵ２０へオペランドを転送させるため
のエントリイを有し、制御フィールド１２４は、マイク
ロ命令時間の最初の半分で指定さｔた加算器動作を実行
させるためのエントリイを有する。次に、マイクロ命令
時間の第２半分の間に、ＳＰポインタ・フイ、−ルド１
２３はＳＦ３からＡＬＵ２０へオペランドを転送するた
めのエントリイを有し、制御フィールド１２５Ｆｉ、マ
イクロ命令時間の第２半分の間にオペランドの加算を制
御するエントリイを有する。フィールド１６８は、マイ
クロ命令時間の第２半分の間に位取り動作、を制御する
エントリイを有する。

マイクロ命令４７のブランチ制御フィールド２６２は、
ループ・カウント減少命令を含む。この命令は、マイク
ロプログラム・シーケンサ′５８のループ制御論理２１
０をして、現ループ・カウント・スタック２１４からア
クセスされたループ・カウント値を１にけ減少させ、こ
の減少値でスタック２１４の上記ループ・カウント値と
置換する。

更に、マイクロ命令４７は、メイン・メモリ・ポインタ
・フィールド１４５に、メイン・メモリのためにアドレ
ス発生動作を開始させるエントリイを含む。それは、演
算パイプライン動作の結果を記憶させるためのものでる
る。更に、マイクロ命令４７Ｆｉ、フィールド１６８に
エントリイを含む。

このエントリイは、丸め装置２６をして、演算パイプラ
イン（演算／メモリ・ユニット４）における演算動作の
結果について所望の丸め動作を実行させる。

マイクロ命令４８は、ブランチ制御フィールド２５２に
エントリイを含む。このエントリイは、ループ・カウン
ト関数のブランチに対する命令でるる。ブランチ・スタ
ック・ポインタ１５６は、カウント関数ブランチ・スタ
ック２１８の関数として、ベージ３のロケーションに対
するブランチ・ポインタ値を含む。スタック２１８は、
現在動作されつつるるループの先頭のためにマイクロ命
令アドレス４２を含′む。カウント関数ブランチ（ＢＦ
ＣＵ）命令は、スタック２１８をして、値’４２をプロ
グラム・カウンタ２０８へ出力させる。デコード論理２
０６は、プログラム・カウンタ２０８をして、値４２を
ｐｃの新しい値として、マイクロプログラム記憶装置３
９へ通過させるが、それはデコード論理２０６が、第１
５図のゼロ検出器２２８からゼロ検出信号を検出しなか
った時に限られる。もし検出しておれば、ループ・カウ
ントがゼロへ減少しており、ループ動作が完了したこと
を示す。もしデコード論理２０６がゼロ検出器２２８か
らのゼロ検出信号を検出すると、それは、プログラム・
カウンタ２０８へ、現在のプログラム・カウント（ＰＣ
）値４８が１だけ増加されるべきでるり、新しいＰＣ値
４９が、マイクロプログラム記憶装置５？から次の命令
をアクセスするだめのアドレスとして使用されるべきこ
とを知らせる。これによって、プログラムは現在のルー
プから脱出する。

表２のマイクロ命令４９は、ブランチ制御フィールド２
５２に、条件付きブランチ命令ＣＢ５０のエントリイを
含む。これは、指定された条件が満足されているかどう
かを決定するため、条件ビット・レジスタ２３４がデコ
ード論理２０６によってテストされることを要求する。

もし条件が満足されていれば、マイクロ命令４９の状況
制御フィールド２３０にめるエントリイは、ブランチパ
アドレス・スタック２１６のブランチ・スタック・ポイ
ンタ・フィールド１５６で指定されたロケーションへの
ブランチ動作を指定する。これはスタック２１６からの
条件付きブランチ・アドレスのアクセスを生じる。この
ブランチ・アドレスは、プログラム・カウントの新しい
値として、プログラム・カウンタ２０８へ出力される。

この値はプログラム・カウンタ２０８を通過し、マイク
ロプログラム記憶装置６９ヘアドレス入力として印加さ
れる。例として、ブランチ・アドレス・スタック２１６
からアクセスされた新しいｐｃ値は、命令番号６０とす
る。マイクロ命令６０は、新しいページ番号５を有する
とともに、そのブランチ制御フィールド２６２に継続命
令を有する。以上の説明によって、１つのプログラム・
サブルーチンから他のプログラム・サブルーチンへ、容
易にかつ柔軟性をもって変更がなされ得ることがわかる
。

無条件ブランチ動作及び条件付きブランチ動作第２４図
は無条件ブランチ及び条件付きブランチの制御を示す。

一連のマイクロ命令１０及び１１が無条件ブランチによ
って一連のマイクロ命令３０−３４へ行き、そこで条件
付きブランチが実行されて、一連の命令４０−４４へ行
き、更に条件付きブランチによって命令１２へ行くもの
と仮定する。第２４図に示されるように、マイクロ命令
１０は、ブランチ制御フィールド２３２に継続命令を含
む。これは、プログラム・カウンタ２０８をして、現在
のプログラム・カウント（ＰＣ）値を１だけ増加させ、
その値を次のマイクロ命令アドレスとして印加する。新
しいＰＣ値１１はマイクロ命令１１にアクセスするが、
マイクロ命令１１ｔ／′ｉ、ブランチ制御フィールド２
３２に無条件ブランチ（ＵＢ）命令を含む。ブランチ・
アドレス・スタック２１６は、マイクロ命令１１によっ
て指定されたページ番号及びブランチ・スタック・ポイ
ンタ番号アドレスでアクセスされる。スタック２１６か
らアクセスされた無条件ブランチ・アドレスは、新しい
ｐｃ値でるり、これを３．０と仮定する。この値３０は
、プログラム・カウンタ２０８を通り、新しいアドレス
としてマイクロプログラム記憶装置６９へ印加される。

新しいシーケンスのマイクロ命令３０−３４へブランチ
すると、マイクロ命令５０はブランチ制御フィールド２
６２に継続命令を含む。この命令は、プログラム・カウ
ンタ２０８をして、ｐｃ値を１だけ増加させ、ＰＣ値３
１を生じる。次のマイクロ命令６１は、ブランチ制御フ
ィールド２５２に継続命令を含み、プログラム・カウン
タ２０８をして、ｐｃ値を１だけ増加させ、ｐｃ値３２
を生じる。状況制御フィールド２３０は、条件ピント・
レジスタＣｏ２３４をゼロヘセットさせる命令を含む。

マイクロ命令６２は、ブランチ制御フィールド２３２に
、条件付きブランチ命令ＣＢ５０を含む。これは、デコ
ード論理２０６をして条件ビット・レジスタ２３４の状
態を検査せしめ、もし条件ビットが１でめれば、ブラン
チ・スタック・ポインタ・フィールド１５６で指定され
たロケーションへブランチさせる。条件ビットはゼロヘ
セットされているから、条件は満足されず、プログラム
・カウンタ２０８は、デコード論理２０６によってＰＣ
値を１だけ増加するよう命令され、値６３を生じる。

マイクロ命令５６はブランチ制御フィールド２３２に継
続命令を含む。これは、プログラム・カウンタ２０８を
して、ＰＣ値を１だけ増加させ、値３４を生じる。この
マイクロ命令時間中、状況制御フィールド２５０は、条
件ビット・レジスタ２６４を１ヘセントさせる命令を含
む。次のマイクロ命令３４は、レジスタ２３４の状態を
テストする条件付きブランチ命令ＣＢ５０でるる。今や
条件ビットは１でめるから、デコード論理２０６は、ブ
ランチ・アドレス・スタック２１６をして、マイクロ命
令５４の中で指定されたページ番号及びブランチ・スタ
ック・ポインタ番号のところに記憶されたアドレス値を
、新しいＰＣ値として出力させる。デコード論理２０６
は、プログラム・カウンタ２０８をして、この新しいＰ
Ｃ値（４０であると仮定する）を、マイクロプログラム
記憶装置６９への新しいアドレス入力として通過させる
。条件ビットのセットは、第２４図のマイクロ命令５１
及び３３で示されるように、状況制御フィールド２５０
からの命令によって明示的に実行されることができ−る
。

同じようにして、マイクロ命令４０−４４の動作が実行
される。マイクロ命令４０及び４１は継続を要求する。

マイクロ命令４２の間に、状況制御フィールド２５０は
、ＡｌＨ２０の符号に基いて条件ビットをセットするよ
う要求する。その時間におけるＡＬＵ符号値が正である
ものと仮定すると、条件ビット・レジスタ２３４はゼロ
ヘセットされる。マイクロ命令４２の間、条件行きブラ
ンチ命令ＣＢ５０は条件ビットのテストを行う。条件ビ
ットはゼロでめるから、ブランチはとられず、ＰＣ値は
１だけ増加されて、値４３を生じる。

マイクロ命令４３の間、状況制御フィールド２３０は、
条件ビットをＡｌＨ３０の符号値ヘセントするよう求め
る。符号値幅員でるると仮定すると、条件ビットは１ヘ
セントされる。マイクロ命令４４は、ブランチ制御フィ
ールド２３２に条件付きブランチ命令ＣＢ５０を含む。

これは条件ビン。、トのテストを要求する。今や条件ビ
ットは１であるから、ブランチ・アドレス・スタック２
１６はマイクロ命令４４に含まれるページ番号及びブラ
ンチ・スタック・ポインタ番号に基いてアクセスされ、
了ドレス値が新しいＰＣ値（１２であると仮定する）と
して出力される。値１２は、プログラム・カウンタ２０
８を通って、次のマイクロ命令に対する新しいマイクロ
命令アドレスとして、マイクロプログラム記憶装置５９
のアドレス入力へ送られる。以上の説明に＠うて、１つ
のプログラム・サプルーチｌから他のプログ□ラム・サ
ブルーチンへの変化が、容易にかつ柔軟性をもってなさ
れ得ることがわかる。

ブランチ・アンド・リンク動作 第２３図を参照して、ブランチ・アンド・リンク動作を
説明する。マイクロ命令５０及び５１で始まる一連の命
令は、マイクロ命令７０−７９へブランチ及びリンク動
作を行い、リターン命令は、マイクロ命令７９でプログ
ラムをマイクロ命令５２以下のシーケンスへ戻す。マイ
クロ命令５０は、ブランチ制御フィールド２３２に継続
命令を含み、これは次のＰＣ値を５１にする。マイクロ
命令５１はブランチ制御フィールド２３２にブランチ・
アンド・リンク（ＢＡＬ　）命令を含み、これは５１の
ｐｃ値を１だけ増加して５２の値にする。この値は、デ
コード論理２０６の制御の下に、プログラム・カウンタ
２０８によって、ブランチ・アンド・リンク・アドレス
記憶装置２２０の入力へ転送される。５２の値は、記憶
装置２２０のモジュロＮカウンタ２２２によってアドレ
スされたロケーションに記憶される。次にデコード論理
２０６は、記憶装置２２０における次の記憶動作のため
に、モジュロＮカウンタ２２２を制御して、そのアドレ
ス値を１だけ増加する。記憶装置２２０における記憶ロ
ケーションの数を１６とすれば、Ｎ＝１６でるり、モジ
ュロＮカウンタ２２２はモジュロ１６カウンタでるる。

マイクロ命令５１にるるブランチ・アンド・リンク命令
は、デコード論理２０６をして、ブランチ・アドレス・
スタック２１６へ信号を発生せしめて、マイクロ命令５
１０ページ値及びブランチ・スタック・ポインタ値によ
って指定されたロケーションへアクセスさせる。そのよ
うにしてアクセスされたアドレス値が７０でろると仮定
すると、その値は、ＰＣの新しい値としてプログラム・
カウンタ２０８へ出力される。次に７０の値は、プログ
ラム・カウンタ２０８を介して、マイクロプログラム記
憶装置３９のアドレス入力へ、ブランチが生じたマイク
ロ命令のアドレスとして送られる。第２３図において、
マイクロ命令７９がアクセスされるまで、マイクロ命令
７０及び７８がブランチ制御フィールド２３２に継続命
令を有していることを示している。

マイクロ命令７９はブランチ制御フィールド２５２にリ
ターン命令を含む。これは、デコード論理２０６を′し
て、モジュロＮ力やンタ２２２を減少せしめ、かつその
減少した値をブランチ・アンド・リンク・アドレス記憶
装置２２０へ印加せしめる。次に記憶装置２２０は、前
に記憶された５、−゛ ２の値を新しいＰＣ値としてプログラム・カウンタ２０
８へ出力するよう制御される。次にプログラム・カウン
タ２．０８Ｈ１５２の値をプログラムのリターン・アド
レスとして、マイクロプログラム記憶装置３９のアドレ
ス入力へ送るように、デコード論理２０６によって制御
される。次に、プログラムはマイクロ命令５２．５３と
いうように継続する。

かくて、制御スタック、メモリ・ポインタ・スタックの
ために共通のページ値をマイクロ命令によって指定し、
かつマイクロ命令の中にブランチ動作命令、記憶装置ア
クセス命令、及び演算動作命令を含ませることによって
、制御の統一性が得られ、その結果、ループ及びブラン
チ制御動作と、記憶装置アクセス動作と、パイプライン
式演算動作との緊密に結合された制御が達成され、処理
タスクの変化に対して、即時のかつ柔軟性るる応答が得
られることがわかる。

【図面の簡単な説明】

第１図は制御ユニット及び演算／メモリ・ユニットの機
能的ブロック図、第２図は複数の機能プロセッサ・ユニ
ットを使用する分散処理システムのシステム・ブロック
図、第５図は演算／メモリ・ユニットの機能的ブロック
図、第４図はメイン・メ％　リ・モジュールの相互接続
を示す機能的ブロック図、第５図はマイクロ命令のフォ
ーマットを示す図、第６図は有限インパルス応答濾波計
算を実行している時の演算／メモリ・ユニットのデータ
・フロー図、第７図は有限インパルス応答濾波計算に対
するスクラッチ・バンド・メモリ・アドレス増加の実行
を示すデータ・フロー図、第８図はスクラッチ・パッド
・モジュール加算器の機能的ブロック図、第９図１ｄ４
点高速フーリエ変換バターフライ計算を実行している時
の演算／メモリ・ユニットのデータ・フロー図、第１０
図は時間遅延ビーム形成計算を実行している時の演算／
メモリ・ユニットのデータ・フロー図、第１１図はメイ
ン・メモリ構成の機能的ブロック図、第１２図は回帰バ
ッファ概念を示す略図、第１５図はプロセッサ・タイミ
ングに対するタイミング図、第１４図蝉機能処理ユニッ
トの機能ブロック図、第１５図はマイクロプログラム・
シーケンサの機能ブロック図、第１６図はマイクロプロ
グラム記憶装置及び係数記憶装置の機能ブロック図、第
１７図は乗算器係数コントローラの機能的ブロック図、
第１８図はスクラッチ・パッド・メモリ・アドレス選択
のための動作図、第１９図はメイン・メモリ・アドレス
発生器の機能ブロック図、第２０図は制御スタック、メ
イン・メモリ・ポインタ・スタック、及び係数メモリ・
ポインタ・スタックをページ・アドレスに〜よって統一
的に制御することを示す全体的機能ブロック図、第２１
図は制御ユニット２の詳細な機能ブロック図、第２２図
はループ制御動作の順次的流れ図、第２３図はブランチ
・アンド・リンク動作の順次的流れ図、第２４図は無条
件／条件付きブランチ動作の順次的流れ図でるる。 ２・・・・制御ユニット、４・・・・演算／メモリ・ユ
ニット、６・・・・メイン・メモリ、１０′、２０′・
・・・加算機能、１２・・・・乗算器、１４・・・・ス
タック、１６・・・・スクラッチ・パッド、１８・・・
・アドレス発生器、２４・・・・係数記憶装置、６８・
・・・マイクロプログラム・シーケンサ、３９・・・・
マイクロプログラム記憶装置、１５４・・・・ページ・
アドレス・フィールド、１５６・・・・ブランチ・スタ
ック・ポインタ・フィールド、１２２．１２３．１４４
．１６２、ｉ６４・・・・スクラッチ・パッド・ポイン
タ・フィールド、１４５・−・・・、メイン・メモリ・
ポインタ・フィールド、１２４．１２５．１７０・・・
・演算エレメント制御フィールド、２００・・・・制御
フィールド、２０２・・・・演算フィールド、２０４・
・・・記憶フィールド、２０６・・・・デコード論理（
シーケンス・デコーダ）、２０８・・・・プログラム・
カウンタ、２１０・・・・ループ制御論理（減算器）、
２１２・・・・初期ループ・カウント・スタック、２１
４・・・・現ループ・カウント・スタック、２１６・・
・・ブランチ・アドレス・スタック、２１８・・・・カ
ウント関数ブランチ・スタック、２２０・・・・ブラン
チ・アンド・リンク・アドレス記憶装置、２２８・・・
・ゼロ検出器。 出願　人　インターナシ四カル・ビジネス・マシーンズ
・コーポレークタン手　　続　　補　　正　　書（自発
） 昭和５７年１０月２７日 特許庁長官　若　杉　和　夫　殿 １、事件の表示 昭和５７年　特許願　第　１５４７３０号２、発明の名
称 コンピュータ制御装置 五補正をする者 事件との関係　　特許出願人 住　所　アメリカ合衆国１０５０４、ニューヨーク州ア
ーモンク（番地なし） ４、代理人 住　所　郵便番号　１０６ 東京都港区六本木−丁目４番３４号 第２１森ビル 日本アイ・ビー・エム株式会社内 ５、補正命令の日付 昭和　−年−−一」−一日 ６、補正の対象 （１）図面 （２）委任状 （３）優先権証明書 ７　補正の内容 （１）添付複写図に未配の如く、第１図中の＆照番−号
「１０」をｒｌ［１’−１に補正し「２０」を「２０′
」に補正する２、 （２）委任状を別紙のとおりに補正する３゜（３）優先
権証明書全別紙のとおりに補正する３゜８、添付書類

Claims (1)

1. 【特許請求の範囲】 下記の構成要件（イ）乃至チ）を具備するコンピュータ
   のための制御装置。 （イ）ページ・アドレス・フィールド・ブランチ制御フ
   ィールド、及びブランチ・スタック・ポインタ・フィー
   ルドを含む制御フィールド群、演算フィールド群、及び
   記憶フィールド群含有する複数のマイクロ命令ワードを
   記憶し、かつアドレス入力及び上記マイクロ命令ワード
   の出力を有するマイクロ命令ワード中。 （ロ）上記マイクロ命令記憶装置へ接続され、クロック
   信号を所定の反復速度で発生して、上記マイクロ命令記
   憶装置から上記所定の反復速度で上記マイクロ命令ワー
   ドを出力させるクロック手段。 それぞれのマイクロ命令ワードは、対応するマイクロ命
   令時間の叩に上記アドレス入力へ印加されたアドレスに
   従ってアクセスされる。 （／ウ　　上記クロック手段へ接続されたクロック入力
   、上記マイクロ命令ワード出力のブランチ制御フィール
   ドへ接続された入力、及び出力を有し、上記所定の反復
   速度で上記マイクロ命令ワード中のブランチ制御命令を
   デコードするシーケンス・デコーダ。 に）上記マイクロ命令ワード出力のページ・アドレス・
   フィールドへ接続されたページ・アドレス入力、上記マ
   イクロ命令ワード出力のブランチ・スタック・ポインタ
   ・フィールドへ接続されたポインタ・アドレス人力、上
   記シーケンス・デコーダの出力へ接続された制御入力、
   および出力を有し、複数のページ群の中にマイクロ命令
   ループ開始地点アドレスを記憶するループ・カウント関
   数アドレス・スタック。上記ページ群の各々は上記ペー
   ジ・アドレス入力によってアクセスされ、各ページ群は
   上記ポインタ・アドレス入力によってアクセスされる複
   数のループ開始地点アドレスを有し、かつ上記ループ・
   カウント関数アドレス・スタックは、上記マイクロ命令
   記憶装置から出力された最新のマイクロ命令ワードがル
   ープ終了命令を有する旨の衣示信号を上記シーケンス・
   デコーダが出力したことに応答して、新しいループ開始
   地卓アドレスを出力する。 （ホ）上記マイクロ命令ワード出力のページ・アドレス
   ・フィールドへ接続されたページ・アドレス入力、上記
   マイクロ命令ワード出力のブランチ・スタック・ポイン
   タ・フィールドへ接続されたポインタ・アドレス入力、
   上記シーケンス・デコーダの出力へ接続された制御入力
   、入力及び出力を有し、複数のページ群に現在のマイク
   ロ命令ループ・カウントを記憶する現ループ・カウント
   ・スタック。１記ページ群の各々は上記ページ・アドレ
   ス入力によってアクセスされ、各ページ群は上記ポイン
   タ・アドレス入力によってアクセスされる複数のループ
   ・カウントを有し、かつ上記現ループ・カウント・スタ
   ックは、上記マイクロ命令記憶装置から出力された最新
   のマイクロ命令ワードのブランチ制御フィールドがルー
   プ終了命令を一有する旨の衣示信号を上記シーケンス・
   デコーダが出力したことに応答して、新しいループ・カ
   ウントを出力する。 （へ）上記現ループ・カウント・スタックの出力へ接続
   された入力、及び上記現ループ・カウント・スタックの
   入力へ接続された出力を有し、ループ・カウント入力値
   を１だけ減少させ、減少された値を上記現ループ・カウ
   ント・スタックの入力へ新し、い現ループ・カウントと
   して出力する減算手段。 （ト）上記減算手段の出力へ接続された入力、及び上記
   シーケンス・デコーダの入力へ接続された出力を有し、
   減少された上記現ループ・カウントがゼロである時、ゼ
   ロ検出信号を上記シーケンス・デコーダへ出力するゼロ
   検出器。 （イ）上記クロック手段へ接続されたクロック入力、上
   記ループ・カウント関数アドレス・スタックの出力へ接
   続された入力、上記シーケンス・デコーダの出力へ接続
   された制御入力、上記マイクロ命令記憶装置のアドレス
   入力へ接読された出力を有し、かつ上記マイクロ命令記
   憶装置から出力された最新のマイクロ命令ワードのアド
   レスをグログラム・カウントとして記憶し、上記プログ
   ラム・カウントを上記所定の反復速度で１だけ増加させ
   て次のマイクロ命令記憶装置アドレスとするプログラム
   ・カウンタ。該プログラム・カウンタは、上記マイクロ
   命令記憶装置から出力された最新のマイクロ命令ワード
   のブランチ制御フィールドがループ終了命令を有する旨
   の衣示信号を上記シーケンス・デコーダが出力した時、
   該シーケンス・デコーダが上記ゼロ検出器から上記ゼロ
   検出信号を受取っていないことに応答して、上記ループ
   ・カウント関数アドレス・スタックから上記ループ開始
   地点アドレスを出力させる。 （以下余白）