JPS58109947A - シミユレ−ト装置 - Google Patents
シミユレ−ト装置Info
- Publication number
- JPS58109947A JPS58109947A JP56208401A JP20840181A JPS58109947A JP S58109947 A JPS58109947 A JP S58109947A JP 56208401 A JP56208401 A JP 56208401A JP 20840181 A JP20840181 A JP 20840181A JP S58109947 A JPS58109947 A JP S58109947A
- Authority
- JP
- Japan
- Prior art keywords
- program
- bug
- information
- phase
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、データ処理装置のプログラムをデバッグす
るために用いるシミュレート装置に関する。
るために用いるシミュレート装置に関する。
従来、この樵の装置として第１図に示すものがあった。
第１図において、メモリを内蔵している処理装置１、入
力装置２及び出力装置３を備えたものがあった。このシ
ミュレート装置によりプログラムのデバッグを行う場合
は、まず入力装置２を介して処理装置１内のメモリにデ
バッグ対象のプログラムを格納する。次に処理装置１に
実行指示のコマシトを与え、プログラムをシミュレート
・ベースで実行させる。プログラムの処理過程における
各種情報、処理結果等を適宜出力装置３に出力し【表示
する。プログラムのデバッグ員は、出力装置３に表示さ
れた情報を読み取り、バッグを検出したときはその原因
を解析してデバッグしながらデバッグ作業を進行させる
。
力装置２及び出力装置３を備えたものがあった。このシ
ミュレート装置によりプログラムのデバッグを行う場合
は、まず入力装置２を介して処理装置１内のメモリにデ
バッグ対象のプログラムを格納する。次に処理装置１に
実行指示のコマシトを与え、プログラムをシミュレート
・ベースで実行させる。プログラムの処理過程における
各種情報、処理結果等を適宜出力装置３に出力し【表示
する。プログラムのデバッグ員は、出力装置３に表示さ
れた情報を読み取り、バッグを検出したときはその原因
を解析してデバッグしながらデバッグ作業を進行させる
。
従来のシミュレート装置は、以上のようｔ構成されてい
るので、デバッグ員としてデバッグ対象のプログラム及
びその設計アルゴリズムについて十分な知識を必要とし
、プログラムにバグがあると、それを除去しない限り、
処理を進行させても無意味なものとなるので、その都度
デバッグ処理をしなければならず、非常圧効率が悪い欠
点があった◎ この発明は、上記のような従来のものの欠点を除去する
ため罠なされたもので、デバッグ対象の１０グラムの各
フェーズ終了毎に実行結果を定義装置により定義された
情報と比較をし、一致が得られなかったときヲ讐バッグ
の存・在を示す誤り検出情報を出力装置に出力し、かつ
誤りのある実行結果を定義装置の正しい情報により置換
し二上記プ゛ログラムのデバッグ作業を進行させること
により、デバッグ作業を効率良く実行できるシミュレー
ト装置を提供することを目的とする。
るので、デバッグ員としてデバッグ対象のプログラム及
びその設計アルゴリズムについて十分な知識を必要とし
、プログラムにバグがあると、それを除去しない限り、
処理を進行させても無意味なものとなるので、その都度
デバッグ処理をしなければならず、非常圧効率が悪い欠
点があった◎ この発明は、上記のような従来のものの欠点を除去する
ため罠なされたもので、デバッグ対象の１０グラムの各
フェーズ終了毎に実行結果を定義装置により定義された
情報と比較をし、一致が得られなかったときヲ讐バッグ
の存・在を示す誤り検出情報を出力装置に出力し、かつ
誤りのある実行結果を定義装置の正しい情報により置換
し二上記プ゛ログラムのデバッグ作業を進行させること
により、デバッグ作業を効率良く実行できるシミュレー
ト装置を提供することを目的とする。
以下、この発明の一実施例を図について説明する。第２
図において、入力装置２と処理装置１との間には、デバ
ッグ対象のプログラムの各フェーズ毎に定義されるべき
情報を記憶したメモリを有する定義装置４が接続される
。その他は第１図と同一部分よりなる。
図において、入力装置２と処理装置１との間には、デバ
ッグ対象のプログラムの各フェーズ毎に定義されるべき
情報を記憶したメモリを有する定義装置４が接続される
。その他は第１図と同一部分よりなる。
ここで、処理装置１のメモリは、第３図に示すようなメ
モリ・マツプを形成して情報を記憶している。第３図に
おいて、上から順に領域Ａは管理プログラム、領域Ｂは
シミュレータ・プログラム、領域Ｃはデバッグ対象のプ
ログラム、領域りは領域Ｃのプログラムの作業データを
それぞれ格納する領域である。
モリ・マツプを形成して情報を記憶している。第３図に
おいて、上から順に領域Ａは管理プログラム、領域Ｂは
シミュレータ・プログラム、領域Ｃはデバッグ対象のプ
ログラム、領域りは領域Ｃのプログラムの作業データを
それぞれ格納する領域である。
定義装置４のメモリは、第４図に示すようなメモリ・マ
ツ／を形成して情報を記憶している。第４図において、
上から順に、領域Ｅは管理プログラム、領域Ｆは入出力
条件を定義する情報のリスト、領域Ｇは入出力データを
格納する領域である。
ツ／を形成して情報を記憶している。第４図において、
上から順に、領域Ｅは管理プログラム、領域Ｆは入出力
条件を定義する情報のリスト、領域Ｇは入出力データを
格納する領域である。
次の表はこの発明のシミュレート装置のプログラム仕様
を記載した書式図である。
を記載した書式図である。
次に第５図を参照して動作を説明する。処理装置１及び
定義装置４をスタートさせると、それぞれのメモリの管
理プログラムに従い、それらは処理を逐次実行する。即
ち、処理５において、入力されたコマンドを解析する。
定義装置４をスタートさせると、それぞれのメモリの管
理プログラムに従い、それらは処理を逐次実行する。即
ち、処理５において、入力されたコマンドを解析する。
判断６において、コマンドがシミュレートのものかどう
かを判断し。
かを判断し。
ノー（Ｎ）のときはこの発明の動作には関係のない他の
処理Ｔを実行し、イエス（Ｙ）のときは定義装置４に対
し、入出力定義情報の送信を要求するための処理８を実
行する。一方、定義装置４は処理９によるイニシャライ
ズ後、処理装置１から処理８による要求を受信するのを
判断１０で待機しており、これを受信すると、そのメモ
リから入出力定義情報を読み出す処理１１を実行し、こ
の情報が終了コードか否かを判断１２で判断し、イエス
のときはデバッグ処理を終了し、ノーのときは入出力定
義情報を処理装置１に送信する。
処理Ｔを実行し、イエス（Ｙ）のときは定義装置４に対
し、入出力定義情報の送信を要求するための処理８を実
行する。一方、定義装置４は処理９によるイニシャライ
ズ後、処理装置１から処理８による要求を受信するのを
判断１０で待機しており、これを受信すると、そのメモ
リから入出力定義情報を読み出す処理１１を実行し、こ
の情報が終了コードか否かを判断１２で判断し、イエス
のときはデバッグ処理を終了し、ノーのときは入出力定
義情報を処理装置１に送信する。
処理装置１は、入出力定義情報を受信すると、判断１４
を抜は出し、判断１４で終了か否かを判断シ、イエスの
ときはメモリの領域ＤＫ入出力定義情報をセットする。
を抜は出し、判断１４で終了か否かを判断シ、イエスの
ときはメモリの領域ＤＫ入出力定義情報をセットする。
処理１７では当該のフェーズｎの処理を実行し、この実
行結果と入出力定義情報とが一致するか否かを判断１８
で調べ、イエスのときは処理８に戻り、ノーのときはバ
ッグの存在を示す誤り検出情報を処理１９により出力装
ｇＩＩ１３へ出力し、続いて処理２０によりフェーズｎ
の処理結果を受偏した入出力データにより更新してから
処理８に戻る。つまり、バッグがあっても、そこで１０
グラムをストラグさせることなく、定義装置４から読み
出した入出力定義情報を用いてフェーズｎの処理を終結
させ、次のフェーズｎ＋１のデバッグ作業への進行を可
能にさせる。
行結果と入出力定義情報とが一致するか否かを判断１８
で調べ、イエスのときは処理８に戻り、ノーのときはバ
ッグの存在を示す誤り検出情報を処理１９により出力装
ｇＩＩ１３へ出力し、続いて処理２０によりフェーズｎ
の処理結果を受偏した入出力データにより更新してから
処理８に戻る。つまり、バッグがあっても、そこで１０
グラムをストラグさせることなく、定義装置４から読み
出した入出力定義情報を用いてフェーズｎの処理を終結
させ、次のフェーズｎ＋１のデバッグ作業への進行を可
能にさせる。
なお、上記実施例では定義装置により各フェーズ毎に処
理装置へ与える定義情報がバッチ処理形式になっている
が、会話形式であってもよく、上記実施例と同°様の効
果を奏する。
理装置へ与える定義情報がバッチ処理形式になっている
が、会話形式であってもよく、上記実施例と同°様の効
果を奏する。
以上のよ５に、この発明によれば、プログラムにバッグ
が存在しても強制的に修正をし、かつ外部にその存在を
通知”してプログラムの進行を可能にしたので、デバッ
グ作業の効率を高めることが
が存在しても強制的に修正をし、かつ外部にその存在を
通知”してプログラムの進行を可能にしたので、デバッ
グ作業の効率を高めることが
第１図は従来のシミュレート装置のブロック図。
Ｗ、２図はこの発明の一実施例によるシミュレート装置
のブロック図、第３図は第２図に示す処理装置のメモリ
・マツプ図、第４図は第２図に示す定義装置のマツプ図
、第５図は第２図に示すシミュレート装置の７０−チャ
ートである。 １−・・処理装置、２・・・入力装置、３・・・出力装
置、４・・・定義装置。 なお、図中、同一符号は同−又は相当部分を示すＯ 代理人 葛野信−（ほか１名） ｌＩ１図 ＃４図 第 、３ 図 持、；′「庁長官殿 １ 、 １ｆ ｒ’ｌ’ Ｃ”）表示 特願昭８
６〜２０８４０１号？１発明の名称 シミュレート装置 ３ ン山市を４−るｈ ：モ、６．２３ ５、補正の対象 （１）明細書の発明の詳細な説明の欄 （２）図面 ６、補正の内容 （１）明細書第４頁第９行から第１゛０行に「シミュレ
ート装置のプログラム仕様を」とあるのを「シミュレー
ト装置によシブバッグを行なうプログラムのプログラム
仕様を」と補正する。 （２）明細書第６頁第１９行に「判断１４で終ｆか否か
を」とあるのを「判断１５で終了か否かを」と補正する
。 （３）明細書第６頁第２０行に「イエスのときは」とあ
るのを「ノーのときは」と補正する。 （４）別紙の通シ第２図を補正する。 ７、添付書類の目録
のブロック図、第３図は第２図に示す処理装置のメモリ
・マツプ図、第４図は第２図に示す定義装置のマツプ図
、第５図は第２図に示すシミュレート装置の７０−チャ
ートである。 １−・・処理装置、２・・・入力装置、３・・・出力装
置、４・・・定義装置。 なお、図中、同一符号は同−又は相当部分を示すＯ 代理人 葛野信−（ほか１名） ｌＩ１図 ＃４図 第 、３ 図 持、；′「庁長官殿 １ 、 １ｆ ｒ’ｌ’ Ｃ”）表示 特願昭８
６〜２０８４０１号？１発明の名称 シミュレート装置 ３ ン山市を４−るｈ ：モ、６．２３ ５、補正の対象 （１）明細書の発明の詳細な説明の欄 （２）図面 ６、補正の内容 （１）明細書第４頁第９行から第１゛０行に「シミュレ
ート装置のプログラム仕様を」とあるのを「シミュレー
ト装置によシブバッグを行なうプログラムのプログラム
仕様を」と補正する。 （２）明細書第６頁第１９行に「判断１４で終ｆか否か
を」とあるのを「判断１５で終了か否かを」と補正する
。 （３）明細書第６頁第２０行に「イエスのときは」とあ
るのを「ノーのときは」と補正する。 （４）別紙の通シ第２図を補正する。 ７、添付書類の目録
Claims (1)
- デバッグ対象のプログラムをシミュレート・ペースで実
行し、該プログラムの各フェーズ終了毎に実行結果と予
め定義した情報とを比較し、一致が得られないときはバ
ッグの存在を示す誤り検出情報を外部に出力し、かつ上
記実行結果を上記情報により置換して上記プログラムの
デバッグ処理を進行させる処理装置と、上記予め定義し
た情報を記憶したメモリを有し、上記各フェーズ毎に上
記情報を上記メモリから読み出して上記処理装置に送信
する定義装置とを備えたシミュレート装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208401A JPS58109947A (ja) | 1981-12-23 | 1981-12-23 | シミユレ−ト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208401A JPS58109947A (ja) | 1981-12-23 | 1981-12-23 | シミユレ−ト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58109947A true JPS58109947A (ja) | 1983-06-30 |
Family
ID=16555637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56208401A Pending JPS58109947A (ja) | 1981-12-23 | 1981-12-23 | シミユレ−ト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58109947A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS638842A (ja) * | 1986-06-27 | 1988-01-14 | Fujitsu Ltd | デジタル信号プロセツサの制御ソフトウエア試験装置 |
| JPH01312641A (ja) * | 1988-06-13 | 1989-12-18 | Nec Corp | オンラインのバッチテスト方式 |
-
1981
- 1981-12-23 JP JP56208401A patent/JPS58109947A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS638842A (ja) * | 1986-06-27 | 1988-01-14 | Fujitsu Ltd | デジタル信号プロセツサの制御ソフトウエア試験装置 |
| JPH01312641A (ja) * | 1988-06-13 | 1989-12-18 | Nec Corp | オンラインのバッチテスト方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102981956A (zh) | overlay符号表建立和查找的方法、装置及程序调制系统 | |
| JPS58109947A (ja) | シミユレ−ト装置 | |
| CN104915295A (zh) | 游戏软件调试方法及装置 | |
| JP5120103B2 (ja) | デバッグ方法およびデバッグプログラム | |
| JPH0728630A (ja) | プログラム生成装置 | |
| JPH05181706A (ja) | 実行時情報出力デバッガ制御文生成装置 | |
| JPS60179847A (ja) | 実配列および仮配列間の整合性チエツク方式 | |
| JPS63131238A (ja) | 論理シミユレ−タ | |
| JPS6123248A (ja) | デ−タ処理装置試験方式 | |
| JP2018026067A (ja) | シミュレーション装置および同装置における接続情報生成方法 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPH0236488A (ja) | データフローコンピュータの実行検知方式 | |
| JPH04162149A (ja) | 電子計算機 | |
| Thompson | Microprogrammed Simulation System for General Purpose Register and Fixed Purpose Register Minicomputers | |
| JPS63641A (ja) | 命令の入力方式 | |
| JPH01156806A (ja) | Ｆａコントローラシステム | |
| JPH04358232A (ja) | 情報処理装置の機能試験方法 | |
| JPH0454648A (ja) | ソフトウエア開発装置 | |
| JPH0644101A (ja) | プログラムデバッグ処理方法 | |
| JPH02235150A (ja) | 情報処理装置 | |
| JPH0327453A (ja) | プログラム文指定処理方式 | |
| JPH06266546A (ja) | プログラム開発支援装置 | |
| JPS6219943A (ja) | ソフトウエア開発支援装置 | |
| JPH05197538A (ja) | プリコンパイラ方式における例外発生行番号表示方式 | |
| JPH01296347A (ja) | コンパイラのエラーメッセージ出力方式 |