JPS58123338A - 電源方式 - Google Patents
電源方式Info
- Publication number
- JPS58123338A JPS58123338A JP57004424A JP442482A JPS58123338A JP S58123338 A JPS58123338 A JP S58123338A JP 57004424 A JP57004424 A JP 57004424A JP 442482 A JP442482 A JP 442482A JP S58123338 A JPS58123338 A JP S58123338A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- ram
- switch
- storage battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明はRAM等で揮発性のデータを格納する記憶装置
への電源の供給方式に関するものである。
への電源の供給方式に関するものである。
(2)技術の背景
RAM等で揮発性のデータを格納する記憶装置は電源が
切れると情報が消失する。このためオペレータが瞬時コ
ンピュータの操作を中断するためにオペレータ相電源ス
イッチを断にしてもRAMへの電源は断とはならず供給
が継続されRAMのデータが保持されるような回路構成
となっている。
切れると情報が消失する。このためオペレータが瞬時コ
ンピュータの操作を中断するためにオペレータ相電源ス
イッチを断にしてもRAMへの電源は断とはならず供給
が継続されRAMのデータが保持されるような回路構成
となっている。
(3)従来技術と問題点
このように、オペレータ相電源スイッチが断となっても
RAMへは電源の供給が継続されるようにするために従
来は第1図の如き電源方式が用いられて来た。
RAMへは電源の供給が継続されるようにするために従
来は第1図の如き電源方式が用いられて来た。
図中1は交流入力電l1Iliライン、2は主電源スイ
ッチ、Sはオペレータ用電源スィッチ。
ッチ、Sはオペレータ用電源スィッチ。
4は主電源盤、Sは蓄電池充電回路、6は蓄電池、7は
主電源盤4からの電源供給が断となったときに、蓄電池
6からの電力を出力として供給する選択回路、aはRA
M以外の装置への電源供給ライン、9はRAMへの電源
供給ラインをそれぞれ示す。
主電源盤4からの電源供給が断となったときに、蓄電池
6からの電力を出力として供給する選択回路、aはRA
M以外の装置への電源供給ライン、9はRAMへの電源
供給ラインをそれぞれ示す。
この電源方式の動作を説明する。
この電源の通常の使用方法は、主電源スイッチ2はオン
にしておき、オペレータが作業の必要に応じてオペレー
タ用電源スィッチ5をオンにしたシオシにしたシする。
にしておき、オペレータが作業の必要に応じてオペレー
タ用電源スィッチ5をオンにしたシオシにしたシする。
そしてオフにしたときRAMの情報が消失しないように
、補助用の電源として蓄電池6が設けられてお9.蓄電
池6の出力が選択回路7を経てRAMへ供給されるよう
になっている。この他蓄電池の充電回路5が設けられて
おり骸充電回路への電源供給はオペレータ用電源スイ、
テ3の後から行なわれている。
、補助用の電源として蓄電池6が設けられてお9.蓄電
池6の出力が選択回路7を経てRAMへ供給されるよう
になっている。この他蓄電池の充電回路5が設けられて
おり骸充電回路への電源供給はオペレータ用電源スイ、
テ3の後から行なわれている。
オペレータ用電源スイツチ器がオンの時は。
主電源盤4に交流電源が供給され、ここで必要な直流電
源に変換され、該直流電力が、RAM以外の所定の装置
に供給されるとともに9選択回路7を経てRAMへも供
給される。このとき蓄電池6からは電力は放出されず蓄
電池充電回路によって充電されるようになっている。
源に変換され、該直流電力が、RAM以外の所定の装置
に供給されるとともに9選択回路7を経てRAMへも供
給される。このとき蓄電池6からは電力は放出されず蓄
電池充電回路によって充電されるようになっている。
しかし、このような回路方式においては次のような欠点
がある。すなわち、オペレータ用電源スィッチ5をオフ
にすると充電回路Sへの電源供給も断たれるので補助用
の電源である蓄電池6が放電のみとなってしまう。
がある。すなわち、オペレータ用電源スィッチ5をオフ
にすると充電回路Sへの電源供給も断たれるので補助用
の電源である蓄電池6が放電のみとなってしまう。
したがってオフの頻度が高いと蓄電池が放電してしまっ
て補助用の電源としての役目を果さなくなJ)、RAM
データを保護するという目的が達せられなくなってしま
う。
て補助用の電源としての役目を果さなくなJ)、RAM
データを保護するという目的が達せられなくなってしま
う。
、:1
逆にRAMデータを保護する丸めKのみオペレータ用電
源スィッチSをオフにする頻度を下げるとすれば、RA
M以外の装置へは不要の電力を供給することになシ、エ
ネルギーの無駄な消費を招くことになる。
源スィッチSをオフにする頻度を下げるとすれば、RA
M以外の装置へは不要の電力を供給することになシ、エ
ネルギーの無駄な消費を招くことになる。
(4)発明の目的
本発明は上記欠点に鑑み、オペレータ用電源スィッチの
オンオフの頻度にかかわらず。
オンオフの頻度にかかわらず。
エネルギーの無駄な消費を伴なうことなく且RAMデー
タの保−が充分なされる電源方式を提供することを目的
とするものである。
タの保−が充分なされる電源方式を提供することを目的
とするものである。
(5) 発明の構成
第1の電源スィッチ(主電源スイッチ)。
第1の電源装置(主電源盤)、蓄電池、該蓄電池の充電
回路及び出力選択回路とを有する電源方式において、第
2の電源スィッチ(オペレータ用電源スィッチ)と第2
の電源装置(RA M用電源装置) とを用意し、外部
装置へ出力する電流供給を主電源スイッチの断接状態と
オペレータ用電源スィッチの断接状態に基づき、主電源
スイッチが切断されたときに#蓄電池から供給し、一方
、主電源スイ。
回路及び出力選択回路とを有する電源方式において、第
2の電源スィッチ(オペレータ用電源スィッチ)と第2
の電源装置(RA M用電源装置) とを用意し、外部
装置へ出力する電流供給を主電源スイッチの断接状態と
オペレータ用電源スィッチの断接状態に基づき、主電源
スイッチが切断されたときに#蓄電池から供給し、一方
、主電源スイ。
チが接続されたときに該充電回路の作動及び主電源盤か
らの供給又はRAM用電源装置からの供給のいずれかに
切シ換える位置にオペレータ用電源スィッチとRAM用
電源装置を供給された電流を該出力選択回路で選別して
外部装置に出力することを特徴とする電源方式。
らの供給又はRAM用電源装置からの供給のいずれかに
切シ換える位置にオペレータ用電源スィッチとRAM用
電源装置を供給された電流を該出力選択回路で選別して
外部装置に出力することを特徴とする電源方式。
(6)発明の実施例
以下本発明の実施例を図面によって説明する0
第2図は本発明の実施例のブロックダイアグラムによる
方式系統図である。
方式系統図である。
同図において、1は交流入力電源ライン。
2は主電源スイッチ、5はオペレータ用電源スィッチ、
4は主電源盤、5は蓄電池充電回路、6は蓄電池、8は
RAM以外の装置への電源供給ライン、9はRAMへの
電源供給ライン、10はRAM用電源装置、11〜1!
Iは制御信号によってオンオフするスイッチ回路、14
はRAMデータサポート要否信号。
4は主電源盤、5は蓄電池充電回路、6は蓄電池、8は
RAM以外の装置への電源供給ライン、9はRAMへの
電源供給ライン、10はRAM用電源装置、11〜1!
Iは制御信号によってオンオフするスイッチ回路、14
はRAMデータサポート要否信号。
15〜18は逆流防止用ダイオード、19はスイッチ回
路11のオンオフ制御信号ライン。
路11のオンオフ制御信号ライン。
20はスイッチ回路12のオンオフ制御信号ラインであ
る。
る。
以下動作を説明する。
スイッチ回路11は、オンオフ制御信号ライン19を介
して主電源盤4に接続されておシ、主電源盤4に出力電
圧が存在する場合にはオフ、存在しない場合にはオンと
なる。
して主電源盤4に接続されておシ、主電源盤4に出力電
圧が存在する場合にはオフ、存在しない場合にはオンと
なる。
スイッチ回路12はオンオフ制御信号ライン20を介し
てRAM用電源装置1oIC,ii続されておl)、x
hM用電源装置IDK出方電圧が存在する場合にはオフ
、存在しない場合にはオンとなる。
てRAM用電源装置1oIC,ii続されておl)、x
hM用電源装置IDK出方電圧が存在する場合にはオフ
、存在しない場合にはオンとなる。
スイッチ回路15は、RAMデータサポート要否信号1
4が鷺要lであればオン電盃lであればオフとなる。
4が鷺要lであればオン電盃lであればオフとなる。
とのRAMデータサポート要壽信号発生回路は、その動
作に必要な電源をRAMへの電源供給ラインから受けて
おり、動作はOPUで制御される。
作に必要な電源をRAMへの電源供給ラインから受けて
おり、動作はOPUで制御される。
本電源方式は、RAMデータを保持するための方式に関
するものであるのでスイッチ回路1sはオンになってい
るとして説明する。
するものであるのでスイッチ回路1sはオンになってい
るとして説明する。
主電源スイッチ2及びオペレータ用電源スィッチSが共
にオンの場合は、主電源盤4゜RAM用電源装置10及
び蓄電池充電回路5の総てに交流入力が供給される。
にオンの場合は、主電源盤4゜RAM用電源装置10及
び蓄電池充電回路5の総てに交流入力が供給される。
従って、これらは総て規定の出力電圧を発生する。この
ためスイッチ回路11には主電源盤4の出力電圧がかか
シスイッチ回路12にはRAM用電源装置1(lの出力
電圧がかかるためスイッチ回路11及び同12はオフと
なる。
ためスイッチ回路11には主電源盤4の出力電圧がかか
シスイッチ回路12にはRAM用電源装置1(lの出力
電圧がかかるためスイッチ回路11及び同12はオフと
なる。
従って、RAM用電源装置10及び蓄電池6からは電流
は流れず、結局この場合RムMへの電力は主電源盤4か
ら供給されることに・: なる。蓄電池充電回路5は、蓄電池に充電の余地があれ
ば充電動作をする。
は流れず、結局この場合RムMへの電力は主電源盤4か
ら供給されることに・: なる。蓄電池充電回路5は、蓄電池に充電の余地があれ
ば充電動作をする。
次にオペレータ用電源スィッチのみをオフにした場合は
主電源盤40入力が断たれるのでその出力は零となる。
主電源盤40入力が断たれるのでその出力は零となる。
このためスイッチ回路11はオンとなる。
RAM用電源装置1oと蓄電池充電回路5にはなお交流
入力が加えられているので規定の出力電圧を発生する。
入力が加えられているので規定の出力電圧を発生する。
このためスイッチ回路12はオフとなったままである。
結局、RAMへはRAM用電源装置の出力電圧がスイッ
チ回路11.ダイオード17及びスイッチ回路15を経
由して供給されることになる。蓄電池充電回路の動作は
前述のところと同じである。
チ回路11.ダイオード17及びスイッチ回路15を経
由して供給されることになる。蓄電池充電回路の動作は
前述のところと同じである。
次にオペレータ用電源スィッチ5のオンオフにかかわら
ず、主電源スイッチ2がオフとなった場合或いは停電の
場合は、主電源盤4゜RAM用電源装置10及び蓄電池
充電回路5のいずれへも交流入力が加わらないため、こ
れら0出力電圧はいずれも零である。このためスイッチ
回路11及び同12はオンとなる。
ず、主電源スイッチ2がオフとなった場合或いは停電の
場合は、主電源盤4゜RAM用電源装置10及び蓄電池
充電回路5のいずれへも交流入力が加わらないため、こ
れら0出力電圧はいずれも零である。このためスイッチ
回路11及び同12はオンとなる。
スイッチ回路11がオンとなってもRAM用電源装置1
0の出力が零であるからRAM用電源装置10からは電
力線供給されない。
0の出力が零であるからRAM用電源装置10からは電
力線供給されない。
結局蓄電池6の出力がスイッチ回路12゜ダイオード1
8及びスイッチ回路15を経てRAMに供給されること
になる。
8及びスイッチ回路15を経てRAMに供給されること
になる。
(力 発明の効果
以上のように本発明によシ、コンピュータ装置において
、オペレータが作業を一時中断する場合にRAMのデー
タを保持する必要のためにのみオペレータ用電源スィッ
チをオン圧しておく必要がないためRAM以外の関連機
器への不要の電力を供給しなくてよく消費電力の節減が
できる。また主電源スイッチがオンとなっている限シは
、オペレータ用電源スィッチがオフの時にはRAMへは
RAM用電源装置から電力が供給され、蓄電池からの電
力供給は、停電或いは主電源スイッチがオフの時のみで
あるので蓄電池の放電の時間が少くてすみ常に満充電状
態を維持でき本来の補助用としての機能を充分に発揮で
きるという利点がある。
、オペレータが作業を一時中断する場合にRAMのデー
タを保持する必要のためにのみオペレータ用電源スィッ
チをオン圧しておく必要がないためRAM以外の関連機
器への不要の電力を供給しなくてよく消費電力の節減が
できる。また主電源スイッチがオンとなっている限シは
、オペレータ用電源スィッチがオフの時にはRAMへは
RAM用電源装置から電力が供給され、蓄電池からの電
力供給は、停電或いは主電源スイッチがオフの時のみで
あるので蓄電池の放電の時間が少くてすみ常に満充電状
態を維持でき本来の補助用としての機能を充分に発揮で
きるという利点がある。
第1図は従来のRAM用補助電源方式の構成を示す図、
第2図は本発明の実施例の構成管示す図である。 1・・・交流入力電源ライン、2・・・主電源スイッチ
。 5・・・オペレータ用電源スィッチ、4・・・主電源盤
。 S・・・蓄電池充電回路、6・・・蓄電池、7・・・選
択回路、8・・・RAM以外の装置への電源供給ライン
。 !・・・RAMへの電源供給ライン、10・・・RAM
用電源装置、11〜13・・・スイッチ回路、14、、
、 RA Mデータサポート要否信号、15〜唱8・・
・逆流防止用ダイオード、1?、20・・・オンオフ制
御信号ライン
第2図は本発明の実施例の構成管示す図である。 1・・・交流入力電源ライン、2・・・主電源スイッチ
。 5・・・オペレータ用電源スィッチ、4・・・主電源盤
。 S・・・蓄電池充電回路、6・・・蓄電池、7・・・選
択回路、8・・・RAM以外の装置への電源供給ライン
。 !・・・RAMへの電源供給ライン、10・・・RAM
用電源装置、11〜13・・・スイッチ回路、14、、
、 RA Mデータサポート要否信号、15〜唱8・・
・逆流防止用ダイオード、1?、20・・・オンオフ制
御信号ライン
Claims (1)
- (1) 第1の電源スイ、チ、第1の電源装置、蓄電
池、該蓄電池の充電回路及び出力選択回路とを有する電
源方式において、第2の電源スィッチと篤2の電源装置
とを用意し、外部装置へ出力する電流供給を該第1の電
源スィッチの断接状態と該第2の電源スイッチの断接状
態に基づ゛き、該第1の電源スィッチが切断されたとき
に該蓄電池から供給し、一方、該第1の電源源装置から
の供給のいずれかに切υ換える位置に該第2の電源スィ
ッチと該第2の電源装置を配置接続しておき、該蓄電池
または該第1の電♂Vν喪は該第2の電源装置のいずれ
かで供給された電流を該出力選択回路で選別して外部装
置に出力することを特徴とする電源方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57004424A JPS58123338A (ja) | 1982-01-14 | 1982-01-14 | 電源方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57004424A JPS58123338A (ja) | 1982-01-14 | 1982-01-14 | 電源方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123338A true JPS58123338A (ja) | 1983-07-22 |
Family
ID=11583875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57004424A Pending JPS58123338A (ja) | 1982-01-14 | 1982-01-14 | 電源方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123338A (ja) |
-
1982
- 1982-01-14 JP JP57004424A patent/JPS58123338A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498913A (en) | Power supply control apparatus with a manually operable control switch | |
| US4484084A (en) | Power MOSFET transfer switch | |
| US5424994A (en) | Semiconductor memory unit used as external storage | |
| JPS58123338A (ja) | 電源方式 | |
| JPH05189096A (ja) | コンピュータシステムの電源制御回路 | |
| JP3322747B2 (ja) | トリクル充電電流切替装置 | |
| JPS6212338A (ja) | 無停電電源装置 | |
| JP2816014B2 (ja) | 無停電電源装置 | |
| JPS62100143A (ja) | 無停電々源装置 | |
| JP3261644B2 (ja) | フィールド測定器 | |
| JPH0566858A (ja) | 機能拡張装置 | |
| KR200291691Y1 (ko) | 무정전전원공급장치 | |
| JPS62285638A (ja) | インバ−タ出力切換回路 | |
| KR20020062262A (ko) | 무정전전원공급장치 | |
| JPS63273952A (ja) | 半導体記憶装置 | |
| JPH11306743A (ja) | 制御装置 | |
| JP2000060128A (ja) | 電子機器のメモリバックアップ回路 | |
| US4433250A (en) | Power supply control apparatus | |
| JP2655766B2 (ja) | 情報カード | |
| JP3475117B2 (ja) | 電子機器 | |
| JP2649939B2 (ja) | 無停電電源装置 | |
| JPH0732546B2 (ja) | 無停電インバータの蓄電池保護方法 | |
| JPH0467219A (ja) | 停電時における半導体記憶装置のデータ保護方式 | |
| JPS62154118A (ja) | 電源装置 | |
| JPH03265918A (ja) | 電池駆動システム |