JPS58134468A - トランジスタ素子およびこれを用いたトランジスタ装置 - Google Patents
トランジスタ素子およびこれを用いたトランジスタ装置Info
- Publication number
- JPS58134468A JPS58134468A JP57017903A JP1790382A JPS58134468A JP S58134468 A JPS58134468 A JP S58134468A JP 57017903 A JP57017903 A JP 57017903A JP 1790382 A JP1790382 A JP 1790382A JP S58134468 A JPS58134468 A JP S58134468A
- Authority
- JP
- Japan
- Prior art keywords
- base
- transistor
- emitter
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/30—Isolation regions comprising PN junctions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタのコレクタ電極の基板支持体への
接続を半導体基板の表面から高濃度拡散層、アルミ電極
を介して行うことによシ、金−シリコン共晶を利用する
従来の基板接着方法を用いることなく半導体基板の接着
をなすことのできるトランジスタ素子とこれをもちいた
トランジスタ装置に関するものである。
接続を半導体基板の表面から高濃度拡散層、アルミ電極
を介して行うことによシ、金−シリコン共晶を利用する
従来の基板接着方法を用いることなく半導体基板の接着
をなすことのできるトランジスタ素子とこれをもちいた
トランジスタ装置に関するものである。
従来のトランジスタ構造の例を第１図に示す。
このトランジスタは機知の１エピタキシヤルプレーナ形
トランジスタであり、図中１はコレクタトする一導電型
のシリコン基体、２はシリコン基体上に形成したこれと
同一導電型の高比抵抗エピタキシヤル層、３はベース領
域、４はエミッタ領域、６は５ｉ０２膜、６はベース電
極、７はエミッタ電極、８はコレクタリードに繋る基板
支持体、９は金などの接着用鑞材層、１０はベースリー
ド、１１はエミッタリードそして１２．１３はトランジ
スタのベースおよびエミッタ電極とベースおよびエミッ
タリードとの間を電気的に接続する金属細線である。
トランジスタであり、図中１はコレクタトする一導電型
のシリコン基体、２はシリコン基体上に形成したこれと
同一導電型の高比抵抗エピタキシヤル層、３はベース領
域、４はエミッタ領域、６は５ｉ０２膜、６はベース電
極、７はエミッタ電極、８はコレクタリードに繋る基板
支持体、９は金などの接着用鑞材層、１０はベースリー
ド、１１はエミッタリードそして１２．１３はトランジ
スタのベースおよびエミッタ電極とベースおよびエミッ
タリードとの間を電気的に接続する金属細線である。
ところでこのような構造のトランジスタは以下のように
して形成される。先ずエピタキシャルスライス表面にＳ
ｉＯ２膜を形成したのちベース窓をあけ、ベース拡散を
行いつつ同時に５ｉ０２膜をベース窓に形成し、さらに
エミツタ窓をあけエミッタ拡散をし、同時にエミツタ窓
に５ｉ０２膜をつける。そしてエミツタ窓の一部とベー
ス窓の一部のＳｉＯ２膜を除去し、アルミニウム等の電
極を形成することによってウェファプロセスを終了する
。
して形成される。先ずエピタキシャルスライス表面にＳ
ｉＯ２膜を形成したのちベース窓をあけ、ベース拡散を
行いつつ同時に５ｉ０２膜をベース窓に形成し、さらに
エミツタ窓をあけエミッタ拡散をし、同時にエミツタ窓
に５ｉ０２膜をつける。そしてエミツタ窓の一部とベー
ス窓の一部のＳｉＯ２膜を除去し、アルミニウム等の電
極を形成することによってウェファプロセスを終了する
。
こののち、ダイヤモンドスクライバ−等によってウェフ
ァの目切を行い、作シ込まれているトランジスタ素子を
個々に分断し、基板接着装置を用い金箔を介して基板支
持体に接着する。この際金箔を使用する代シに半導体基
板の裏面に金の蒸着層を設けたものを使用しても同じ効
果が得られ金−シリコンの共晶層が生じ半導体基板（ト
ランジスタ素子）と基板支持体との接着がなされる。そ
して半導体基板上のエミッタおよびベースの電極金属と
エミッタ及びベースリードとを金あるいはアルミニウム
などの細線で接続し、まわシをエポキシ又はシリコン等
のモールビ樹脂を利用して固めればトランジスタが出来
上る。
ァの目切を行い、作シ込まれているトランジスタ素子を
個々に分断し、基板接着装置を用い金箔を介して基板支
持体に接着する。この際金箔を使用する代シに半導体基
板の裏面に金の蒸着層を設けたものを使用しても同じ効
果が得られ金−シリコンの共晶層が生じ半導体基板（ト
ランジスタ素子）と基板支持体との接着がなされる。そ
して半導体基板上のエミッタおよびベースの電極金属と
エミッタ及びベースリードとを金あるいはアルミニウム
などの細線で接続し、まわシをエポキシ又はシリコン等
のモールビ樹脂を利用して固めればトランジスタが出来
上る。
このような従来“の製造方法では半導体基板がシリコン
基板である場合、半導体基板と基板支持体″′１ とを接着するためにはどうしても金箔又は金蒸着が必要
でこれがトランジスタのコストの中で大きなウェイトを
占める。なお、上記の接着をより完全なものとするには
単に金箔を用いるかもしくはシリコン基板の裏側に金を
蒸着する必要があるだけでなく両者間の濡れをよくする
ために基板支持体の表面に金又は銀等のめっきを施して
おかねばならず、この材料の使用および工程にかかる費
用もトランジスタのコストのかなり大きなウェイトを占
める。
基板である場合、半導体基板と基板支持体″′１ とを接着するためにはどうしても金箔又は金蒸着が必要
でこれがトランジスタのコストの中で大きなウェイトを
占める。なお、上記の接着をより完全なものとするには
単に金箔を用いるかもしくはシリコン基板の裏側に金を
蒸着する必要があるだけでなく両者間の濡れをよくする
ために基板支持体の表面に金又は銀等のめっきを施して
おかねばならず、この材料の使用および工程にかかる費
用もトランジスタのコストのかなり大きなウェイトを占
める。
本発明は、このような従来のトランジスタの製造に際し
て不可欠とされていた高価な貴金属の使用を排してトラ
ンジスタ素子の接着をなすことのできるトランジスタの
構造ならび□にトランジスタの製造方法を提供するもの
で、トランジスタの３電極を全て一方の主面側に存在さ
せたトランジスタ素子およびこれを用いたトランジスタ
装置を提供せんとするものである。
て不可欠とされていた高価な貴金属の使用を排してトラ
ンジスタ素子の接着をなすことのできるトランジスタの
構造ならび□にトランジスタの製造方法を提供するもの
で、トランジスタの３電極を全て一方の主面側に存在さ
せたトランジスタ素子およびこれを用いたトランジスタ
装置を提供せんとするものである。
以下に本発明のトランジスタを用いたトランジスタ組立
構体の構造について詳しく説明する。
構体の構造について詳しく説明する。
第２図は、本発明のトランジスタ素子とこれを用いたト
ランジス）組立構体の構造を示す断面図であり、第１図
で示した従来のものとは、トランジスタ素子の分断部分
に高比抵抗エピタキシヤル層２を貫通してシリコン基体
１に達するシリコン基体と同一導電型の領域１４が作り
込１第１ていること、この領域１４の表面にｉＩｉ、極
１５が形成されていること、この電極１６と基板支持体
８との間が金属細線１６によって電気的に接続されてい
ること、そしてトランジスタ素Ｔの基板支持体８への接
着がエポキシ樹脂等の接着剤１７を用いてなされている
ことの４点である。
ランジス）組立構体の構造を示す断面図であり、第１図
で示した従来のものとは、トランジスタ素子の分断部分
に高比抵抗エピタキシヤル層２を貫通してシリコン基体
１に達するシリコン基体と同一導電型の領域１４が作り
込１第１ていること、この領域１４の表面にｉＩｉ、極
１５が形成されていること、この電極１６と基板支持体
８との間が金属細線１６によって電気的に接続されてい
ること、そしてトランジスタ素Ｔの基板支持体８への接
着がエポキシ樹脂等の接着剤１７を用いてなされている
ことの４点である。
すなわち、かかる構造では、従来の貴金属層を用いた半
導体基板の接着にかわり、樹脂吟からなる安価な接着剤
を使用した半導体基板の接着方法が採られている。
導体基板の接着にかわり、樹脂吟からなる安価な接着剤
を使用した半導体基板の接着方法が採られている。
ところで、第２図で示したトランジスタ素子は第３図で
示すウェファ−プロセスを経て形成される。先ず、第３
図ａで示す」：うに、シリコン基本１上に高比抵抗エピ
タキシャル層２を形成したエピタキシャルウェファの」
二面に＋５ｉ０２膜６を形成し、この８ ｉ０２膜６に
不純物拡散用の窓１８をあける。
示すウェファ−プロセスを経て形成される。先ず、第３
図ａで示す」：うに、シリコン基本１上に高比抵抗エピ
タキシャル層２を形成したエピタキシャルウェファの」
二面に＋５ｉ０２膜６を形成し、この８ ｉ０２膜６に
不純物拡散用の窓１８をあける。
以−ヒの処理を経たエピタキシ＼・ルウェファＩのの表
面側から窓１８を通して不純物を拡散しシリコン基体１
に達する迄の深さの貫通層１４を形成する〔第３図ｂ）
、こののち、従来と同様の選択拡散処理によってべ″−
ス領域３エミッタ領域４を順次形成する〔第３図Ｃ〕。
面側から窓１８を通して不純物を拡散しシリコン基体１
に達する迄の深さの貫通層１４を形成する〔第３図ｂ）
、こののち、従来と同様の選択拡散処理によってべ″−
ス領域３エミッタ領域４を順次形成する〔第３図Ｃ〕。
なお、上記の貫通層１４の不純物濃度は１０１７〜１０
２１ｃｍ−３の濃度でウェファψと同じタイプの不純物
を拡散する事によって形成する。この貫通層１４の形成
によシコレクタ電極をウェファザの表面側に形成するこ
とができ、ウェファｆ裏面から電極をとる必要がなくな
る。
２１ｃｍ−３の濃度でウェファψと同じタイプの不純物
を拡散する事によって形成する。この貫通層１４の形成
によシコレクタ電極をウェファザの表面側に形成するこ
とができ、ウェファｆ裏面から電極をとる必要がなくな
る。
この工程に続き従来法と同様にベース・エミッタならび
にコレクタの３領域に対して電極６，７゜１５を形成す
る。このとき、コレクタ電極１６は図示するように貫通
層１４の表面に形成する（第３図ｄ）。以上の処理を経
た・ウェファ４を最後にレーザカッタもしくはダイシ、
、晰グツー等を用いてＸ−Ｘ線、Ｘ・−Ｘ・線で示ｊ栃
゛断線に沿−て切断することによってトランジスタ素子
が完成する。
にコレクタの３領域に対して電極６，７゜１５を形成す
る。このとき、コレクタ電極１６は図示するように貫通
層１４の表面に形成する（第３図ｄ）。以上の処理を経
た・ウェファ４を最後にレーザカッタもしくはダイシ、
、晰グツー等を用いてＸ−Ｘ線、Ｘ・−Ｘ・線で示ｊ栃
゛断線に沿−て切断することによってトランジスタ素子
が完成する。
このようにして得たトランジスタ素子を用いてトランジ
スタ素子組立構体を形成するのであるが、組み立てを行
う際には金箔や、金の裏面蒸着を用いないでエポキシ接
着剤を用いて基板特休に接着する。そしてアルミニウム
等の細線でエミッタ・ベース、コレクタの各リードとそ
れぞれの電極とを接続し、更に樹脂により封止すること
によってトランジスタが完成する。
スタ素子組立構体を形成するのであるが、組み立てを行
う際には金箔や、金の裏面蒸着を用いないでエポキシ接
着剤を用いて基板特休に接着する。そしてアルミニウム
等の細線でエミッタ・ベース、コレクタの各リードとそ
れぞれの電極とを接続し、更に樹脂により封止すること
によってトランジスタが完成する。
以上説明したところから明らかなように本発明によれば
、従来必要とされていた金、銀等の貴金属を一切使用し
ていないので、材料コストを著しく軽減できる。なお本
発明のトランジスタ素子を用いた場合には、従来のもの
よりも金属細線が１本増加し、これの接続のための工数
が増加するものの、金属細線の増加にともなう材料費の
高騰は微々たるものであり、また、金属細線接続のため
の工数の増加も製造技術の自動化が著しく進められた今
日ではコストニ殆んど影響しないで実現可能である。
ゝ さらに、本発明のトランジスタ素子は基板支持体への接
着が低温で行なえるために、組立による電流増幅率ｈｆ
ｅの変化がほとんどないことなどの効果も奏するばかり
でなく、貫通層がチャンネル切断層として作用する効果
も奏する。
、従来必要とされていた金、銀等の貴金属を一切使用し
ていないので、材料コストを著しく軽減できる。なお本
発明のトランジスタ素子を用いた場合には、従来のもの
よりも金属細線が１本増加し、これの接続のための工数
が増加するものの、金属細線の増加にともなう材料費の
高騰は微々たるものであり、また、金属細線接続のため
の工数の増加も製造技術の自動化が著しく進められた今
日ではコストニ殆んど影響しないで実現可能である。
ゝ さらに、本発明のトランジスタ素子は基板支持体への接
着が低温で行なえるために、組立による電流増幅率ｈｆ
ｅの変化がほとんどないことなどの効果も奏するばかり
でなく、貫通層がチャンネル切断層として作用する効果
も奏する。
第１図は従来のトランジスタの構造を示す断面図、第２
図は本発明のトランジスタの構造を示す断面図、第３図
ａｘｄは第２図で示したトランジスタ素子部の製造過程
を説明するための図である。 １・・・・・・シリコン基体、２・・・・・・エピタキ
シャル層、３・・・・・・ベース領域、４・・・・・・
エミッタ領域、６・・・・・・５ｉ０２膜、６，７，１
６・・・・・・電極、８・・・・・・基板支持体、９・
・・・・・接着用鑞材層、１ｏ・・・・・・ベースリー
ド、１１・・・・・・エミッタリード、１２，１３，１
６・・・・・・金属細線、１４・・・・・・貫通層、１
７・・・・・・接着用エポキシ樹脂。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 国 第２図
図は本発明のトランジスタの構造を示す断面図、第３図
ａｘｄは第２図で示したトランジスタ素子部の製造過程
を説明するための図である。 １・・・・・・シリコン基体、２・・・・・・エピタキ
シャル層、３・・・・・・ベース領域、４・・・・・・
エミッタ領域、６・・・・・・５ｉ０２膜、６，７，１
６・・・・・・電極、８・・・・・・基板支持体、９・
・・・・・接着用鑞材層、１ｏ・・・・・・ベースリー
ド、１１・・・・・・エミッタリード、１２，１３，１
６・・・・・・金属細線、１４・・・・・・貫通層、１
７・・・・・・接着用エポキシ樹脂。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 国 第２図
Claims (2)
- （１）１導電型のシリコン基体上に形成したこれと同一
導電型の高比抵抗エピタキシヤル層内にベース領域が作
シ込まれ、さらに同ベース領域内にエミッタ領域が作り
込まれたトランジスタ素子の外周部分に、前記エピタキ
シャル層を貫通してシリコン基体に達する１導電型の高
不純物濃度の領域が作り込まれるとともに、同領域の表
面にコレクタ電極を前記ベースならびにエミッタ領域に
ベースならびにエミッタ電極を形成したことを特徴とす
るトランジスタ素子。 - （２）１導電型のシリコン基体上に形成したこれと同一
導電型の高比抵抗エピタキシヤル層内にペース領域が作
り込まれ、さらに、同ベース領域内にエミッタ領域が作
り込まれたトランジスタ素子の外周部分に、前記エピタ
キシャル層を貫通してシリコン基体に達する１導電型の
高不純物濃度の領域が作り込まれるとともに、同領域の
表面にコレクタ電極を、前記ベースならびにエミッタ領
域にベースならびにエミッタ電極を形成したトランジス
タ素子をコレクタリードに繋る基板支持体へ接着材を用
いて接着し、さらに前記コレクタ電極と前記基板支持体
との間、前記ベースならびにエミッタ電極とベースリー
ド碌らびにエミッタリードと゛の間をそれぞれ金属細線
で接続したことを特徴とするトランジスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017903A JPS58134468A (ja) | 1982-02-05 | 1982-02-05 | トランジスタ素子およびこれを用いたトランジスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017903A JPS58134468A (ja) | 1982-02-05 | 1982-02-05 | トランジスタ素子およびこれを用いたトランジスタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58134468A true JPS58134468A (ja) | 1983-08-10 |
Family
ID=11956697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57017903A Pending JPS58134468A (ja) | 1982-02-05 | 1982-02-05 | トランジスタ素子およびこれを用いたトランジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58134468A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136075A (ja) * | 1985-12-09 | 1987-06-19 | Nec Corp | バイポ−ラトランジスタ |
| JPS62139356A (ja) * | 1985-12-12 | 1987-06-23 | Nec Corp | 半導体装置 |
| JPS62139355A (ja) * | 1985-12-12 | 1987-06-23 | Nec Corp | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50103285A (ja) * | 1974-01-11 | 1975-08-15 | ||
| JPS5119313A (en) * | 1974-08-08 | 1976-02-16 | Takawaki Kiso Koji Kk | Kisokojokuitono oshikomihoho |
| JPS5289472A (en) * | 1975-05-26 | 1977-07-27 | Toyo Dengu Seisakushiyo Kk | Ic transistor and method of producing same |
| JPS5818963A (ja) * | 1981-07-27 | 1983-02-03 | Toshiba Corp | 半導体装置 |
-
1982
- 1982-02-05 JP JP57017903A patent/JPS58134468A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50103285A (ja) * | 1974-01-11 | 1975-08-15 | ||
| JPS5119313A (en) * | 1974-08-08 | 1976-02-16 | Takawaki Kiso Koji Kk | Kisokojokuitono oshikomihoho |
| JPS5289472A (en) * | 1975-05-26 | 1977-07-27 | Toyo Dengu Seisakushiyo Kk | Ic transistor and method of producing same |
| JPS5818963A (ja) * | 1981-07-27 | 1983-02-03 | Toshiba Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136075A (ja) * | 1985-12-09 | 1987-06-19 | Nec Corp | バイポ−ラトランジスタ |
| JPS62139356A (ja) * | 1985-12-12 | 1987-06-23 | Nec Corp | 半導体装置 |
| JPS62139355A (ja) * | 1985-12-12 | 1987-06-23 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4023725A (en) | Semiconductor device manufacture | |
| US3238425A (en) | Encapsuled semiconductor device and method of its manufacture | |
| US5169804A (en) | Method for fastening a semiconductor, body provided with at least one semiconductor component to a substrate | |
| JPS58134468A (ja) | トランジスタ素子およびこれを用いたトランジスタ装置 | |
| US3986251A (en) | Germanium doped light emitting diode bonding process | |
| JPH1092778A (ja) | 半導体装置及びその製造方法 | |
| JPH08115928A (ja) | 半導体装置およびその製造方法 | |
| US2964431A (en) | Jig alloying of semiconductor devices | |
| JP2021048332A (ja) | 半導体装置の製造方法 | |
| JPS6322458B2 (ja) | ||
| JPH084095B2 (ja) | 半導体装置の製造方法 | |
| JPS5851433B2 (ja) | 横形電界効果トランジスタの製造方法 | |
| JPS592175B2 (ja) | 半導体装置 | |
| JPS6412105B2 (ja) | ||
| GB2090060A (en) | A Method of Producing Semiconductor Components | |
| JPH02177447A (ja) | 半導体装置及びその製造方法 | |
| JPH0870069A (ja) | 半導体装置 | |
| JP2526534Y2 (ja) | シヨツトキバリアダイオ−ド素子 | |
| JPS6260234A (ja) | 半導体ダイオ−ド素子の製造方法 | |
| JPS62286236A (ja) | シリコン半導体装置の製造方法 | |
| JPH01160025A (ja) | 半導体装置 | |
| JPH033335A (ja) | バイポーラバンプトランジスタおよびその製造方法 | |
| JPS63102327A (ja) | 半導体装置の製造方法 | |
| JP2005217012A (ja) | 半導体装置及びその製造方法 | |
| JPH01313946A (ja) | 半導体装置の製造方法 |