JPS58134520A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS58134520A JPS58134520A JP1620582A JP1620582A JPS58134520A JP S58134520 A JPS58134520 A JP S58134520A JP 1620582 A JP1620582 A JP 1620582A JP 1620582 A JP1620582 A JP 1620582A JP S58134520 A JPS58134520 A JP S58134520A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- base
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はモノリシックｉｃ用増幅−路に係り、特に増幅
器の入力段に使用して好適な増幅回路に関する。
器の入力段に使用して好適な増幅回路に関する。
増幅ＩＩ（以下アンプと呼ぶ。）をモノリシックｉｃで
構成する際、一般的に第１図の如を負帰還アンプが用い
られる。
構成する際、一般的に第１図の如を負帰還アンプが用い
られる。
しかし必要利得量が大きい時、第１１ＩＩの様に全体に
帰還をかけると、系の安定度が悪くなる為、安定化用の
外付はコンデン＋２が必要となり、ピンが増加する事に
なる。
帰還をかけると、系の安定度が悪くなる為、安定化用の
外付はコンデン＋２が必要となり、ピンが増加する事に
なる。
その対章法とし【第１図におけるアンプ１を２ケのアン
プに、分割する構成がよく用いられる。
プに、分割する構成がよく用いられる。
第２５１はその鳩舎の構成を示したプ■ツク園でプリア
ンプ５とメインアンプ６より成っている。
ンプ５とメインアンプ６より成っている。
本発明の目的は第２１１のアンプをモノリシック−〇に
て構成する際に、アンプ５に好適な回路を提供する事に
ある。− アンプ５の条件には一般に次の諸点があげられる。
て構成する際に、アンプ５に好適な回路を提供する事に
ある。− アンプ５の条件には一般に次の諸点があげられる。
ｔ 入力インピーダンスが高い。
ｉ ノイズが小さい。
五 アンプ４に直結する為、出力直流電圧のバラツキが
小さい。
小さい。
４、外付は部品を軽減する為、入力はアース電位又は電
源電圧を基準にして動作し、入力結合コンデンサを省く
。
源電圧を基準にして動作し、入力結合コンデンサを省く
。
以上の目的を満足する様、発明した回路の実施例を第５
図、第４図に示す。第１図から第４図を通じて同じ機能
を有する素子には同じ番号を附し【ある。以下第３図、
第４図の実施例の詳細について説明する。第５図におい
て、磁気へ、ドアより取り出された電気信号はプリアン
プ５の入力端子に加わり、トランジスタ８のベースに入
力され、抵抗９を介し【トランジスタ１１．１５から成
る差動回路に入力される。差動囲路の出力はダイオード
１２．トランジスタ１３から成るカレントミラー回路を
経て、次段アンプ６に入力される。トランジスタ１５の
ベースにはトランジスタ８と対になるトランジスタ１７
が接続され、そのベースには抵抗１９．１８ Ｋよりて
プリ□ アンプ５の出力信号が負帰還□、される。この回路にお
いて出力直流レベルへは出代で示される。
図、第４図に示す。第１図から第４図を通じて同じ機能
を有する素子には同じ番号を附し【ある。以下第３図、
第４図の実施例の詳細について説明する。第５図におい
て、磁気へ、ドアより取り出された電気信号はプリアン
プ５の入力端子に加わり、トランジスタ８のベースに入
力され、抵抗９を介し【トランジスタ１１．１５から成
る差動回路に入力される。差動囲路の出力はダイオード
１２．トランジスタ１３から成るカレントミラー回路を
経て、次段アンプ６に入力される。トランジスタ１５の
ベースにはトランジスタ８と対になるトランジスタ１７
が接続され、そのベースには抵抗１９．１８ Ｋよりて
プリ□ アンプ５の出力信号が負帰還□、される。この回路にお
いて出力直流レベルへは出代で示される。
但し、Ｒ・ ：抵抗９の抵抗値
Ｒ３，：抵抗１８の抵抗値
Ｒ１，：抵抗１９の抵抗値
Ｉ−：定電流源１０の電流源値
ここで１．・は一般に抵抗の一次関数で表わされる為、
結局４はＲ＠ Ｉ ＲＩＩ ｓ ＲＩＩ及びＩｌ、を定
める抵抗によりて決められる。即ちｉｃ内の抵抗比によ
って設定できる為、パラツキ幅は小さくおさえる事がで
きる。又、入力インピーダンスはトランジスタ＄のベー
スバイアス回路が不要な為、充分に高く設定する事がで
きる。同時に入力結合コンデンサが不要となり、ノイズ
についても特に劣化する要因はない。
結局４はＲ＠ Ｉ ＲＩＩ ｓ ＲＩＩ及びＩｌ、を定
める抵抗によりて決められる。即ちｉｃ内の抵抗比によ
って設定できる為、パラツキ幅は小さくおさえる事がで
きる。又、入力インピーダンスはトランジスタ＄のベー
スバイアス回路が不要な為、充分に高く設定する事がで
きる。同時に入力結合コンデンサが不要となり、ノイズ
についても特に劣化する要因はない。
第４図は第５図からダイオード１２とトランジスターｓ
を除いた回路となっている為、褌の利得は４が与えられ
たならば以下の（４式の様に限定！、１゜ されるが、動作上・、支障はない。
を除いた回路となっている為、褌の利得は４が与えられ
たならば以下の（４式の様に限定！、１゜ されるが、動作上・、支障はない。
一
トランジスター９”１’、ｊ５のバランスをとる必要か
叫λ ら（２）式の条件が得られる。
叫λ ら（２）式の条件が得られる。
Ｆ＠ ＝ ”’ （Ｒ＞畠 ＋ Ｊ １・ ）
２ （雪）但し、７１４：
電流源１４の電流源値 裸の利得をＧｏとすると （１） 、 （３）式より Ｇ・−ｎ下、 Ｖ、 （４）となる
。第５図、第４図共、アンプが安定状態にある時は、抵
抗９の両端電圧と等しい電圧を抵抗１９の端に発生させ
、抵抗１８と抵抗１９の比で上昇させた電圧を出力直流
電圧として利用している。
２ （雪）但し、７１４：
電流源１４の電流源値 裸の利得をＧｏとすると （１） 、 （３）式より Ｇ・−ｎ下、 Ｖ、 （４）となる
。第５図、第４図共、アンプが安定状態にある時は、抵
抗９の両端電圧と等しい電圧を抵抗１９の端に発生させ
、抵抗１８と抵抗１９の比で上昇させた電圧を出力直流
電圧として利用している。
尚、第Ｓ ＷＡｔ第４図におけるトランジスタの極性を
逆にしても、同様な原理で動作する事は明白である。
逆にしても、同様な原理で動作する事は明白である。
以上、説明した様に、本発明はモノリシックｉｃ用プリ
アンプとして、充分なる性能を保持すると同様に外付は
部品が少なく、かつ電源電圧（Ｖｃｃ ）が充分に低い
所（Ｖｃｃ２Ｖで動作可）でも使用でｉる長所を合わせ
もっている。
アンプとして、充分なる性能を保持すると同様に外付は
部品が少なく、かつ電源電圧（Ｖｃｃ ）が充分に低い
所（Ｖｃｃ２Ｖで動作可）でも使用でｉる長所を合わせ
もっている。
第１図は高利得アンプを全帰還で構成した時のプＴｓ
、ｙり図、第２図はプリアンプを設けて、帰還ループに
よる利得を壕滅させて構成した時のブ四ツク図、第５ｒ
ｊＡは本発明の一実施例を示す回路図、第４図は本発明
の他の実施例を示す回路図である。 ５．６・・−・・・・・・曲軸・・・・−・・アンプ７
・・・・・・・・−・・・・−・・・・・・・・・・−
・・ヘッド８、’１１，１５，１’７・・・・・−・・
トランジスタ１０．１４．１４・・・・・・・・−・・
電流源代理人弁理士 薄 １）利、′１串、゛へ第 １
図 １ 茎ン図 第 ４ 目
、ｙり図、第２図はプリアンプを設けて、帰還ループに
よる利得を壕滅させて構成した時のブ四ツク図、第５ｒ
ｊＡは本発明の一実施例を示す回路図、第４図は本発明
の他の実施例を示す回路図である。 ５．６・・−・・・・・・曲軸・・・・−・・アンプ７
・・・・・・・・−・・・・−・・・・・・・・・・−
・・ヘッド８、’１１，１５，１’７・・・・・−・・
トランジスタ１０．１４．１４・・・・・・・・−・・
電流源代理人弁理士 薄 １）利、′１串、゛へ第 １
図 １ 茎ン図 第 ４ 目
Claims (1)
- コレクタをＩｉ地又は電源Ｋｍ絖した第１のトランジス
タのベースを信号の入力端子とし、該第１のトランジス
タのエイツタと第２のトランジスタのベース間に抵抗を
設け、上記第２のトランジスタと差動型で動作する第５
のトランジスタを設け、該第３のトランジスタのベース
に第４のトランジスタのエミッタをつなぎ、該第４のト
ランジスタのベースから抵抗にてグランド又は電源に１
ｊＩ！続すると同時にもう一つの抵抗にて、負帰還がか
かる様に差動瀝増幅器の出力に接続した増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1620582A JPS58134520A (ja) | 1982-02-05 | 1982-02-05 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1620582A JPS58134520A (ja) | 1982-02-05 | 1982-02-05 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58134520A true JPS58134520A (ja) | 1983-08-10 |
Family
ID=11910007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1620582A Pending JPS58134520A (ja) | 1982-02-05 | 1982-02-05 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58134520A (ja) |
-
1982
- 1982-02-05 JP JP1620582A patent/JPS58134520A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04102309U (ja) | 磁気抵抗ヘツド用低ノイズ前置増幅器 | |
| JPS6144360B2 (ja) | ||
| US7075358B1 (en) | Base current compensation for a bipolar transistor current mirror circuit | |
| JPS60204019A (ja) | 電流源回路配置 | |
| JPS58134520A (ja) | 増幅回路 | |
| JPH01501273A (ja) | 増幅器 | |
| JPS6059414A (ja) | 直流信号変換回路 | |
| EP0467655B1 (en) | Differential amplifying circuit | |
| JP3300990B2 (ja) | 電源回路 | |
| US4990863A (en) | Amplifier output stage | |
| JPS6139880A (ja) | 直流モ−タの速度制御装置 | |
| JPS6336745Y2 (ja) | ||
| JPH02159106A (ja) | 利得安定化増幅器 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS6013307A (ja) | 録音バイアス回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0543532Y2 (ja) | ||
| JPH0345568B2 (ja) | ||
| KR840000940B1 (ko) | 등화증폭기(等化增幅器) | |
| JPH0426245B2 (ja) | ||
| JPS5926125B2 (ja) | プツシユプル増幅器 | |
| JPS6133007A (ja) | 利得制御回路 | |
| JPS6133520A (ja) | 温度補償回路 | |
| JPH0369211B2 (ja) | ||
| JPS6223213A (ja) | 定電流回路 |