JPS5816484B2 - マルチプロセツサ処理システム - Google Patents

マルチプロセツサ処理システム

Info

Publication number
JPS5816484B2
JPS5816484B2 JP55043708A JP4370880A JPS5816484B2 JP S5816484 B2 JPS5816484 B2 JP S5816484B2 JP 55043708 A JP55043708 A JP 55043708A JP 4370880 A JP4370880 A JP 4370880A JP S5816484 B2 JPS5816484 B2 JP S5816484B2
Authority
JP
Japan
Prior art keywords
central processing
processing unit
configuration
switching
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55043708A
Other languages
English (en)
Other versions
JPS56140430A (en
Inventor
安達治美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP55043708A priority Critical patent/JPS5816484B2/ja
Publication of JPS56140430A publication Critical patent/JPS56140430A/ja
Publication of JPS5816484B2 publication Critical patent/JPS5816484B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G06F15/17343Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Description

【発明の詳細な説明】 本発明は、マルチプロセッサ処理システム、特に複数台
の中央処理装置が複数群の周辺装置系を共用するマルチ
プロセッサ処理システムにおいて、いずれか1つの中央
処理装置の障害や中央処理装置母線と周辺装置系母線と
のオン・オフを管理する管理装置自体の障害などに対処
してシステムの信頼性を向上するようにしたマルチプロ
セッサ処理システムに関するものである。
データ処理システムの信頼性や処理能力を向上させるた
めに、複数台の中央処理装置と複数群の周辺装置系とを
組合わせて、1つの中央処理装置のダウン時にも他の中
央処理装置によってバックアップできるようにし、ある
いは複数台の中央処理装置による並列処理を行ない得る
ようにすることが行なわれている。
このようなシステム構成の場合、1つの周辺装置系に対
して複数台の中央処理装置から同時に命令が来ないよう
に接続状態を管理する管理装置が必要となる。
このために、当該システムの信頼度は上記管理装置自体
の信頼度を超えることができない。
また複数の中央処理装置が複数の周辺装置系を共用する
ようにしてシステム運用の多様性を与えているが、例え
ば1つの中央処理装置が1つの周辺装置系と連けいされ
た状態のもとでの当該中央処理装置自体の障害あるいは
当該周辺装置系自体の障害などによって、当該システム
自体のもつ利点が逆効果となることのないように保証す
ることが必要となる。
第1図はこの種のマルチプロセッサ処理システムの従来
構成の一例を示しており、図中の符号11、L−2は夫
々中央処理装置、2−1.2−2は夫々中央処理装置母
線、3は管理装置、4−1ないし4−nは夫々切換装置
、5−1ないし5−nは夫々周辺装置系母線、6−1な
いし6−nは夫々周辺装置系を表わしている。
言うまでもなく、複数の中央処理装置のいずれもが#1
切換装置4−1を制御して母線2−1と5−1とを接続
し周辺装置系6−1と連けいして処理を行なうようにさ
れる。
このとき当該#1切換装置4−1に対して例えば中央処
理装置1−1が連げいされていることを管理装置3が管
理し、他の中央処理装置1−2が非所望に#1切換装置
4−1と中央処理装置1−1との連けいを切離して自己
に接続しないようにする。
しかし、このような従来のシステムの場合、管理装置自
体に障害が発生するとシステム全体がダウンする危険性
をもっている。
また管理装置3や各切換装置4−1ないし4−nが夫々
中央処理装置母線2−1と2−2とを引込んでおり、こ
のために管理装置3やいずれかの切換装置に障害が発生
した場合にその切離しが簡単でない。
特に切換装置の障害の場合でも、当該障害切換装置の切
離しをシステム運用状態のままで簡単に行なうことがで
きないという問題を含んでいる。
本発明は上記の如き問題点を解決することを目的として
おり、本発明のマルチプロセッサ処理システムは、複数
台の中央処理装置と複数群の周辺装置系とが各中央処理
装置母線と各周辺装置系母線とを切換装置を介してオン
・オフすることによって連繋されるマルチプロセッサ処
理システムにおいて、上記各中央処理装置母線に対応し
てもうけられて各中央処理装置相互間の情報授受と各中
央処理装置の状態監視とを行なう構成制御装置をそなえ
ると共に、上記側々の中央処理装置母線と個々の周辺装
置系母線との交差点に対応してもうけられる切換装置を
制御する接続切換部と少なくとも上記周辺装置系に対す
る電源の投入・切断を行なうための電源制御部と少なく
とも上記周辺装置系ならびに上記切換装置の状態を監視
する状態監視部とを有する構成処理装置をそなえ、上記
構成制御装置によって入手された中央処理装置相互間の
情報と上記状態監視部における情報とにもとづいて上記
接続切換部における上記切換装置を何個に上記中央処理
装置からの制御と独立に制御するようにしたことを特徴
としている。
第2図は本発明の一実施例構成を示し、第3図は第2図
図示の構成処理装置の一実施例構成を示す。
第2図において、符号1−1.1−2.21゜2−2.
5−1、ないし5−n、6−1ないし6−nは夫々第1
図に対応しており、7−1.7−2は夫々構成制御装置
、8は構成処理装置、SWl、ないし5W2nは夫々切
換装置、11は制御線を表わしている。
本発明の場合、第1図に示す切換装置4−1ないし4−
nに代えて、各中央処理装置母線2−1゜2−2と各周
辺装置系母線5−1.5−2.・・・・・・・・・・・
・、5−nとの交差点に対応する位置に夫々切換装置部
ちSW、、ないし5W2nを独立にもうけている。
そしてそれらを第3図を参照して後述する如く構成処理
装置8によって制御するようにし、更に第1図図示の管
理装置3を複数個の構成制御装置7−1,7−2と上記
構成処理装置8とに機能分散せしめている。
各構成制御装置7−1.7−2は夫々対応する中央処理
装置1−1.1−2による周辺装置系との連けい状態や
各対応する中央処理装置の状態を管理している。
そして例えば中央処理装置1−1において障害が発生す
ると、#1構成制御装置7=1がこの旨を構成処理装置
8に通知すると共に#2構成制御装置7−2を介して中
央処理装置1−2に通知する。
構成処理装置8は、第3図を参照して後述する如く、各
切換装置SW1.な℃・し5W2nに対する電源状態や
各周辺装置系の状態や各周辺装置系に対する電源状態な
どをチェックすると共に、上記構成制御装置71.L−
2からの情報にもとづいて各切換装置SW、、なし・し
5W2nを制御する。
即ち、切換装置SW、1ないし5W1nにおける切換制
御は中央処理装置1−1が母線2−1を介してまた第3
図に示す如く構成処理装置8内の手動構成部によって行
なわれるが、中央処理装置1−1において障害が発生す
ると、この状態は#1構成制御装置7−1によって検出
され、この旨を制御線11を介し構成処理装置8と#2
構成制御装置7−2に通知する。
これによって、構成処理装置8は切換装置SW、、ない
し5W1nに対する電源をオフするなどによって、中央
処理装置1−1からの各切換装置SW、ないし5W1n
に対する切換制御を無効にする。
また#2構成制御装置7−2を介して通知された中央処
理装置1−2は必要に応じて中央処理装置1−1、に代
わって処理を続行するようにする。
第3図は第2図図示の構成処理装置の一実施例”構成を
示す。
図中の符号1−1ないし1−m、2−1ないし2−m、
5−1ないし5−n、6−1ないし6−n、7−1ない
し7−m 、 8、5W11ないしSWmnは夫々第2
図に対応している。
また9は接続切換部であって上記切換装置SW、、ない
しSWmnを含むもの、10は手動構成制御部であって
オペレータが手動によって各切換装置SW1、ないしS
Wmnをオン・オフできるようにするもの、11は状態
監視部であって各部の電源状態や各構成制御装置7−1
ないし7−mからの情報にもとづ(中央処理装置1−1
ないし1−mの状態などにもとづいて切換装置SW1.
ないしSWmnを制御するもの、12は状態表示部であ
って切換装置SW1.ないしSWmnのオン・オフ状態
を表示するもの、13は電源制御部であって各周辺装置
系単位にもうけられる#lないし#n電源制御単位13
−1ないし13−nの状態を制御・管理するもの、14
−1および14−2は夫夫主電源であって互に独立した
入力AC100Vの電源から直流電圧を得るもの、15
−11ないし15−mnは夫々副電源であって2つの主
電源14−1および14−2から給電されて各対応する
切換装置SW、1ないしSWmnに対して電源を供給す
るもの、1□ないし■7は夫々制御線を表わしている。
構成処理装置8内の電源は、#1主電源14−1と#2
主電源14−2とによって2重化された構成をもち、い
ずれか一方の主電源の障害に対しても構成処理装置8が
正しく動作するようにされている。
各切換装置SW、、ないしSWmnに対して夫々#11
副電源15−11ないし#mnmn副電源15−ハn応
づけられており、切換装置のいずれか1つが障害を生じ
た場合あるいは何んらかの理由によっていずれかの切換
装置をシステムから切離す必要が生じた場合には、対応
する副電源のみ電源から切断すれば足りるようにされて
いる。
図示切換装置5W11ないしSwmnは個々に手動構成
制御部10によって制御線12を介してオン・オフされ
る。
また切換装置5W11ないしSW、nは、個々に、他中
央処理装置による処理に影響を与えない範囲で、中央処
理装置1−1によって母線2−1を介してオン・オフさ
れる。
同様に切換装置SW2、ないし5W2nは中央処理装置
1−2によってオン・オフされ、・・・・・・・・・・
・・切換装置SWm、ないしSWmnは中央処理装置1
−mによってオン・オフされる。
他中央処理装置の処理への影響は、各構成制御装置7−
1ないし7−mが制御線1.を介して通信することによ
って管理される。
今1つの中央処理装置例えば1−1に障害が発生すると
、その時点において母線2−1と連けいされているすべ
ての周辺装置系母線が他中央処理装置によって使用不能
となるおそれが生じる。
このために、#1構成制御装置7−1が上記中央処理装
置1−1の障害を検出すると、#1構成制御装置7−1
は該障害発生を制御線11を介して他;構成制御装置に
通知すると共に第3図図示状態監視部11に通知する。
これによって状態監視部11は、制御線13を介して接
続切換部に対して、中央処理装置1−1による切換装置
SW、、ないし5Wln に対する制御を無効にするよ
うに指示する。
なお必要に応じて副電源15−11ないし15−Inを
落とすようにする。
この各切換装置SW、、ないしSW、 nにおける動作
は状態表示部12において表示される。
また副電源15−11ないし15−rnnのいず;れか
に例えば副電源1511に電源異常が生じたときには、
制御線16を介して、この旨が状態監視部11に濃知さ
れる。
状態監視部では、その内部により、当該副電源15−1
1によって給電されている切換装置5WIIを調べ、当
該切換装置5W11を制御する中央処理装置1−1に対
して#1構成制御装置7−1を介して通知する。
更に周辺装置系例えば6−nにおいて電源異常が生じる
と、制御線17を介してこの旨が状態監視部11に通知
される。
状態監視部11では、周辺装置系6−nがつらなる周辺
装置系母線5−nをシステムから切離すよう制御線13
を介して接続切換部に指示すると共に、制御線11 を
介して各中央処理装置1−1ないし1−mに通知する。
以上説明した如く、本発明によれば、各構成制御装置7
を各中央処理装置1に対応してもうけて中央処理装置の
状態などを通信しあい、切換装置SW、、ないしSWm
nを母線2と5との交差点に対応して夫々独立してもう
け、中央処理装置側からの制御と構成処理装置8側から
の制御とを夫々独立に行なし・得るようにしている。
このために、システムの信頼性が向上し、更に構成処理
装置8内における電源を2重構成とするなど、構成処理
装置8自体の信頼性を向上してシステム全体の信頼性向
上を図っている。
なお、制御線11などは言うまでもなく2重化構成とし
ている。
【図面の簡単な説明】
第1図は従来のマルチプロセッサ処理システムの一例、
第2図は本発明の一実施例構成を示す。 また第3図は第2図図示の構成処理装置の一実施例構成
を示す。 図中、1は中央処理装置、2は中央処理装置母線、5は
周辺装置系母線、6は周辺装置系、7は構成制御装置、
8は構成処理装置、9は接続切換部、10は手動構成制
御部、11は状態監視部:12は状態表示部、13は電
源制御部、14は主電源、15は副電源を表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 複数台の中央処理装置と複数群の周辺装置系とが各
    中央処理装置母線と各周辺装置系母線とを切換装置を介
    してオン・オフすることによって連繋されるマルチプロ
    セッサ処理システムにおいて、上記各中央処理装置母線
    に対応してもうけられて各中央処理装置相互間の情報授
    受と各中央処理装置の状態監視とを行なう構成制御装置
    をそなえると共に、上記個々の中央処理装置母線と個々
    の周辺装置系母線との交差点に対応してもうけられる切
    換装置を制御する接続切換部と少なくとも上記周辺装置
    系に対する電源の投入・切断を行なうための電源制御部
    と少なくとも上記周辺装置系ならびに上記切換装置の状
    態を監視する状態監視部とを有する構成処理装置をそな
    え、上記構成制御装置によって入手された中央処理装置
    相互間の情報と上記状態監視部における情報とにもとづ
    いて上記接続切換部における上記切換装置を個々に上記
    中央処理装置からの制御と独立に制御するようにしたこ
    とを特徴とするマルチプロセッサ処理システム。
JP55043708A 1980-04-03 1980-04-03 マルチプロセツサ処理システム Expired JPS5816484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55043708A JPS5816484B2 (ja) 1980-04-03 1980-04-03 マルチプロセツサ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55043708A JPS5816484B2 (ja) 1980-04-03 1980-04-03 マルチプロセツサ処理システム

Publications (2)

Publication Number Publication Date
JPS56140430A JPS56140430A (en) 1981-11-02
JPS5816484B2 true JPS5816484B2 (ja) 1983-03-31

Family

ID=12671303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55043708A Expired JPS5816484B2 (ja) 1980-04-03 1980-04-03 マルチプロセツサ処理システム

Country Status (1)

Country Link
JP (1) JPS5816484B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134359A (ja) * 1982-02-05 1983-08-10 Hitachi Ltd バス切換装置
JPS60101665A (ja) * 1983-11-09 1985-06-05 Hitachi Ltd 構成切替方式
JPH01290012A (ja) * 1988-05-17 1989-11-21 Pfu Ltd 電源切替制御方式
US9874914B2 (en) 2014-05-19 2018-01-23 Microsoft Technology Licensing, Llc Power management contracts for accessory devices
US10037202B2 (en) 2014-06-03 2018-07-31 Microsoft Technology Licensing, Llc Techniques to isolating a portion of an online computing service
US9367490B2 (en) * 2014-06-13 2016-06-14 Microsoft Technology Licensing, Llc Reversible connector for accessory devices

Also Published As

Publication number Publication date
JPS56140430A (en) 1981-11-02

Similar Documents

Publication Publication Date Title
JPS5816484B2 (ja) マルチプロセツサ処理システム
JPS5816494B2 (ja) マルチプロセツサ処理システム
JPH06195318A (ja) 分散処理システム
JPS5853639Y2 (ja) マルチプロセツサ処理システム
JP3742714B2 (ja) 遠方監視制御装置
JP3750146B2 (ja) 水平分散型ネットワークシステム
JPH06175868A (ja) 二重化計算機故障監視方法
JPH06259276A (ja) 多重化装置
JP3570334B2 (ja) 系切替装置
JP2006323551A (ja) プラント制御システム
JPS58182359A (ja) 電子交換機の自律系切替方式
JPS5840213B2 (ja) 切換装置制御方式
JPS5878202A (ja) 制御装置
JPH10275090A (ja) 基本処理装置の二重化方式
JPS61194939A (ja) 通信制御装置
JPS62140155A (ja) 装置のデ−タバス自動切替回路
JPS61262854A (ja) 再開処理方式
JPS5816498B2 (ja) マルチプロセッサ処理システムの電源供給方式
JPS61224757A (ja) 通信制御装置切換制御方式
JPH05197448A (ja) 無停止型コンピュータのマザーボード
JPS5816496B2 (ja) マルチプロセツサ処理システムの電源異常制御方式
JPH05334107A (ja) システムバスバッファ制御装置
JPH08272542A (ja) コンピュータシステム
JPH043633A (ja) ノード装置
JPS61100037A (ja) 通信回線制御装置