JPS58191173A - ドツト印字装置の制御装置 - Google Patents
ドツト印字装置の制御装置Info
- Publication number
- JPS58191173A JPS58191173A JP57074370A JP7437082A JPS58191173A JP S58191173 A JPS58191173 A JP S58191173A JP 57074370 A JP57074370 A JP 57074370A JP 7437082 A JP7437082 A JP 7437082A JP S58191173 A JPS58191173 A JP S58191173A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- dot
- address
- information
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はドツト印字装−のキャラクタジェネレータ（以
下ＣＧという）の制御に関するものである。
下ＣＧという）の制御に関するものである。
ドツト印字装ＦＩｔは、例えはバフドブリッタ等の母形
印字装置とは異なり活字を持っていない。その代わりＣ
Ｇと呼ばれるメ七りを持ち、この中にドツトマトリクス
による文字を記憶させ、この情報によりドツトを印字し
て文字等を印字することができる。
印字装置とは異なり活字を持っていない。その代わりＣ
Ｇと呼ばれるメ七りを持ち、この中にドツトマトリクス
による文字を記憶させ、この情報によりドツトを印字し
て文字等を印字することができる。
ＣＧＫはり−ドオンリメモリ（以下ＲＯＭという）が使
用され、英数字、カナ文字等のドツトマトリクスが、横
９ドツト、縦７ドツトで構成される場合は、各文字に（
９Ｘ７）ビットの記憶領域を与える必要がある。しかし
、この領域は文字だけの最小の本のであり、横方向の文
字間スペースとして５ドツト分空ける必要性から、実際
には各文字当り、（１２Ｘ７） ビットの記憶領域が
必要と寿る。
用され、英数字、カナ文字等のドツトマトリクスが、横
９ドツト、縦７ドツトで構成される場合は、各文字に（
９Ｘ７）ビットの記憶領域を与える必要がある。しかし
、この領域は文字だけの最小の本のであり、横方向の文
字間スペースとして５ドツト分空ける必要性から、実際
には各文字当り、（１２Ｘ７） ビットの記憶領域が
必要と寿る。
一方、こめドツトマトリクスを記憶するＲＯＭは、ン進
数により各番地が指示されることより、各文字に都合よ
く横１２ビツトを割り振ることはできず、横１６ビツト
が１文字当りの記憶領域となる。すなわち白６×７）ビ
ットが１文字当りの記憶領域として必要である。
数により各番地が指示されることより、各文字に都合よ
く横１２ビツトを割り振ることはできず、横１６ビツト
が１文字当りの記憶領域となる。すなわち白６×７）ビ
ットが１文字当りの記憶領域として必要である。
ＣＧを１ａｌ類だけしか持たないドツト印字装置におい
ては、無駄部分となる横ビット×縦７ビツトはそれ程原
価高とはならないが、ＣＧを複ｌ！種類、例えばＪｉＥ
１１２８文字撞、ＵＳＡＳＣｉｉ ９（５文字棟、０Ｃ
Ｒ−Ａ６４文字株等、金持ち選択印字するドツト印字装
置では無駄部分が多くなり、原価高となっていた。すな
わち、各文字画たり（７×７）ビットが無駄となるから
、この場合（（１２８＋９６＋６４）Ｘ７Ｘ７）＝１４
，１１２ビツトが無駄になる。
ては、無駄部分となる横ビット×縦７ビツトはそれ程原
価高とはならないが、ＣＧを複ｌ！種類、例えばＪｉＥ
１１２８文字撞、ＵＳＡＳＣｉｉ ９（５文字棟、０Ｃ
Ｒ−Ａ６４文字株等、金持ち選択印字するドツト印字装
置では無駄部分が多くなり、原価高となっていた。すな
わち、各文字画たり（７×７）ビットが無駄となるから
、この場合（（１２８＋９６＋６４）Ｘ７Ｘ７）＝１４
，１１２ビツトが無駄になる。
本発明の目的は、上記した従来技術の欠点をなくシ、複
数棟類のＣａを安価に提供することでおる。
数棟類のＣａを安価に提供することでおる。
本発明は、複数１拳のＣＧが同時に用いられることがな
いことに着目し、使用されるＣＧを、ラノダムアクセス
メモリ（以下ＲＡＭ ）に移すようにし、先の無駄部分
はスペースとなるドツト情報を書き込むことにより、Ｃ
ＧのＲＯＭを減らすようにしたものである。
いことに着目し、使用されるＣＧを、ラノダムアクセス
メモリ（以下ＲＡＭ ）に移すようにし、先の無駄部分
はスペースとなるドツト情報を書き込むことにより、Ｃ
ＧのＲＯＭを減らすようにしたものである。
本発明の一実施例を以下具体的に説明する。例として、
６４文字種のＣＧを４樵類持ったドツト印字装置をあげ
る。
６４文字種のＣＧを４樵類持ったドツト印字装置をあげ
る。
６４文字種のＣＧは、１文字当り１６ビツト×７ビツト
を記憶領域として必要であるので、（６４Ｘ１６Ｘ７）
ビットのｄ記憶領域を必要とする。
を記憶領域として必要であるので、（６４Ｘ１６Ｘ７）
ビットのｄ記憶領域を必要とする。
これらのｃａを５１．５２．５３．５４とする。
４種類のうちから１極類を選択するために、２個のスイ
ッチ６によりテコーダ７から１ｓ類だけを選択する信号
を出力し、ＣＧ５１〜５４のチップセレクト（以下ａＳ
という）端子に入力される。
ッチ６によりテコーダ７から１ｓ類だけを選択する信号
を出力し、ＣＧ５１〜５４のチップセレクト（以下ａＳ
という）端子に入力される。
各ＣＧ５１〜５４のアドレスには、例えばＣＰＵ等の上
位４に１１１から転送される印字データコードを一時蓄
積し、印字期間に出力するプリントラインバッファ（以
下ＰＬＢという）２の出力が入力されている。この印字
データにより各文字を指定することができる。
位４に１１１から転送される印字データコードを一時蓄
積し、印字期間に出力するプリントラインバッファ（以
下ＰＬＢという）２の出力が入力されている。この印字
データにより各文字を指定することができる。
この従来技術の場Ｑ、Ｑ（）５ｉ〜５４とし−Ｃ４個の
ＲＯＭを用いており、従ってＲＯＭの容量は（６４Ｘ１
６Ｘ７Ｘ４）＝２ａ６７２ビットが必要である。
ＲＯＭを用いており、従ってＲＯＭの容量は（６４Ｘ１
６Ｘ７Ｘ４）＝２ａ６７２ビットが必要である。
さて以下本発明を説明する。
０Ｇ５０としてｌ（ＡＭを用いる。６４文字種のドツト
マトリクス４種類ＵＲＯＭ４に記憶され、記憶の方法は
各文字画たり９ビツト×７ビツトが間に無駄部分無しに
入っている。すなわち、ＲＯＭ４の容量は（６４ス９Ｘ
７Ｘ４）＝１６，１２８ビツトが必要で、約４４チの減
となる。
マトリクス４種類ＵＲＯＭ４に記憶され、記憶の方法は
各文字画たり９ビツト×７ビツトが間に無駄部分無しに
入っている。すなわち、ＲＯＭ４の容量は（６４ス９Ｘ
７Ｘ４）＝１６，１２８ビツトが必要で、約４４チの減
となる。
４ｍ［類の文字種から１種＃Ａを選択する方法は、２個
のスイッ゛チロにより行う。マイクロプロセッサ（以下
ＭＰという）３がバッファ１０を介してスイッチ６の状
態を入力する。この状態により選択される文字１類を判
断し、ＲＯＭ４の中の選択された文字種のドツトマトリ
クスが記憶されている先頭番地を設定する。次にＣＧ５
０の番地をデータセレクタ８によりＭＰ３から制御でき
るように設定する。
のスイッ゛チロにより行う。マイクロプロセッサ（以下
ＭＰという）３がバッファ１０を介してスイッチ６の状
態を入力する。この状態により選択される文字１類を判
断し、ＲＯＭ４の中の選択された文字種のドツトマトリ
クスが記憶されている先頭番地を設定する。次にＣＧ５
０の番地をデータセレクタ８によりＭＰ３から制御でき
るように設定する。
ＭＰ５はＲＯＭ４の設定し九番地から９ビツト×７ピツ
トのうち１ビツト×７ビツトを読み込む。
トのうち１ビツト×７ビツトを読み込む。
続いてそのデータをＣＧ５Ｌｌの指定した番地に書き込
むためバッファ９全開き、ＭＰ５は出力する。
むためバッファ９全開き、ＭＰ５は出力する。
これにより９ビツトＸ７ビツトのドツトマトリクスの一
部がＣＧ５０に書き込壕れる。
部がＣＧ５０に書き込壕れる。
次にＭＰＩはＲＯＭ４の番地を＋１し、ＲＯＭ４力ラ次
の１ビット：Ｘ７ビ７）のデータを読み込む。
の１ビット：Ｘ７ビ７）のデータを読み込む。
ＭＰ３はＣＧ５０の指定番地を＋１し、ＲＯＭ４から読
み込んだデータを、ＣＧ５０に書き込む。
み込んだデータを、ＣＧ５０に書き込む。
この手順でＲＯＭ４から１文字分の９ピツ）Ｘ７ビツト
のドツトマトリクス情報を読み込み、（ｊＧ５［］に書
き込むと、ＭＰ５はｃａ５ｏの指定番地を＋１ずらしな
がらドツトを印字しないスペース情報を７ヒツト×７ビ
ツト分誉き込む。
のドツトマトリクス情報を読み込み、（ｊＧ５［］に書
き込むと、ＭＰ５はｃａ５ｏの指定番地を＋１ずらしな
がらドツトを印字しないスペース情報を７ヒツト×７ビ
ツト分誉き込む。
その後、再びＭＰ５はＲＯＭ４の番地を＋１し、次の文
字のドットマ） ＩＪクスを読み出す。
字のドットマ） ＩＪクスを読み出す。
この手順を６４文字種繰り返してＣＧ５０へのドツトマ
トリクスの書き込みが終了する。。
トリクスの書き込みが終了する。。
以上説明してきたようにＭＰ５の制御によりＣＧのスペ
ース情報７ヒツト×７ビツトのＲＯＭが不要となる。従
ってＲＯＭ４は（２ろ０４Ｘ７）ビットで４８１類の６
４文字！＊を記憶できる。
ース情報７ヒツト×７ビツトのＲＯＭが不要となる。従
ってＲＯＭ４は（２ろ０４Ｘ７）ビットで４８１類の６
４文字！＊を記憶できる。
ＣＧ５０として・ＲＡＭ、データセレクタ８等の部品が
追加となり、原価はこの分増加するが、Ｈｏ＊４の容量
を減らすことにより合計では原価低減を図ることができ
る。
追加となり、原価はこの分増加するが、Ｈｏ＊４の容量
を減らすことにより合計では原価低減を図ることができ
る。
０Ｇ５１１のスペース情報７ビツト×７ビツトをＭＰ３
により制御する場曾について説明したが、論理回路を構
成し実行することが可能なことは明白である。−またス
ペース情報７ビツト×７ビツトを各文字のドツト情報を
書き込んた後に書き込むとしたが、先ずＣＧ５０の全番
地にスペース情報を書き込んだ後に、ＲＯＭ４のドツト
情報だけを書き込むようにしてもよい。
により制御する場曾について説明したが、論理回路を構
成し実行することが可能なことは明白である。−またス
ペース情報７ビツト×７ビツトを各文字のドツト情報を
書き込んた後に書き込むとしたが、先ずＣＧ５０の全番
地にスペース情報を書き込んだ後に、ＲＯＭ４のドツト
情報だけを書き込むようにしてもよい。
本発明によれば、これまでスペース情報としてあった無
駄なＲＯＭ領域が無くなるので、ＲＯＭの容量を減らす
ことができ、原価低減をすることができる。上記実施例
では６４文字糧の４ａ類について説明したが、文字種類
が更に増加した場曾の効果は、更に大きくなる。
駄なＲＯＭ領域が無くなるので、ＲＯＭの容量を減らす
ことができ、原価低減をすることができる。上記実施例
では６４文字糧の４ａ類について説明したが、文字種類
が更に増加した場曾の効果は、更に大きくなる。
第１図は従来技術の一例を示すブロック図、第２図は本
発明装置の一実施例を示すブロック図である。 図において、Ｉｉｉ上位装置、２はＰＬＢＸ ３はＭＰ
、４はＲＯＭ、５０〜５４ｉｊＣＧ、６はスイッチ、７
はデコーダ、８はデータセレクタ、９．１０Ｆｉバツフ
アである。 オ唾
発明装置の一実施例を示すブロック図である。 図において、Ｉｉｉ上位装置、２はＰＬＢＸ ３はＭＰ
、４はＲＯＭ、５０〜５４ｉｊＣＧ、６はスイッチ、７
はデコーダ、８はデータセレクタ、９．１０Ｆｉバツフ
アである。 オ唾
Claims (1)
- 【特許請求の範囲】 ドツトにより文字を形成するドツト印字装置において、 キャラクタジェネレータをＲＡＭで構成し、前記キャラ
クタジェネレータへ書き込む印字ドツト情報を記憶する
手段を廟し、＠１記憶手段からドツト情報を読み出し、
キャラクタジェネレータに書き込む手段と、キャラクタ
ジェネレータにスペース情報を書き込む手段とからなる
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57074370A JPS58191173A (ja) | 1982-04-30 | 1982-04-30 | ドツト印字装置の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57074370A JPS58191173A (ja) | 1982-04-30 | 1982-04-30 | ドツト印字装置の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58191173A true JPS58191173A (ja) | 1983-11-08 |
Family
ID=13545200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57074370A Pending JPS58191173A (ja) | 1982-04-30 | 1982-04-30 | ドツト印字装置の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191173A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5354908A (en) * | 1976-10-28 | 1978-05-18 | Nec Corp | Dot pattern data transmission system |
| JPS55147691A (en) * | 1979-05-08 | 1980-11-17 | Ricoh Kk | Data output device |
| JPS573186A (en) * | 1980-06-09 | 1982-01-08 | Hitachi Ltd | Print control system |
-
1982
- 1982-04-30 JP JP57074370A patent/JPS58191173A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5354908A (en) * | 1976-10-28 | 1978-05-18 | Nec Corp | Dot pattern data transmission system |
| JPS55147691A (en) * | 1979-05-08 | 1980-11-17 | Ricoh Kk | Data output device |
| JPS573186A (en) * | 1980-06-09 | 1982-01-08 | Hitachi Ltd | Print control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58196671A (ja) | 半導体記憶素子 | |
| GB2101372A (en) | Information memory devices | |
| JPS592027B2 (ja) | 文字発生装置 | |
| US4414545A (en) | Memory circuit for generating liquid crystal display characters | |
| JPS58191173A (ja) | ドツト印字装置の制御装置 | |
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| KR890000994A (ko) | 프린터장치의 기구부를 제어하기 위한 방법 및 그것을 실시하기 위한 시스템 | |
| JPS6144317B2 (ja) | ||
| JPS6226501B2 (ja) | ||
| JPS5853338B2 (ja) | ドツト・トパタ−ン出力方式 | |
| SU983756A1 (ru) | Запоминающее устройство | |
| JPS61158384A (ja) | 文字処理装置 | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JPS58119865A (ja) | ケイ線印字方式 | |
| JPS5846478A (ja) | 印字装置 | |
| JPS58105477A (ja) | Ｒａｍ制御回路 | |
| JPH0462590B2 (ja) | ||
| JPH0242675B2 (ja) | ||
| KR0148867B1 (ko) | 폰트롬 선택회로 | |
| JPH024915B2 (ja) | ||
| JPH0112308Y2 (ja) | ||
| JPS6217752B2 (ja) | ||
| JPS6217259B2 (ja) | ||
| JPH03192294A (ja) | 表示制御装置 | |
| JPS58172787A (ja) | キヤラクタパタ−ン発生装置 |