JPS5819180B2 - 信号伝送の誤りを検出する方法 - Google Patents
信号伝送の誤りを検出する方法Info
- Publication number
- JPS5819180B2 JPS5819180B2 JP53066868A JP6686878A JPS5819180B2 JP S5819180 B2 JPS5819180 B2 JP S5819180B2 JP 53066868 A JP53066868 A JP 53066868A JP 6686878 A JP6686878 A JP 6686878A JP S5819180 B2 JPS5819180 B2 JP S5819180B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- signal line
- address signal
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
この発明はプログラム制御装置間におけるデータの授受
についてデータ伝送制御及びデータ伝送検査方式に関す
るものである。
についてデータ伝送制御及びデータ伝送検査方式に関す
るものである。
以下簡略の為、２個のプログラム制御装置間において一
方から他方へデータを伝送する場合について説明する。
方から他方へデータを伝送する場合について説明する。
従来この種の方式として第１図又は第２図又は第３図に
示すものがあった。
示すものがあった。
第１図において１，２は各々プログラム制御装置、３は
データの種別を示すアドレス信号にパリティビットを付
加したアドレス信号線、４は３に対応するデータの内容
を示すデータ信号にパリティビットを付加したデータ信
号線を示す。
データの種別を示すアドレス信号にパリティビットを付
加したアドレス信号線、４は３に対応するデータの内容
を示すデータ信号にパリティビットを付加したデータ信
号線を示す。
第２図において、５はデータの種別或いζジデータの個
数或いはデータの内容を示すデータ信号線を示す。
数或いはデータの内容を示すデータ信号線を示す。
第３図において、６はデータの種別を示すアドレス信号
線、７は６を返信するリードバックアドレス信号線、８
は６に対応するデータの内容を示すデータ信号線、９は
８を返信するリードバックデータ信号線を示す。
線、７は６を返信するリードバックアドレス信号線、８
は６に対応するデータの内容を示すデータ信号線、９は
８を返信するリードバックデータ信号線を示す。
又、上記のアドレス信号線、データ信号線の本数につい
ては一般的な通例としてアドレス信号、データ信号共１
６ビツトとし、パリティピットは１ビツトと考えると、
３，４は１７ビツト、５，６，７，８．９は１６ビツト
で構成される。
ては一般的な通例としてアドレス信号、データ信号共１
６ビツトとし、パリティピットは１ビツトと考えると、
３，４は１７ビツト、５，６，７，８．９は１６ビツト
で構成される。
次に動作について説明する。
第１図は送信側プログラム制御装置１が、アドレス信号
線３にデータの種別を示すアドレス信号とパリティピッ
トを生成したものを乗せ、データ信号線４に３に対応す
るデータ信号とパリティビットを生成したものを乗せて
受信側プログラム制御装置２へ送信する。
線３にデータの種別を示すアドレス信号とパリティピッ
トを生成したものを乗せ、データ信号線４に３に対応す
るデータ信号とパリティビットを生成したものを乗せて
受信側プログラム制御装置２へ送信する。
２では送信されたアドレス信号及びデータ信号を読込ん
で各々１７ビツトのパリティチェックを行ってデータ伝
送時の正否を検査する。
で各々１７ビツトのパリティチェックを行ってデータ伝
送時の正否を検査する。
第２図は送信側プログラム制御装置１がデータ信号線５
にデータの種別を示すアドレス信号及びデータの個数を
示すデータ長信号及びデータ長信号で指定された数だけ
のデータの内容を示すデータ信号及び上記データの総和
のチェックサム信号を受信側プログラム制御装置２へ順
次送信する。
にデータの種別を示すアドレス信号及びデータの個数を
示すデータ長信号及びデータ長信号で指定された数だけ
のデータの内容を示すデータ信号及び上記データの総和
のチェックサム信号を受信側プログラム制御装置２へ順
次送信する。
２では送信されてくる上記データを順次読込み、最後に
サムチェックを行ってデータ伝送時の正否を検査する。
サムチェックを行ってデータ伝送時の正否を検査する。
第３図は送信側プログラム制御装置１がアドレス信号線
６にデータの種別を示すアドレス信号を乗せ、データ信
号線８に６に対応するデータ信号を乗せて受信側プログ
ラム制御装置２へ送信する。
６にデータの種別を示すアドレス信号を乗せ、データ信
号線８に６に対応するデータ信号を乗せて受信側プログ
ラム制御装置２へ送信する。
２では送信されたアドレス信号及びデータ信号を読込ん
で次にアドレス信号をリードバックアドレス信号線７に
乗せ、データ信号をリードバックデータ信号線９に乗せ
て１へ返信する。
で次にアドレス信号をリードバックアドレス信号線７に
乗せ、データ信号をリードバックデータ信号線９に乗せ
て１へ返信する。
１ではリードバックアドレス信号及びリードバックデー
タ信号を読込んで先に送信したアドレス信号及びデータ
信号と比較してデータ伝送時の正否を検査する。
タ信号を読込んで先に送信したアドレス信号及びデータ
信号と比較してデータ伝送時の正否を検査する。
従来のデータ伝送制御方式は以上のように構成されてい
るので次のような欠点があった。
るので次のような欠点があった。
第１図ではパリティチェック方式をとっている為アドレ
ス信号線及びデータ信号線に各々パリティビットが余分
に必要である。
ス信号線及びデータ信号線に各々パリティビットが余分
に必要である。
又、パリティビットの生成及びチェックはプログラム処
理で行われる時はデータ伝送制御のプログラム処理が煩
雑となる。
理で行われる時はデータ伝送制御のプログラム処理が煩
雑となる。
また、ハードウェアでパリティビットの生成及チェック
を行えばそれだけ回路構成が大きく！なる。
を行えばそれだけ回路構成が大きく！なる。
第２図ではデータ信号線が一種類の為送信順序毎にアド
レス信号かデータ長信号かデータ信号か或いはチェック
サム信号か判断しなければならず、プログラム処理が煩
雑となる。
レス信号かデータ長信号かデータ信号か或いはチェック
サム信号か判断しなければならず、プログラム処理が煩
雑となる。
又チェックサム方却式をとっている為データ信号線の一
本がもし断線していてもデータ伝送上のエラーは検知で
きない欠点がある。
本がもし断線していてもデータ伝送上のエラーは検知で
きない欠点がある。
第３図ではデータ伝送方法は容易でエラーチェックも完
全になされるが、信号線の構成が多くなこるという欠点
があった。
全になされるが、信号線の構成が多くなこるという欠点
があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、第３図におけるリードバックアド
レス信号線７とリードバックデータ信号線９を論理的に
組合せることよりデータ伝Ｊ送方法を容易にしかも伝送
エラーチェックも簡単に行えるデータ伝送制御方式を提
供するものである。
めになされたもので、第３図におけるリードバックアド
レス信号線７とリードバックデータ信号線９を論理的に
組合せることよりデータ伝Ｊ送方法を容易にしかも伝送
エラーチェックも簡単に行えるデータ伝送制御方式を提
供するものである。
以下、この発明の一実施例を図について説明する。
４
第４図において１０は２で読込んだアドレス信号及びデ
ータ信号をある論理でもって−っにまとめて１へ返信さ
れるリードバック信号（１６ビツト）線を示す。
第４図において１０は２で読込んだアドレス信号及びデ
ータ信号をある論理でもって−っにまとめて１へ返信さ
れるリードバック信号（１６ビツト）線を示す。
第４図においてリードバックデータ信号線１０へはアド
レス信号線６とデータ信号線８より読込んだデータの各
ビット毎の排他的論理和（ＥｘｃｌｕｓｉｖｅＯＲ）を
とったものを送信する。
レス信号線６とデータ信号線８より読込んだデータの各
ビット毎の排他的論理和（ＥｘｃｌｕｓｉｖｅＯＲ）を
とったものを送信する。
第５図は排他的論理和の真理値表を示す。
１が６２，８を通じて送信したデータをＡ、Ｄ。
２が６，８を通じて受信したデータをＡ’、Ｄ’、２が
１０を通して送信したデータをＥ、１が１０を通じて受
信したデータをＥ′とすると、次の式が成り立つ。
１０を通して送信したデータをＥ、１が１０を通じて受
信したデータをＥ′とすると、次の式が成り立つ。
Ｅ＝Ａ’■Ｄ′
ここで Ａ←Ａ 、’ Ｄ’＝Ｄ 、 Ｅ’＝ Ｅの時
に限って、Ｅ′■Ａ＝Ｅ■Ａ−（Ａ’■Ｄ／ ）■Ａ＝
Ａ■Ｄ■Ａ ＝Ｄ またはＥ［株］Ｄ＝Ｅ■Ｄ＝（Ａ灯Φす■Ｄ＝Ａ■Ｄ■
Ｄ＝Ａ の関係が成立する。
に限って、Ｅ′■Ａ＝Ｅ■Ａ−（Ａ’■Ｄ／ ）■Ａ＝
Ａ■Ｄ■Ａ ＝Ｄ またはＥ［株］Ｄ＝Ｅ■Ｄ＝（Ａ灯Φす■Ｄ＝Ａ■Ｄ■
Ｄ＝Ａ の関係が成立する。
即ち、１は６を通して送信したアドレス信号Ａと１０を
通して読込んだデータＥ′の排他的論理和をとり、８を
通して送信したデータ信号りと比較するかまたは、送信
データ信号りと返信データＥ′の排他的論理和を求め、
送信アドレス信号Ａと比較することによって、信号伝送
の誤りを検出することができる。
通して読込んだデータＥ′の排他的論理和をとり、８を
通して送信したデータ信号りと比較するかまたは、送信
データ信号りと返信データＥ′の排他的論理和を求め、
送信アドレス信号Ａと比較することによって、信号伝送
の誤りを検出することができる。
なお、上記実施例は１から２へのデータ伝送に限ったが
、逆に１でアドレス指定したデータを２から受取る場合
にも転用できる。
、逆に１でアドレス指定したデータを２から受取る場合
にも転用できる。
以上のように、この発明によれば、プログラム制御装置
間のデータ伝送方法においてアドレス信号とデータ信号
を論理的に組合せることにより、システム構成が簡略で
、プログラム処理も容易でかつ伝送上の信頼性の高いも
のが得られる効果がある。
間のデータ伝送方法においてアドレス信号とデータ信号
を論理的に組合せることにより、システム構成が簡略で
、プログラム処理も容易でかつ伝送上の信頼性の高いも
のが得られる効果がある。
第１図、第２図、第３図は従来のデータ伝送制御方式を
示すシステム構成図、第４図は本発明の一実施例による
システム構成図、第５図は排他的論理和の真理値図であ
る。 図において、１は送信側プロゲラ今装置、２は受信側プ
ログラム装置、６はアドレス信号線、８はデータ信号線
、１０は返信データ信号線である。 なお、図中、同一符号は同−又は相当部分を示す。
示すシステム構成図、第４図は本発明の一実施例による
システム構成図、第５図は排他的論理和の真理値図であ
る。 図において、１は送信側プロゲラ今装置、２は受信側プ
ログラム装置、６はアドレス信号線、８はデータ信号線
、１０は返信データ信号線である。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- １ プログラム装置間にて送受信されるアドレス信号お
よびデータ信号の伝送の誤りを検出する方法において、
受信側のプログラム装置は受信アドレス信号と受信デー
タ信号の排他的論理和信号を求めてこれを送信側プログ
ラム装置に返信し、前記送信側プログラム装置はこの返
信された前記排他的論理和信号と送信アドレス信号（ま
たは送信データ信号）との排他的論理和信号を求め、こ
れを送信データ信号（または送信アドレス信号）と比較
により同一性を調べることを特徴とする信号電送の誤り
を検出する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53066868A JPS5819180B2 (ja) | 1978-06-01 | 1978-06-01 | 信号伝送の誤りを検出する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53066868A JPS5819180B2 (ja) | 1978-06-01 | 1978-06-01 | 信号伝送の誤りを検出する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54157405A JPS54157405A (en) | 1979-12-12 |
| JPS5819180B2 true JPS5819180B2 (ja) | 1983-04-16 |
Family
ID=13328264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53066868A Expired JPS5819180B2 (ja) | 1978-06-01 | 1978-06-01 | 信号伝送の誤りを検出する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819180B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336436A (en) * | 1976-09-16 | 1978-04-04 | Mitsubishi Electric Corp | Transmission data monitor unit |
-
1978
- 1978-06-01 JP JP53066868A patent/JPS5819180B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54157405A (en) | 1979-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607549A (ja) | 故障診断装置 | |
| US5453999A (en) | Address verification system using parity for transmitting and receiving circuits | |
| US4580265A (en) | Failure detection method and apparatus | |
| JPS5819180B2 (ja) | 信号伝送の誤りを検出する方法 | |
| JPH07200419A (ja) | バスインタフェース装置 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP2864611B2 (ja) | 半導体メモリ | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPS6155696B2 (ja) | ||
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPS63148335A (ja) | エラ−検出装置 | |
| JPH0324601A (ja) | 制御方法 | |
| JPS5860497A (ja) | 誤り検出制御方式 | |
| JPH04192038A (ja) | パリティチェック装置 | |
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JPH01116747A (ja) | キャッシュｌｓｉ | |
| JPS6155131B2 (ja) | ||
| JPH04121139U (ja) | データ送受信装置 | |
| JPS6123263A (ja) | 試験方式 | |
| JP2002297454A (ja) | パリティチェック方法及びパリティチェック装置 | |
| JPH0398140A (ja) | パラレルバスシステム | |
| JPH04346145A (ja) | 情報処理装置 | |
| JPH0760391B2 (ja) | 誤り訂正機構 | |
| JPS61208134A (ja) | 情報処理装置におけるエラ−検出方式 |