JPS58194345A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58194345A
JPS58194345A JP57075355A JP7535582A JPS58194345A JP S58194345 A JPS58194345 A JP S58194345A JP 57075355 A JP57075355 A JP 57075355A JP 7535582 A JP7535582 A JP 7535582A JP S58194345 A JPS58194345 A JP S58194345A
Authority
JP
Japan
Prior art keywords
film
pad
aluminum
etching
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57075355A
Other languages
English (en)
Inventor
Shigeru Shimada
茂 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57075355A priority Critical patent/JPS58194345A/ja
Publication of JPS58194345A publication Critical patent/JPS58194345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特にそのポンディングパッド構造
に関するものである。
半導体装置のアルミニウムポンディングパッドは一般に
、ワイヤボンディング領域を残してその周辺がプラズマ
析出法による８ｉｘＯＹ膜（ファイナルパッジページ璽
ン膜）で被覆される。ところが、このファイナルパッジ
ベージ曹ン膜をウェットエツチングでパターニングした
ＩＬエツチング時間が長いためにアルミニウムパッドの
ヒロック部分（小突起が存在する部分）も同時にエツチ
ングされてしまい、同部分のアルミニウムに小さな孔が
あき易くなる。この結果、生じた小孔中にパッド下地の
リンガラス膜が露出してしまうが。
このリンガラス族がグラスフロー用の高リン濃度のもの
である場合には特にそのリンガラス膜からのリンが上記
小孔を通して溶出し、これが原因となってパッド腐食が
発生することが判明した。また、パッド下地がりンガラ
ス膜ではなく通常の８　ｒ　Ｏｘ膜であったとしても、
上記小孔な通して上部からの不純物が侵入して８ｉ０１
膜が汚染されるので、いずれにしても望ましくはない。
従って１本発明の目的は、ファイナルバソシベーシ曹ン
膜なウェットエツチングで加工してもパッド腐食や下地
汚染の生じないパッド構造な提供することにある。
以下２本発明の実施例を図面について詳細に説明する。
本実施例によるパッド構造を理解容易のためＫその製造
プロセスに沿って説明すると、まず第１図のように、半
導体基板１の一主ｒＩＩＪＫ設けたフィールドＳｉ　Ｏ
ｘ　＊　２上に、グラスフロー用の高りン濃度（例えば
ｌＯモルＸ）のり／ガラス膜３を形成し、この上のポン
ディングパッド域にポリシリコン膜４を所定パターンに
形成する。このポリシリコン膜４は１例えば化学的気相
成長技術で全面に成長させたポリシリコンをフォトエツ
チングで加工したものである。またこのポリシリコン膜
４は、　　ＭＩ８（Ｍｅｔａｌ　　Ｉｎ５ｕｌａｔｏｒ
　　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）型ＩＣの場合にはゲ
ート及び配線用のポリシリコン層と同一工程で形成して
よいし、或いは別のポリシリコンで形成してもよい。ゲ
ート用のポリシリコンな用いる場合、ゲートパターニン
グ時にポリシリコン膜４をパッド城下に上記の如く残し
ておく。
次いで第２図のよ５に、全面にリンガラス膜５を被せ、
これをフォトエツチングでノ（ターニングしてポリシリ
コン膜４上の部分な除去する。このリンガラス膜のエツ
チングは、ポリシリコン膜４がゲートポリシリコンで形
成した場合には、ソース及びドレイノ領域の配線用のス
ルーホール（コンタクトホール）を形成するためのエツ
チングと同時に行なうことができる。
次いで第３図のように、全面にアルミニウムな例えば真
空蒸着技術で付着せしめた後にエツチングすることＫよ
って、ポリシリコン膜４上にアルミニウムのポンディン
グパッド６（及び図示省略したが、そのアルミニウム配
線も）を選択的に残す。このパッド形成後ＫＨ，中でア
ニールした場合、パッド６下のポリシリコン膜４はゲー
トポリシリコンであると充分にリン処理が施されている
ためにアルミニウム６とは反応せず、従ってＡ４−８ｉ
の共晶化によるボンディング性（ボンダビリティ）の劣
化は生じない。
次いで第４図のように、ファイナルバッジページ璽／膜
として、プラズマ析出法で８ｉｘＯｙ（例えば８１０）
膜７を全面に被着後に選択的にウェットエツチングな行
ない、パッド６上の部分な除去してパッド６を露出させ
る。
上記した如く１本実施例によるパッド構造は、アルミニ
ウムパッド６直下に接してポリシリコン膜４を形成した
ものであるから、第４図の工程で　　　　　（パッジペ
ージ１１）膜７をウェットエツチングで加工してアルミ
ニウム６のヒロック部分に小孔が生じたとしても、下地
のポリシリコン膜４によってその小孔が更−下方へ拡大
されることが防止される。従って、高リン濃度のリンガ
ラス膜３は全く露出することはなく、゛上記小孔を通し
てのリン溶出が生じることがない、即ち、リン溶出に起
因するパッド腐食な完全に阻止することができる。しか
も、パッジページ冒ン膜７自体のエツチングも容易とな
り、上記小孔が生じてもこれを無視してエツチングな進
行させることができる。
なお、上記実施例において仮にりンガラスｌ！３が存在
せず、ポリシリコン膜４下に直Ｉ！　８　ｉ　０ｓ膜２
が接する構造の場合には、ポリシリコン膜４の存在によ
って、アルミニウム６中の小孔を通して上方から不純物
が拡散しようとしてもポリシリコン膜４で阻止され、８
ｉ０＠膜２へ到達しないから、Ｓｉｎｇ膜２の汚染を防
ぐことができる。なお、本発明のパッド構造は種々のデ
バイスに適用可能である。
【図面の簡単な説明】
第１図、第２図、第３図及び第４図は本発明の実施例に
よるパッド構造なその製造プロセス類に示す各断面図で
ある。 ２・・・フィールドＳｊＯ＊　ＦＭ、３・・・高濃度り
／ガラス膜、４・・・ポリシリコン膜％５・・・リンガ
ラス膜。 ６・・・アルミニウムパッド、７・・・ファイナルパッ
ジページ田ン膜。

Claims (1)

    【特許請求の範囲】
  1. １、アルミニウムからなるポンディングパッドの直下に
    接してポリシリコン膜が設けられたパッド構造を有する
    ことを特徴とする半導体装置。
JP57075355A 1982-05-07 1982-05-07 半導体装置 Pending JPS58194345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57075355A JPS58194345A (ja) 1982-05-07 1982-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57075355A JPS58194345A (ja) 1982-05-07 1982-05-07 半導体装置

Publications (1)

Publication Number Publication Date
JPS58194345A true JPS58194345A (ja) 1983-11-12

Family

ID=13573836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57075355A Pending JPS58194345A (ja) 1982-05-07 1982-05-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS58194345A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156646A (ja) * 1988-12-09 1990-06-15 Nec Ic Microcomput Syst Ltd 集積回路装置
US4991269A (en) * 1987-03-13 1991-02-12 Akitada Kuroda Clip
JPH0667071U (ja) * 1993-03-08 1994-09-20 正介 岡野 クリップ
JP2007258596A (ja) * 2006-03-24 2007-10-04 Fujifilm Corp 半導体素子の製造方法及び半導体素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991269A (en) * 1987-03-13 1991-02-12 Akitada Kuroda Clip
JPH02156646A (ja) * 1988-12-09 1990-06-15 Nec Ic Microcomput Syst Ltd 集積回路装置
JPH0667071U (ja) * 1993-03-08 1994-09-20 正介 岡野 クリップ
JP2007258596A (ja) * 2006-03-24 2007-10-04 Fujifilm Corp 半導体素子の製造方法及び半導体素子

Similar Documents

Publication Publication Date Title
KR100375908B1 (ko) 건식마이크로리소그래피처리
JPS58194345A (ja) 半導体装置
JPH06163578A (ja) 接続孔形成法
US7166232B2 (en) Method for producing a solid body including a microstructure
US5661079A (en) Contacting process using O-SIPOS layer
JPS61141158A (ja) バンプ電極形成方法
JP2817226B2 (ja) 半導体装置の製造方法
JP3178444B2 (ja) 半導体装置の製造方法
KR0156124B1 (ko) 반도체소자의 금속배선 형성방법
JPS6130031A (ja) 半導体装置の製造方法
JPH08124877A (ja) 半導体集積回路の製造方法
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
JPH04356944A (ja) 半導体装置およびその製造方法
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
JPS58170050A (ja) 半導体装置の製造方法
JPS587866A (ja) 半導体装置の製造方法
JPH10172970A (ja) 配線形成方法
JPH0845811A (ja) パターン形成方法およびそれを用いた半導体集積回路装置の製造方法
JPH0444250A (ja) 半導体装置の製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPS61141126A (ja) イオン注入方法
KR940001279A (ko) 반도체의 금속배선 형성방법
JP2002164302A (ja) 半導体装置の製造方法
JPS59119763A (ja) 薄膜ｍｉｓトランジスタの形成方法
JPS59103353A (ja) 半導体装置の製法