JPS58206121A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPS58206121A JPS58206121A JP57090067A JP9006782A JPS58206121A JP S58206121 A JPS58206121 A JP S58206121A JP 57090067 A JP57090067 A JP 57090067A JP 9006782 A JP9006782 A JP 9006782A JP S58206121 A JPS58206121 A JP S58206121A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- island
- film
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野」
本発明は、基板上に堆積したシリコンミｌ膜を能動領域
として用いる４膜半導体装置の製造方法に関する。
として用いる４膜半導体装置の製造方法に関する。
非晶質基板上の薄膜シリコン半導体装置の実用化への最
大の難点は、電気的特性が単結晶シリコン半導体装置に
比べて者しく劣っていることである。その理由は、シリ
コン薄膜の結晶性にある。非晶質基板、特にプラスを基
板としたシリコン薄膜は、非ｌ＃＆質、微結晶あるいは
粒径敬白゛Ｘの多結晶状態である。このようなシリコン
薄膜の電気的特性は単結晶シリコンのそれに比べて著し
く悪く、キャリア移動度は１ ｃｒｒ？ｌデｌｅｅ以下
であり単結晶シリコンに比べて数百分の１の値にすぎな
い。
大の難点は、電気的特性が単結晶シリコン半導体装置に
比べて者しく劣っていることである。その理由は、シリ
コン薄膜の結晶性にある。非晶質基板、特にプラスを基
板としたシリコン薄膜は、非ｌ＃＆質、微結晶あるいは
粒径敬白゛Ｘの多結晶状態である。このようなシリコン
薄膜の電気的特性は単結晶シリコンのそれに比べて著し
く悪く、キャリア移動度は１ ｃｒｒ？ｌデｌｅｅ以下
であり単結晶シリコンに比べて数百分の１の値にすぎな
い。
シリコン薄膜の電気的特性を向上させる方法は、結晶粒
径の大きい多結晶状態にすることであり、理想的には更
に結晶粒径の大きい単結晶にすることである。そのため
には、シリコン薄膜の堆積ｆｌｉ！Ｉ＃：金高くするこ
と、あるいは、堆積中のシリコンに何らかの方法でエネ
ルギーを供給することが考えられる。
径の大きい多結晶状態にすることであり、理想的には更
に結晶粒径の大きい単結晶にすることである。そのため
には、シリコン薄膜の堆積ｆｌｉ！Ｉ＃：金高くするこ
と、あるいは、堆積中のシリコンに何らかの方法でエネ
ルギーを供給することが考えられる。
しかし、非晶質基板とじてガラスを用いた場合、堆積温
度には上限があり、例えばコーニングア０５９では約５
５０℃が最高堆積温度である。この温度を越えてシリコ
ンの堆積を行なうとガラス板が変形してし埜いそれ以降
の製造工程でのフォトリングラフィが不ロ■Ｈ目になる
。
度には上限があり、例えばコーニングア０５９では約５
５０℃が最高堆積温度である。この温度を越えてシリコ
ンの堆積を行なうとガラス板が変形してし埜いそれ以降
の製造工程でのフォトリングラフィが不ロ■Ｈ目になる
。
薄膜シリコン十傳体に要求されるキャリア移動度は少な
くとも１０ｒｉ／マ・１０以上であり、その条件を満す
Ｑ′こは、ンリコン堆積温度は通常のＣＶＤ法、あるい
はス′＝′と装有法を用いても７００℃以下にすること
はｊ＋１６かしい。便って低温でプラス吸上に堆積され
た／リコン薄ｌＩ＃を何らかの方法で結晶粒径の大きい
シリコン博映に変えなければならない。
くとも１０ｒｉ／マ・１０以上であり、その条件を満す
Ｑ′こは、ンリコン堆積温度は通常のＣＶＤ法、あるい
はス′＝′と装有法を用いても７００℃以下にすること
はｊ＋１６かしい。便って低温でプラス吸上に堆積され
た／リコン薄ｌＩ＃を何らかの方法で結晶粒径の大きい
シリコン博映に変えなければならない。
本発明は、上記の点に轟み、４漠シリコン半導体装置の
′Ｉｔ気的詩的特性しく同上させることの出来る製造方
法を提供することを目的とする。
′Ｉｔ気的詩的特性しく同上させることの出来る製造方
法を提供することを目的とする。
〔発明の概要〕 １・
本発明は、基板上に欄、嘴形成した島状シリコン唄硫に
イオン注入マスクを経た僕、エネルギービームを照射す
ることにより、シリコンの、ＭＡ粒径の増大を促進させ
ると同時に、シリコン中ＶＣ注入された不純物原子の電
気的な活性化を促進することを特徴とする。
イオン注入マスクを経た僕、エネルギービームを照射す
ることにより、シリコンの、ＭＡ粒径の増大を促進させ
ると同時に、シリコン中ＶＣ注入された不純物原子の電
気的な活性化を促進することを特徴とする。
本発明により、非晶質基板上に形成された薄膜シリコン
半導体素子の電気的特性の大幅な改善が可能になった。
半導体素子の電気的特性の大幅な改善が可能になった。
例えばチャンネル長（Ｌ）が２０ｔｕｎ、チャンネルＩ
ＩＩ！（Ｗ）が２０ ａｍ、ｒ−ト酸化膜厚１５００Ｘ
のｎチャンネルエンハンスメント型ＭＯ８ＦＥＴの特性
は、レーザー光照射によシしきい値電圧（７丁）が１８
Ｖから２，５Ｖに減少し、実効移動度（μｅｆｆ）が、
０．１ ｃｔｎ２／Ｙ’ｌ＠ｅから１６ ＣＩＩＬ”／
ｖ・ｓ＊ｅと１６０倍の増加を示した。またシリコン膜
の平均結晶粒径も３００〜５００Ｘであったものが、レ
ーデ光照射後は０、５〜１．０μｍと増大していた。ソ
ースドレーン領域は燐イオンを２×１０１５／ｃＩＩＬ
２注入した場合、レーデ光照射後のシート抵抗値は１５
０〜２５０ Ｑ１０、活性化率８０〜９０％の低抵抗ｎ
＋多結晶シリコンになっていた。
ＩＩ！（Ｗ）が２０ ａｍ、ｒ−ト酸化膜厚１５００Ｘ
のｎチャンネルエンハンスメント型ＭＯ８ＦＥＴの特性
は、レーザー光照射によシしきい値電圧（７丁）が１８
Ｖから２，５Ｖに減少し、実効移動度（μｅｆｆ）が、
０．１ ｃｔｎ２／Ｙ’ｌ＠ｅから１６ ＣＩＩＬ”／
ｖ・ｓ＊ｅと１６０倍の増加を示した。またシリコン膜
の平均結晶粒径も３００〜５００Ｘであったものが、レ
ーデ光照射後は０、５〜１．０μｍと増大していた。ソ
ースドレーン領域は燐イオンを２×１０１５／ｃＩＩＬ
２注入した場合、レーデ光照射後のシート抵抗値は１５
０〜２５０ Ｑ１０、活性化率８０〜９０％の低抵抗ｎ
＋多結晶シリコンになっていた。
以下に図面を参照して本発明の実施例を述べる。本実施
例では、非晶簀基板としてコーニンＳｉＨ４の熱分解に
よる常圧←＃→法で堆積した。
例では、非晶簀基板としてコーニンＳｉＨ４の熱分解に
よる常圧←＃→法で堆積した。
その時の基板温度は５３０℃であり、膜厚０，６〜０．
７ ｔｍ、平均結晶粒径３００〜５００Ｘ、キャリア移
動度は０．１５ ｃ３ｎ２／ｖ・ｌｅｅであった。
７ ｔｍ、平均結晶粒径３００〜５００Ｘ、キャリア移
動度は０．１５ ｃ３ｎ２／ｖ・ｌｅｅであった。
第１図は、ガラス基板１上に堆積したシリコン薄膜２を
ＦＥＴとして必要な形状にエツチングした後、二酸化ケ
イ＄（ＳｉＯ２）膜３を絶縁膜と３は、常圧セ弁呼法で
堆積し、その時の基板温度４３０℃、膜厚は１５００Ｘ
であった。ま九この二酸化ケイ素膜３は、ＦＥＴのｙ−
ト絶縁膜として、ｍａｔで残しておくものである。
ＦＥＴとして必要な形状にエツチングした後、二酸化ケ
イ＄（ＳｉＯ２）膜３を絶縁膜と３は、常圧セ弁呼法で
堆積し、その時の基板温度４３０℃、膜厚は１５００Ｘ
であった。ま九この二酸化ケイ素膜３は、ＦＥＴのｙ−
ト絶縁膜として、ｍａｔで残しておくものである。
第２図は、二酸化ケイ素３膜を通して、ソース、ドレー
ン領域６，７に選択的にイオン注入５を付なっている状
！Ｉ１４を示す。ＦｇＴのチャンネル領域へのイオン注
入マスクには、淳さ１μｍ程褪０レノストマスク４を１
史用している。ソース、ドレーン領域の抵抗は、充分低
くする必要があり、この場合は、燐（Ｐ）を１５０ ｋ
ｓＶの加速エネルギーで、シリコン中の注入菫がおよそ
２ Ｘ １０ ／ｃｒｎ”になるようイオン注入した
。
ン領域６，７に選択的にイオン注入５を付なっている状
！Ｉ１４を示す。ＦｇＴのチャンネル領域へのイオン注
入マスクには、淳さ１μｍ程褪０レノストマスク４を１
史用している。ソース、ドレーン領域の抵抗は、充分低
くする必要があり、この場合は、燐（Ｐ）を１５０ ｋ
ｓＶの加速エネルギーで、シリコン中の注入菫がおよそ
２ Ｘ １０ ／ｃｒｎ”になるようイオン注入した
。
第３図は、先のレジストマスク４を剥離した後に、イオ
ン注入工程が終了した島状シリコン領域にレーザー光８
を照射している状態を示している。レーザー照射条件は
、出力６ＷのＣＷＡｒレーデ−から放出される波長５１
４５Ｘの光線をおよそ２００μｍφ（レーザー管端では
、およそ２■φ）に集光し、走査速度６０ ｃｍＡｎ
ｉ ｎ、走査光の重なりは１０μ％／５ｔｏｐとした。
ン注入工程が終了した島状シリコン領域にレーザー光８
を照射している状態を示している。レーザー照射条件は
、出力６ＷのＣＷＡｒレーデ−から放出される波長５１
４５Ｘの光線をおよそ２００μｍφ（レーザー管端では
、およそ２■φ）に集光し、走査速度６０ ｃｍＡｎ
ｉ ｎ、走査光の重なりは１０μ％／５ｔｏｐとした。
この結果、シリコン薄膜中では、結晶成長が促進され、
膜の平均結晶粒径は３００〜５００Ｘの微結晶から、０
．５〜１μｍの大きさに増大し、シリコン膜は着しい（
２２０）配向を持った多結晶シリコン薄膜に変化する。
膜の平均結晶粒径は３００〜５００Ｘの微結晶から、０
．５〜１μｍの大きさに増大し、シリコン膜は着しい（
２２０）配向を持った多結晶シリコン薄膜に変化する。
また、燐（Ｐ）イオンが注入されたソース、ドレーン領
域６，７では、結晶成長と同時に燐原子のシリコン格子
位置への１ａ侯が進行し、１気的な活性化率８０〜９０
チ、シート抵抗１５０〜２５０ ｒＶＯの低抵抗口形多
結晶シリコンが形成されていた。
域６，７では、結晶成長と同時に燐原子のシリコン格子
位置への１ａ侯が進行し、１気的な活性化率８０〜９０
チ、シート抵抗１５０〜２５０ ｒＶＯの低抵抗口形多
結晶シリコンが形成されていた。
第４図は、レーザー光照射終った後、先に堆積しておい
て、二酸化ケイ素膜３上に、ソース、ドレーンおよびｙ
−トの各電極９，１０および１１’ｚ形成した様子を示
す、各電甑９〜１ノは、ソース、ドレーン領域を覆う二
酸化ケイ＊ＷＸＪにコンタクトホールを開孔後、およそ
０．８μｍの厚さのアルミニウムｆｔ真空蒸着シ、コれ
を・苧ター二／グ形成したものである。
て、二酸化ケイ素膜３上に、ソース、ドレーンおよびｙ
−トの各電極９，１０および１１’ｚ形成した様子を示
す、各電甑９〜１ノは、ソース、ドレーン領域を覆う二
酸化ケイ＊ＷＸＪにコンタクトホールを開孔後、およそ
０．８μｍの厚さのアルミニウムｆｔ真空蒸着シ、コれ
を・苧ター二／グ形成したものである。
本実施例のＭＯＳＦＥＴの特性は、しきい値電圧（Ｖｔ
）は＄’！−ｔ２．５Ｖ、実効移動度（ｐａｒｔ ）
Ｆｉおよそ１６ｃｒＦ？／ｖ・■ｃで６った。
）は＄’！−ｔ２．５Ｖ、実効移動度（ｐａｒｔ ）
Ｆｉおよそ１６ｃｒＦ？／ｖ・■ｃで６った。
上記実施例では、非晶質基板として、プラス板を例にし
たが、種々のセラミ、クス板、そして個々の絶縁膜、が
堆積された単結晶シリコン板を基板として用いても同等
の結果が得られる。
たが、種々のセラミ、クス板、そして個々の絶縁膜、が
堆積された単結晶シリコン板を基板として用いても同等
の結果が得られる。
レーデ−光照射時に、非晶質基板の温度を４００℃程度
まで上げることは、シリコン薄膜の結晶成長をよシ促進
する上で好ましい。
まで上げることは、シリコン薄膜の結晶成長をよシ促進
する上で好ましい。
また、レーデ−光の代りに、１子線、Ｘｓフラッシスラ
ングなど、他のエネルギービーム照射等によっても上記
実施例と同等の効果が得られる。
ングなど、他のエネルギービーム照射等によっても上記
実施例と同等の効果が得られる。
本発明は、ＦＥＴのみならず、・ンイバーラトランノス
タの製造にも勿論適用出来る。
タの製造にも勿論適用出来る。
第１図〜第４図は本発明の一実施例のＭＤＳＦＥＴ製造
工程を示す図である。 １・・・非晶質基板（プラス）、２・・・シリコン４領
域、７・・・ドレイン領域、８・・・レーデ−光、９゜
１０．１１・・・電極。 出願人代理人 弁理士 鈴 江 武 彦第１ 第２ 第３ ＝べ ／７
工程を示す図である。 １・・・非晶質基板（プラス）、２・・・シリコン４領
域、７・・・ドレイン領域、８・・・レーデ−光、９゜
１０．１１・・・電極。 出願人代理人 弁理士 鈴 江 武 彦第１ 第２ 第３ ＝べ ／７
Claims (1)
- 基板上に堆積されたシリコン薄膜を能動領域として用い
て薄膜半導体装置を製造するに際して、島状シリコン領
域を形成した後、この島状シリコン領域を含む基板全面
を絶縁膜で被覆し、次いでこの絶縁膜を通して前記島状
シリコン領域に選択的に不純物をイオン注入した鏝、前
記島状シリコン領域にエネルギービームを照射してシリ
コンの結晶粒径の増大化とイオン注入不純物の電気的活
性化を同時に行うようにしたことを特徴とする薄膜半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090067A JPS58206121A (ja) | 1982-05-27 | 1982-05-27 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090067A JPS58206121A (ja) | 1982-05-27 | 1982-05-27 | 薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58206121A true JPS58206121A (ja) | 1983-12-01 |
Family
ID=13988192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090067A Pending JPS58206121A (ja) | 1982-05-27 | 1982-05-27 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58206121A (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242436A (ja) * | 1985-08-19 | 1987-02-24 | Sony Corp | 半導体装置の製造方法 |
| JPS6295874A (ja) * | 1985-10-23 | 1987-05-02 | Sony Corp | 半導体装置の製造方法 |
| JPS62299011A (ja) * | 1986-06-18 | 1987-12-26 | Matsushita Electric Ind Co Ltd | 多結晶薄膜基板のアニ−ル方法 |
| JPS6347980A (ja) * | 1986-08-18 | 1988-02-29 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH02224255A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 液晶表示装置 |
| JPH0442969A (ja) * | 1990-06-06 | 1992-02-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| WO1994000882A1 (fr) * | 1992-06-24 | 1994-01-06 | Seiko Epson Corporation | Transistor a couches minces, dispositif a semi-conducteurs, dispositif d'affichage et procede de fabrication d'un transistor a couches minces |
| JPH0697443A (ja) * | 1991-07-12 | 1994-04-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH06291316A (ja) * | 1992-02-25 | 1994-10-18 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 |
| JPH0758342A (ja) * | 1994-07-11 | 1995-03-03 | Sony Corp | 薄膜トランジスタの製法 |
| US5397718A (en) * | 1992-02-21 | 1995-03-14 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin film transistor |
| US5894151A (en) * | 1992-02-25 | 1999-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having reduced leakage current |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| JP2000004026A (ja) * | 1999-06-02 | 2000-01-07 | Semiconductor Energy Lab Co Ltd | Ｍｉｓ型半導体装置の作製方法 |
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US6221701B1 (en) * | 1984-05-18 | 2001-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and its manufacturing method |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US6709907B1 (en) | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
| US6953713B2 (en) | 1992-05-29 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device and semiconductor memory having thin-film transistors |
| JP2006019527A (ja) * | 2004-07-01 | 2006-01-19 | Dainippon Printing Co Ltd | 多結晶シリコン薄膜の製造方法、薄膜トランジスタの製造方法、及びシリコン薄膜付き基板 |
| US7145173B2 (en) | 1994-04-22 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688317A (en) * | 1979-12-20 | 1981-07-17 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-05-27 JP JP57090067A patent/JPS58206121A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688317A (en) * | 1979-12-20 | 1981-07-17 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660574B1 (en) | 1984-05-18 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device including recombination center neutralizer |
| US6221701B1 (en) * | 1984-05-18 | 2001-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and its manufacturing method |
| JPS6242436A (ja) * | 1985-08-19 | 1987-02-24 | Sony Corp | 半導体装置の製造方法 |
| JPS6295874A (ja) * | 1985-10-23 | 1987-05-02 | Sony Corp | 半導体装置の製造方法 |
| JPS62299011A (ja) * | 1986-06-18 | 1987-12-26 | Matsushita Electric Ind Co Ltd | 多結晶薄膜基板のアニ−ル方法 |
| JPS6347980A (ja) * | 1986-08-18 | 1988-02-29 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH02224255A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 液晶表示装置 |
| JPH0442969A (ja) * | 1990-06-06 | 1992-02-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| JPH0697443A (ja) * | 1991-07-12 | 1994-04-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US5397718A (en) * | 1992-02-21 | 1995-03-14 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin film transistor |
| US7649227B2 (en) | 1992-02-25 | 2010-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of forming the same |
| US5894151A (en) * | 1992-02-25 | 1999-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having reduced leakage current |
| US7148542B2 (en) | 1992-02-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of forming the same |
| US6709907B1 (en) | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| JPH06291316A (ja) * | 1992-02-25 | 1994-10-18 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 |
| US6953713B2 (en) | 1992-05-29 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device and semiconductor memory having thin-film transistors |
| US7223996B2 (en) | 1992-05-29 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| WO1994000882A1 (fr) * | 1992-06-24 | 1994-01-06 | Seiko Epson Corporation | Transistor a couches minces, dispositif a semi-conducteurs, dispositif d'affichage et procede de fabrication d'un transistor a couches minces |
| US5508216A (en) * | 1992-06-24 | 1996-04-16 | Seiko Epson Corporation | Thin film transistor, solid device, display device and manufacturing method of a thin film transistor |
| KR100309934B1 (ko) * | 1992-06-24 | 2002-06-20 | 구사마 사부로 | 박막트랜지스터,고체장치,표시장치,및박막트랜지스터의제조방법 |
| US5757048A (en) * | 1992-06-24 | 1998-05-26 | Seiko Epson Corporation | Thin film transistor, solid state device, display device and manufacturing method of a thin film transistor |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| CN1314080C (zh) * | 1993-01-18 | 2007-05-02 | 株式会社半导体能源研究所 | Mis半导体器件的制造方法 |
| US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
| US7477222B2 (en) | 1994-04-22 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
| US7145173B2 (en) | 1994-04-22 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| US7166862B2 (en) | 1994-04-22 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| JPH0758342A (ja) * | 1994-07-11 | 1995-03-03 | Sony Corp | 薄膜トランジスタの製法 |
| US6627487B2 (en) | 1994-10-07 | 2003-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6211536B1 (en) | 1994-10-07 | 2001-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| JP2000004026A (ja) * | 1999-06-02 | 2000-01-07 | Semiconductor Energy Lab Co Ltd | Ｍｉｓ型半導体装置の作製方法 |
| JP2006019527A (ja) * | 2004-07-01 | 2006-01-19 | Dainippon Printing Co Ltd | 多結晶シリコン薄膜の製造方法、薄膜トランジスタの製造方法、及びシリコン薄膜付き基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58206121A (ja) | 薄膜半導体装置の製造方法 | |
| US4876582A (en) | Crystallized silicon-on-insulator nonvolatile memory device | |
| US4619034A (en) | Method of making laser recrystallized silicon-on-insulator nonvolatile memory device | |
| Sameshima et al. | XeCl excimer laser annealing used in the fabrication of poly-Si TFT's | |
| TW595003B (en) | Thin-film transistor and method for manufacturing same | |
| JPS60245173A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS60245174A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS5696854A (en) | Semiconductor memory device | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JPH02277244A (ja) | 半導体装置の製造方法 | |
| JPS58186949A (ja) | 薄膜半導体装置の製造方法 | |
| NL194524C (nl) | Werkwijze voor het vervaardigen van een dunne-filmtransistor. | |
| JPS5687361A (en) | Semiconductor device and its manufacture | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPS59165451A (ja) | 半導体装置の製造方法 | |
| JPS58182816A (ja) | シリコン系半導体材料の再結晶方法 | |
| JP3032542B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH04370937A (ja) | 半導体装置の製造方法 | |
| JPS58143581A (ja) | 半導体装置の製造方法 |