JPS58209221A - Ａ−ｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明にブリッジ回路における変動量を検出してデジタ
ル魚に変換するＡ−Ｄ変換装置に関する。

従来のＡ−Ｄｉ換装置、例えばロードセルを使用した秤
装置においては、ブリッジ回路の２つの出力端から出力
される差電圧を直接に２ｉ＆分方式などを使った積分回
路によりデジタル蓋に変換する方式で８シ、この従来方
式においてはブリッジ回路に加える供給電源、すなわち
Ａ−Ｄ変換装置の基準電源の電源変動がＡ−Ｄ変換出力
に影響を及ぼしてしまうので該電源変動を極力小さくし
なければならない。

又、積分用のコンデンサは誘電吸収又は漏れ電流などが
原因となり出力の直線性を低下させ、さらにカウント用
のクロック発振器の発振周波数の発振Ｎ度が要求される
等の欠点がある。

上記の欠点を解消するためには高Ｍ度の高価な部品、例
えばオペレーションアンプ、積分コンデンサ、規準電源
などを使用しなければならないとともにアナログ回路の
調整が必要となシ、調整性に劣る不具合を生ずることと
なる。

本発明は斯る従来不具合を解消して、精度及び機能性に
優れた安価なＡ−Ｄ変換装置を提供せんとすることを目
的とするもので、歪検出素子を有し荷重等を抵抗値の変
化として検出するブリクジ回路と、前記回路の２つの出
力端にスイッチを介して接続しブリッジ回路の出力電圧
から平均電圧を検出し出力する制御回路と、鋸讃状阪形
を出力する発振回路と、前記制御回路から出力する平均
電圧及び発振回路から出力する鋸歯状波形に基づいて電
圧レベルの時間比率を出力する比較回路と、比較回路の
出力により前記２つの出力端を交互に切換える前記スイ
ッチとよシ々ることを％黴とする。

上記制御回路から出力する平均電圧とは、ブリッジ回路
の２つの出力端から出力する出力電圧の単純平均値をい
うものではなく、積分回路等によシ各出力電圧と出力時
間を乗算した演算値の平均値をいう。

本発明の実施例を図面によシ説明すれば、第１図は装置
のブロック図を示し、図において（４）はブリッジ回路
、俤）は制御回路、（Ｃ）は発振回路、（２）は比較回
路、（６）はスイッチ、ＣＦ′）はカウンタである。

ブリッジ回路（４）は例えば秤のロードセルであシ、該
回路を構成する４辺の各辺に夫々、歪検出素子である抵
抗（ＲｚＸＲｘＸＲ２ＸＲｚ）を設けである。

ブリッジ回路（４）の出力端（ａ）（ｂ）…１にはスイ
ッチ（匂を介在させ、このスイッチ（ト）をブｒして谷
出力端（ａ）Φ）を制御回路（Ｂ）に接続する。

尚、図の（１）ｔｊ増幅器である。

ブリッジ回路（４）の接続点（ｃ）（ｄ）には足電圧源
（２）を印加した場合を示し、その印加電圧（７）によ
シ出力端（ａ）（ｂ）にｕ　Ｉ　＝　Ｖ／Ｒ□＋　Ｒ２
なる一定の電流カニ流れる。

ロードセルに荷重が加わるとブリッジ回路（４）はその
抵抗（Ｒ１）　（Ｒ２）が荷重に応じて変化し、これに
よシ出力端（ａ）（ｂ）の出力電圧（Ｖａ　）（Ｖｂ　
）が変化し、前記スイッチ（６）によ多制御される出力
時間（ｔｌＸｔ２）のあいだ該電圧（Ｖａ　）（Ｖｂ　
）を制御回路（Ｂ）へ出力する。

制御回路の）は第２図又は第３図に示す如き積分要素（
３Ｊを含む回路であって、該要素（３）中の、（４）は
積分用コンデンサ、（５）は抵抗である。

又、第２図及び第３図における（７）は微分回路、（８
）は比例回路でろり、（６）は増幅器である。

上記制御回路（Ｂ）は前記ブリッジ回！Ｍ！（４）の出
力端（ａ）（ｂ）から出力する出力電圧（Ｖａ　）　（
Ｖｂ　）よシその平均電圧（ｖｃ）を検出し出力するも
のである。

すなわち、回路中）の積分要素（３）によう、入力され
た出力電圧（Ｖａ　ＸＶｂ　）と出力時間（ｔｌ）（Ｃ
２）の策算値（ｖａ−ｔｌ、■ｂ−ｔ２）が等しくなっ
たところの電圧（ｖｃ）ｔ−検出し、それを平均電圧と
して出力する。

制御回路（Ｂ）中における前記微分要素（７）、比例回
路（８）は前記平均電圧（Ｖｃ　）の収束を早める機能
を有する。

発振回路（Ｃ）は第４図に示す鋸歯状の波形（ｃ）を出
力し比較回路（２）に入力させるもので、その１波形の
周期を（ｔ）（ｔ　＝　ｔ１＋ｔｚ　）とする。

比較回路の）は制御回路中）及び発振回路（Ｃ）　Ｋ接
続し、両回路ω）（Ｃ）より送信される平均電圧（ＶＣ
）と鋸歯状波形（ｃ）とを合成比較しく第４図）、これ
によシ１波形（ｃ）の周期（１）において、波形（ｃ）
の初期点（Ｃ１）から平均電圧（Ｖｃ　）が波形と交差
するレベル時点（Ｃ２）までの時間（ｔｌ）及び前記晩
点（Ｃ２）から終期点、すなわち次の波形の初期点（Ｃ
１）までの時間（Ｃ２）を検出し時間比幅信号ψ）とし
て出力する。

すなわち、比較回路の）はブリッジ回路（４）の抵抗変
化として出力される平均電圧（ＶＣ）をそのレベルに応
じた各時間（ｔ１＋　ｔｚ）としてに挨し出力するもの
でるる。

スイッチ（６）は前記比較回路（ロ）の時間比幅信号ψ
）の出力する毎に切換動作をし、これによシブリッジ回
路（４）の出力端（ａ）（ｂ）を順次交互に制御回路０
３）に検出された前記時間（ｔｌ）（Ｃ２）宛接続して
、その゛間出力電圧（Ｖａ　）（Ｖｂ）を出力させるよ
うにする。

而して、ロードセルに荷重が加わると上記の出力動作を
繰返すが、電圧変化が平衡状態に達した時には、制御回
路ω）に於いて次式、 （Ｒ−ΔＲ）　Ｉ−ｈ　＝　（Ｒ十ΔＲ）Ｉ・Ｃ２の算
式が成立する。尚、Ｒ＝Ｒ１＋Ｒ２，ΔＲは抵抗変化量
である。

上式より、ΔＲ＝Ｒ弓（ｔｌｔｚ）／Ｒ−Ｉ（ｔｌ＋ｔ
ｚ）＝（Ｌ＋　−ｔｚ　＞／　ｔ　　・・・・・・・（
Ａ式）すなわち、ロードセルにかかる荷重は比較回路Ｃ
Ｄ）から出力する時間（ｔＩＸｔｚ）の関数として変換
されることと々る。

上記時間（ｔｌ　Ｘｔ２）の時間比幅信号Φ）はカウン
タＣ）によシ時間（ｔｌＸｔ２）が夫々計数され、その
後に演算回路（−示せず）ＶＣよシ上記Ａ式に基づいた
演算が行なわれ、その演算値を基に、表示回路に荷重と
して表示される。

尚、上記実施例は定電圧源（２）を供給電源とした場合
を示したが、該電源に定電流源を使用する場合も同様に
変換動作管する。

本発明は鋲止の如く構成し、制御回路によシブリッジ回
路の出力電圧から平均電圧を比例比較方式によって検出
するようにしたので、電圧又は電流の変動要因が互いに
相殺され、出力精度を高めることができる。

又、比較４回路の出力をブリッジ回路の出力端にフィー
ドバックさせスイッチの切換え動作をさせるようにした
ので、制御回路におけるコンデンサの誘電吸収が補正さ
れ、出力の直線性が保持され、さらにクロックの発振ａ
度は鋸菌状歯形の１周期以内で安定していれば温度変化
等によって長時間に２ける変化においてはＡ−Ｄ変換精
度には影智しない。

従って、変換装置の精度を高め、高価な補正部品を不要
にして高精度、安価な装置を提供し得る。

【図面の簡単な説明】

第１図は本発明装置のブロック図、第２図は制御回路図
、箱３図は変形例の制御回路図、ｔａＪ４図は比較回路
の動作を示す波形図である。 図中、（４）はブリッジ回路、（ロ））申）は出力端、
（Ｒ１）（Ｒ２）は抵抗、ω）は制御回路、（Ｃ）は発
振回路、［Ｆ］）は比較回路、［Ｆ］）はスイッチ、（
ＶａＸＶｂ）は出力電圧、（ＶＣ）は平均電圧、（１）
は波形周期、（ｔｘ　）（ｔ２）は電圧レベルの時間比
率である。 手続補正書 昭和５７年　７月？臼 １、事件の表示 昭和５７年特許願第９３２９３号 ２、発明の名称 Ａ−Ｄ変換装置 ３、補正をする者 事件との関係　　　　　特　許　出　願　人氏名（名称
）　株式会社寺岡精工 ４、代理人 住　所　　東京都文京区白山５丁目１４番７号昭和　　
年　　月　　日 ６、補正の対象 明細書全文及び図面企図 ７、補正の内容

Claims (1)

【特許請求の範囲】
1. 歪検出素子を有し荷重を抵抗値の変化として検出するブ
   リッジ回路と、前記回路の２つの出力端にスイッチを介
   して接続しブリッジ回路の出力電圧から平均電圧を検出
   し出力する制御回路と、鋸歯状波形を出力する発振回路
   と、前記制御回路から出力する平８電圧及び発振回路か
   ら出力する鋸歯状波形に基づいて前記波形１周期におけ
   る電圧レベルと波形との又差する間の各時間を出力する
   比較回路と、比較回路の出力により前記２つの出力端を
   交互に切換える前記スイッチとよりなるＡ−Ｄ変換装置
   。