JPS58215841A - フレ−ム同期方式 - Google Patents

フレ−ム同期方式

Info

Publication number
JPS58215841A
JPS58215841A JP57099704A JP9970482A JPS58215841A JP S58215841 A JPS58215841 A JP S58215841A JP 57099704 A JP57099704 A JP 57099704A JP 9970482 A JP9970482 A JP 9970482A JP S58215841 A JPS58215841 A JP S58215841A
Authority
JP
Japan
Prior art keywords
state
frame
pulse
hunting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57099704A
Other languages
English (en)
Other versions
JPH0472423B2 (ja
Inventor
Botaro Hirosaki
廣崎 膨太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57099704A priority Critical patent/JPS58215841A/ja
Priority to US06/501,729 priority patent/US4541104A/en
Priority to CA000430005A priority patent/CA1195007A/en
Priority to EP83105664A priority patent/EP0096854B1/en
Priority to DE8383105664T priority patent/DE3374749D1/de
Publication of JPS58215841A publication Critical patent/JPS58215841A/ja
Publication of JPH0472423B2 publication Critical patent/JPH0472423B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は、nビ、ト長のフレーム同期パターンとmビ、
ト長の情報とでなる総計(n 十m )ビット長のフレ
ーム購成をとるクロック周Jす」1秒の2値信号系列に
対するフレーム同期方式に関し、特にNフレーム分の前
方保護機能およびMフレーム分の後方保+7<’1 機
能を具備するフレーム同期方式に関するっ 一般にこり)ようなフレーム同期方式においては、入力
さU、た2値信号系列のビ、yl−クロックを1フレ一
ム分計数する法(n−1−m)の計数手段を用い、この
計数手段の計数値が一定値Kに達する毎にフレームパル
スを発生させ、こうして発生され1こフレームパルス位
置が常に入力2値信号系列のフレームの先頭位置あるい
は先頭から一定のビット長だけずれた位置に来るよう該
計数手段を制御するものである。この制御は、例えば入
力された2値信号系列α〕うちのnビット長のパターン
(]FIP2・・・・・・pn ) ;2 前記のフレ
ームパターン位置毎にM i++し、これが予め定めら
れたフレーム同期パターン(口r2.b・・・・・rn
)と一致しているか不一致であるかに応じて実行される
っ即ち、もしくPIP2・・・・・・Pn)と(r+r
z・・・・・・rn)とが一致していイ1ば現在のフレ
ームパルスは正しいとし前記計数手段をそのまま自走さ
せる。(この自走している状態を定常状態と呼ぶことに
するっ)もしく PIP2・・・・・・Pn)と(r’
+r2・・・・・・r・)とが不一致であイ14ば現在
のフレームパルスは非同期状りにあるとして正シイフレ
ームパルスを探索する過程(こqcrtrハ/)ノブ過
程と略称する)に入る。しかし、このような単純な制御
では、仮に入力さイ1.た2値系列が伝送路等で符゛号
誤りを起こしている場81こ重大な欠陥を生ずる。即ち
、フレームパルスが本来上しい位置を示しているにもか
かわらず符号誤りのためにこれを非同期状態とみなして
しまう危険性をを見出してしまい誤って正しいフレーム
位置だと判定して新たにフレームパルスを生成する危険
性がある。こうした危険性ヲ軽減するために(ま、一旦
不一致を検出してもすぐにはハンチング過程に入らずそ
の後腹2り回不一致を検出して初めてハンチング過程に
入るようにすイ1.ばよい。こイ9.を前方保護機能と
呼び、・4iI方保護のフレーノ、数はハンチング過程
に入る番こ要する連続した不一致の回数である。一方、
後方1呆穫と呼ばれる1畿能はこれとは逆にハンチング
過程にて一致を検出し−Cもこ(υ−七)゛ 致がその後連続して複数フレーム続かない限り再びハン
チング過程に移行させる濃11目でありk MiJ記計
数手段が定常状C,l旧こr’l帰するために必要な連
続した一致の数が後方保護のフレーム数である。
このようなフレーム同期方式の設計指針は、従来、非同
期人頭から同期状態への復帰時間即ち同期復帰時間を所
要値以下に抑えた上で定常状態をできるだけ長く保持さ
せ、且つ伝送効率を低下させないためにはn 、 N 
、 Mとして如何なる値を選ぶ可きかということであっ
た。こうした従来のフレート同回力式の設計に際しては
、竹にPCM基幹伝送系ffとでは、(1)突発的な同
期はず?’l、 (例えばヒツトタイミングの1ヒツト
ずれ)は極めて稀にしか起こらないこと(2)定常状憚
の平均、妹続時間を十分大きくとっておけば、ハンチン
グ過程(ま実際上初期の同期引込み過程でしか現われず
、従ってハンチング過程でのフレームパルスの喪失、重
複は問題とはffら4fいことなどが1111提とされ
ていたつしf))シ乍ら、近年、ディジタル通信方式が
民生なっている。即ち、厳しい使用り1境の下では、突
発的な同Mはずわ、が比較的高い確率で発生し易いっ更
に、こうした劣悪な環境下では、現2進情報を1E4i
fflに復元するために数フレームに亘って相関を有す
る誤り訂正符号が用いら7する事が多いが、この場合は
、ハンチング過程でのフレームパルスの喪失、重複が重
大な復号誤りを引起こすことになり力)ねない。
本発明は上記の如き状況を鑑み、劣悪な信号受信LI 
J!i下においてもなお且つ適正なフレームパルスを得
る事Q)できるフレーム同期方式を提供するものである
1状下1ツ1而を用いて本発明の詳細な説明するっ丑1
図(ま・ざへ合計数形フレーム同明方式として知られて
いる最も汎用性のある従来(リフレーム同期方式の例を
示しTニブロック図であり、第2図はそり)動作波形を
示した波形図である。哨1図の端子1から入力された2
進データ系列(ま男2図(5)で示さイ]、ろようにn
ビット長0)フレーム四朋ノ々ター/とこれに続くmビ
ットの情報系列とでフレームが(・′り成されている。
第1図において一致不一致検出回路4は、ある観測時点
までに到来したnビット(ノンデータを四側し、これが
もしフレーム同期パターンに一致す旧、ば状態制御回路
5に一致〕々ルスを供給し、もしフレーム同期バタ ン
と一致していなければ状態制御回路に不一致パルスを供
給する。
カウンタ6は端子2カ)ら供給さイするクロンクパルス
を法(n−1−m)にて計数しその計数結果が一定値K
に達するとフレームパルスを発生するつ前配り)一致不
一致険出回路4の観測時点(ま前記状態制t、+V回路
から出力される/・ンチング指示信号とfnJ記フレー
ドパJレスとの論理和をとった信号でゲートさη、ムニ
クロックパルス(こて指定六スqろものであり′メート
回路7の出力にて定めらイ1、る。
いま状態制御回路の内部状態、Jl:(7て次のものを
定義する。即ち S(x、y):定常状シ、りにて不一致検出回数がXで
一致検出回数がyである状 態 H(z)   :ハンチング状態にあって一致検出回数
が2である状態 さて競合計数形フレーム同期方式においては、S(x、
y)のXが規定値N1に達すると伏聾は1−1 (o)
に移行する。またS(X、Y)のyが先に規定値N2に
避すると状態はS (0、O)にリセットサレろう更に
、ハンチング指示信号(ま状態H(olの場合のみハイ
レベルとなる。また状態H(z)の2が規定値Mに達す
ると状態は再びS(o、o)にリセットされる。更に状
態H(z)にて不一致が検出され゛ると状態はH(0)
にもどろう従って規定値N+カS前方保獲の長さを定め
、規定値Mが後方採掘の長さを決めることになる。カウ
ンタ6は状態制御回路5によって制量されるがこの制御
方法としては例えば状態用0)にてカウンタを止め状I
N )((1)に転じた時点でカウンタにKをロードし
て再び自走を開始させる方法h(考えられる。ここでN
+=4゜N2 =2 、 M= 2として第1図(こ示
した従来の競合計数形フレート同期方式の動作fNQ明
する。
第2図の穴は前述のように、入力された2イ(データ系
列を表わす。また(均は不一致パルスを表わしくqは一
致パルスを表わすっ更(こ(D)Gまフレームパルスを
表わしの)はハンFング指示信号を表わす。
鷹2図において21.22で示さイする不一致パルスは
、2位データ系列がランダム誤りを受けて生じ1こ不一
致パルスであるとする。また、23.24+25.26
0)不一致パルスは真の同期はずれの結果中じた不一致
パルスであるとする。ランダムな誤りによる不一致パル
スが生じても状態制御回路の内部状態が8 (4、o)
又はS(4,1)に達しない限りカウンタは自走してい
るので正しいフレームパルスが保持さ旧、る。真の同期
はずれを生じた場合は逆に前方保護のかかつている4フ
レームの間は前のフレームパルス位置が保持されている
不一致パルス26が生じた時点で系(ま27で示される
ハンチング状態に入り、この状態では入力クロックを禁
止する等して前記カウンタの計数動作を停止するととも
に観測時点を1ビツトずつシフトさせながら一致パター
ンの検出を試みる。いま28の時点で一致パルスが発生
したとするとこの時点を仮のフレーム位置と考え上記の
ハンチン′・′状態を一旦解除させ、状態制御回路の内
う4(9状態を1−1(1)とする。また、この時、前
記カウンタには所定の計数値Kがロードされ、その結果
核力・クノタは現在得られている仮のフレーム位置にて
フレームパルスを発生し以後クロックの計数動作を再開
する。このフレームパルスによって定められる次の観測
時点にて一致パルス29が検出されると前記状態制御回
路の内部状態はS(o、o)+こリセットされ系は再び
前記の定常状態に復帰する。しかしながら上記の従来例
においては次のような問題を生ずる。即ち、前記のハン
チング過程において、本来新たなフレーム位置を示すは
ずの一致パルス28が伝送路誤りにより消失してしまう
と、前記のカウンタはフレームパルスを発生せず従って
フレームパルスの欠落が起こる。こうしたフレームパル
スの欠落は、例えば入力データが数フレームに亘る相関
を持った誤り訂正符号となっている場合等に、このフレ
ーム数だけ復号不能状岬を持続させる原因となる。
不発明(まこうした欠点を解消する新規なるフレーム同
期方式を提供するものであり、まC1ハンf−ノブ時0
)フレームパルス欠落を無くした上で、フレームパルス
が半フレーム内に2個重複した場合はその先頭のパルス
のみ嘔出すことにより、欠落も重複も無いIF現のフレ
ームパルスを得ることを特徴としCいる。
即ち、不発明の目的はmビット長のフレーム同期パター
ンとmビット長の情報とでなる総計(n−1−m)ビッ
ト長Q)フレーム構成をとるクロック周期T秒の2値信
号系列に対するフレーム同期方式であってNフレーム分
の前方保護機能およびMフレーム分の後方保a機能(た
だしNおよびMは11状上の正整数)を有するフレーム
同期方式において、クロックパルスの数を法(n+m)
にて計数しその計数値が規定の値Kに達する毎(こ擬似
フレームパルス欠落生する計数手段と、ある観測時点t
hまでに到来したnビット(但しnはn1g下の正整数
)のビットパターン(Pk、l’%+t 、・・・・・
・、 Ph+n′−1)を;視測しこうして得られた被
観測ビットパターンと予め定められたnビットの基準パ
ターンとの相関をとる相関検出手段と、前記計数手段を
系の状態に応じて制御する状態制御手段と、前記擬似フ
レ−ムパルスが半フレームの間に2個発生した場合は時
間的に後で生起した方のパルスを禁止する重複禁止手段
とを含み、該状態制御手段の内部状態が初期状態にあれ
ば(n十m)T秒毎に出現する前記擬似フレームパルス
の発生時点を以て前記観測時刻とし、該状態制御手段の
内部状態/+3ハンチング状態にある時はT秒毎のビッ
トタイミング時刻を全て前記観測時刻とし、11前記初
期状態では前記相関検出手段の出力が所定の閾値以下で
ある状態がN回連続した時に前記状態制御手段0)内部
状?jLfハンチン々状態に転じさせ、前記ハンチング
状態では前記相関検出手段の出力が所定の閾値以上であ
る状態がM回連続した時に前記状態制御手段の内部状態
を初期状態に転じさせるとII;lこ前記計数手段の計
数値を強制的にKとし、前記重複禁止手段の出力として
正規のフレームパルスを得ることを特徴とするフレーム
同期方式を提供することにある。
第3図は不発明になるフレーム同期方式の一般的な実施
例を示すブロック図であり、31はデータの入力端、3
2はり0ツクの入力端、33は正規のフレームパルスの
出力端、34は相関検出手段、35は状態制御手段、3
6は計数手段、37はパルス重複禁止手段である。いま
、状態制御手段35υ)内部状態が初期状態にあるもの
とすると、この状態では計数手段36は、クロックパル
スを計数しその計数結果が規定値Kに達する毎に擬似フ
レームパルスを発生する状態で自走している。
この擬似71ノームパルスは相関検出手段34の定常状
態でのパターン観測時刻を定めている。相関検出手段3
4はこの観測時刻までに到来したn′ビット長(但しn
はn≦nなる正整数)のパターン(PIP2・・・・・
・Pn)を観測し、この観測パターンと予め定めらn、
た基準パターン(r+rz・・・・・・rn′)トの相
関をとり、相関値が一定値以上であ第1.ば−数情報を
状態制御手段35に供給し該相関値が一定値以下であれ
ば不一致情報を状態制御手段35に供給するっ不一致情
報が規定の前方保護フレーム数N1に達すると状態制御
手段35の内部状態はハンチング状態に転する。逆に一
致情報が規定数N21こ達すると状態制御手段35の内
部状態(ば初期状態にリセットされる。状態匍珪111
手段35の内部状態がハンチング状態に転すると、相関
検出手段34は全てのビットタイミング時刻ヲ観側時点
とする。ここで規定の後方保護フレーム数をMとする。
M=1の時は、前記のハンチング状態にて一旦一致情報
を検出すると状態制御手段35の内部状態は直ちに初期
状態にリセットさイ16と共に計数手段36には規定値
Kが強制的にロードされる。M≧2の時は、前記のハン
チング状態にて−致情報を検出すると状態制御手段35
は計数手段361こKを強制的にロードすると共に計数
手段36から発生さ旧、る擬似フレームパルスにて相関
検出34の観測時点を定める。この状態にて引続いて(
M−1)個の一致情報が検出され71ば状態制御手段3
5(・ま初期状態にリセットされる。もしくM−1)個
の一致情報が得られなければ再びハンチング状態に転す
る。計数手段367:l)ら発生され、る擬似フレーム
パルスはフレームパルスの欠落ヲ生じること1まないが
半フレーム内に重複することがあり得る。しかしこの擬
似フレームパルス(まパルス重複禁止手段37に入力さ
れ、半フレーム内に2個のパルスを生じた場合(まその
先頭のものだけ敗り出さniE規(υフレームパルスに
変換される。
ここでパルス重複禁止手段は例えば第4図のように溝成
さイ1.るっ 即ち第4図は本発明になるフレーム同期方式にて用いら
れるパルス重複禁止手段の具体的な一実現例を示した回
路図であって、41は前記擬似]1/−ムパルスの入力
される入力端、42はクロ。
り入力端、43は1F規(Dフレームパルスが出力さレ
ーム分のクロック数を計数する力・′7ンタである。
いま、入力端41に第5図四に示したような擬似フレー
ムパルスが入力され、入力端42には(均にく表わされ
、この信号にてカウンタ47がリセットされる。カウン
タ47は、このリセット時点よりり0ツクの計数を開始
し、半71/−ム分のクロyりを計数するとその出力を
ハイレベルに転する。
即ち(ト)に示される信号を出力するっ従ってこの半フ
レームの間はカウンタにはりセット信号が人力されず、
更に、このカウンタの出力と、入力された擬似フレーム
パルスとのアンドをとることにより、出力端43にはの
)に示すごとく欠落も重複も □ない正規のフレームパ
ルスが得らイすることになる。
以上述べたように本発明によれば劣悪なる環境下でもパ
ルスの欠落、重複の全く無いフレーム同期方式が得られ
る。な゛お、前記の説明において、状態制御手段、また
で・ま状態制御手段と相関検出手段の両方をリードオン
リメ−1′:りによってファームウェア化し−Cも本発
明の主旨は何ら変わることは4Cい。
【図面の簡単な説明】
91図は従来のフレ−ム同期方式の例を示したブロック
図でカリ、4は一致不一致検出回路、5(ま状態側−回
路、6はカウンタである9472図は41図に示した)
L・−ム同期方式の動作を説明する1こめの波形図であ
り、(5)は人力され、た2進データ系列を表わし、(
B)は不一致パルスを表わし、(C’1(ま一致パルス
を表わし、(Qはフレームパルスを表わし、(均(まハ
ンチング指示信号を表わす。哨3図は本発明になるフ)
/−ム同期方式の一般的な実施例を示すブロック図で1
シ3す、34は相関検出手段、35げ状態制御手段、3
6は計数手段、37はパルス重複禁止手段である。第4
図は、本発明にて用いらイt6パルス重複禁止手段の具
体的な一実施例を示した回路1図であ−5で、44.4
8はインバータ、45,46.49および50はアンド
ゲート、47明す6ための波形図である。 −−−ヘ   ヘ   覇 3  巴  8 8  巴  ギ

Claims (1)

    【特許請求の範囲】
  1. nビット長のフレーム同期パターンと1nビツト長の情
    報とてなる総計(n+m)ビット長のフレーム構成をと
    るクロック周期T秒の2値信号系列に対するフレーム同
    期方式であってNフレーム分の前方保誇機能およびMフ
    レーム分の後方保護機能(ただしNおよびMは正整数)
    を有するフレーム同期方式(こおいて、クロックパルス
    の数を法(n+m)にて計数しその計数値が規定の値K
    に達する毎に擬似フレームパルスを発生する計数手段と
    、ある観測時点thまでに到来したnビット(但しn′
    はn以下の正整数)のビットバタン(Pkn ’+1゜
    ・・・・・・、Pk−z、Pk)を観測しこうして得ら
    れた被観測ビットパターンと予め定められたnビットの
    基準パターンとの相関をとる相関検出手段と、前記計数
    手段を系の状態に応じて制御する状態制御手段と、前記
    擬似フレームパルスが略々半フレームの間に2個発生し
    た場合は時間的に後で生起した方のパルスを禁止する重
    複禁止手段とを含み、核状態制御手段の内部状態が初期
    状態にあれば(n−l−m’)’1’秒毎に出現する前
    記擬似フレームパルスの発生時点を以て前記観測時刻と
    し、該状態制fal1手段の内部状態がハンチング状態
    にある時は1秒毎のビットタイミング時刻を全て前記観
    測時刻とし、前記初期状態では前記相関検出手段の出力
    が所定の閾値以下である状態がN回連続した時に前記状
    態制御手段の内部状態をハンチング状i■こ転じさせ、
    前記ハンチング状態では前記相関検出手段の出力が所定
    の閾値以下である状態がM回連続した時に前記状態制御
    手段の内部状態を初期状態に転じさせると共に前記計数
    手段の計数値を強制的にKとし、前記重複禁止手段の出
    力を以て正規のフレーム同期パルスとすることを特徴と
    するフレーム同期方式。
JP57099704A 1982-06-10 1982-06-10 フレ−ム同期方式 Granted JPS58215841A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57099704A JPS58215841A (ja) 1982-06-10 1982-06-10 フレ−ム同期方式
US06/501,729 US4541104A (en) 1982-06-10 1983-06-06 Framing circuit for digital system
CA000430005A CA1195007A (en) 1982-06-10 1983-06-09 Framing system
EP83105664A EP0096854B1 (en) 1982-06-10 1983-06-09 Framing system
DE8383105664T DE3374749D1 (en) 1982-06-10 1983-06-09 Framing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57099704A JPS58215841A (ja) 1982-06-10 1982-06-10 フレ−ム同期方式

Publications (2)

Publication Number Publication Date
JPS58215841A true JPS58215841A (ja) 1983-12-15
JPH0472423B2 JPH0472423B2 (ja) 1992-11-18

Family

ID=14254443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57099704A Granted JPS58215841A (ja) 1982-06-10 1982-06-10 フレ−ム同期方式

Country Status (1)

Country Link
JP (1) JPS58215841A (ja)

Also Published As

Publication number Publication date
JPH0472423B2 (ja) 1992-11-18

Similar Documents

Publication Publication Date Title
EP0096854B1 (en) Framing system
CA1167185A (en) Frame resynchronization circuit for digital receiver
JP2747077B2 (ja) フレーム同期回路
JP2578334B2 (ja) デイジタル伝送方式
US4214124A (en) Method and device for extracting a synchronizing signal from an incoming PCM signal
EP0258702B1 (en) Method and apparatus for linear feedback sequence detection with error correction
EP0451767B1 (en) Frame synchronization stabilizer
US3938086A (en) Circuit arrangement for correcting slip errors in pcm receivers
JP2861932B2 (ja) バーストフレーム位相同期回路
JPS58215841A (ja) フレ−ム同期方式
US3678200A (en) Frame synchronization system
JP2716392B2 (ja) フレーム同期回路
US6307904B1 (en) Clock recovery circuit
JPS585543B2 (ja) フレ−ム同期装置
JPH0630479B2 (ja) フレ−ム同期方式
JPH06164572A (ja) フレーム同期回路およびフレーム同期方法
JPH09149015A (ja) クロック位相調整回路
JP3163399B2 (ja) 並列形フレーム同期回路
JPS6340509B2 (ja)
JPH0134489B2 (ja)
KR0120533B1 (ko) 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로
JPH0221183B2 (ja)
JPS60183837A (ja) フレ−ム同期方式
JPS63133731A (ja) フレ−ム同期回路
JP2001197051A (ja) 同期回路