JPS5826526A - 過電圧保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般に保護回路に関し、さらに詳しくは、順
方向バイアス電圧およびゲート電極に対するゲート信号
が同時に印加されることによって導通するサイリスタ等
の半導体デバイスの過電圧保護回路に関する。

サイリスタ等の数々の半導体デバイスは、そのアノード
とカンード端子との間に加えられる電圧が過大であると
著しい損傷を受は易い。このような過電圧による損傷は
、サイリスタを導通させてアノードとカンード間の電圧
を下げることによってしばしば防ぐことができることは
知られている。

さらにまた、使用されるべき全電圧が単一のデバイスの
能力を超えるときには、複数のデバイスを直列に接続、
すなわち、′ストリング′として接続することができる
ことも知られている。このような直列接続を用いるとき
、ストリングのすべてのデバイスを同時に′点弧′（す
なわち、導通）することが必要である。この同時導通を
達成する公知の一方法は、トロイダル・コアを有する変
成器を複数個（各デバイスに対し７個ずつ）用いて、変
成器の二次巻線を夫々個々のデバイスに点弧信号を供給
するように接続することである。変成器の／ターンの一
次巻線はこれらコアの各々を直列に通るように配設され
ている。このような一般的な技術の例が、米国特許第、
ｙ、ｂｓｔ４ｇ＜を号（／９’Ｄ。

年ｑ月ｑ日）および英国特許第１７２１．．９ｇ９号（
／９ｂｇ年９月／り日）に記載されている。

単一の半導体デバイスあるいは半導体デバイスのス、ト
リングのいずれか（以下、包括的に「アレ〒」と称する
）が用いられても、上述したように、アレーのすべての
デバイスを同時に導通させる限り、アレーを導通させる
ことは、デバイスの過電圧による損傷を防ぐ有効な手段
である。しかしながら、このような保護機能を設ける際
、保護回路の信頼性及び実際の商業的意味においての経
済性の点で問題が生じることがある。別々の電源装置お
よび精巧は検知回路のような手段を用いることは、信頼
性を減少し、コストを高めることになる。

さらに、アレーを導通させる通常の手段が故障した場合
でも、アレーのデバイスは過電圧状態から保護する必要
がある。

従って、本発明の目的は、半導体デバイスの改良された
過電圧保護回路を提供することである。

さらに目的とすることは、構造が簡単で製造が安価な半
導体デバイス・アレー用の過電圧保護回路を提供するこ
とである。

また別な目的は、過電圧保護回路の電源がアレー両端間
に印加される電圧であるという意味で自蔵式である、半
導体デバイス、アレー用過電圧保護回路を提供すること
である。

上述および他の目的を達成するため、本発明では、半導
体回路アレーに対し、このアレーの両端間に接続され、
アレーの両端間に存在する瞬時電圧の画数として°−一
方向　ｕｎｉｄｉｒｅｃｔｉｏｎａｌ　）電流を発生す
る一方向軍流源を設ける。更に、この一方向電流を受け
て、そこに電荷を蓄積する電荷蓄積手段を設ける。電荷
蓄積手段の電荷は、アレーのデバイスを導通させるパル
スを発生させるに充分な所定値に制限される。また更に
、一方向電流に応じてこれに比例した制御信号を発生さ
せる別な手段と、所定の大きさの制御信号に応答して電
荷蓄積手段を放電させ、もってアレーの各半導体デバイ
スのゲート電極に印加するゲート信号を発生させて各デ
バイスを導通させるように作用するスイッチング手段と
を設ける。

本発明は特許請求の範囲に具体的に記載されているが、
以下の説明を添付の図面とともに参照することによって
より良く理−解されよう。図には本発明、の好ましい一
実施例が示されている。

図を参照すると、場合によって交流あるいは直流である
電源１０が、７個あるいは複数個の半導体デバイスから
なる回路アレー１４を介して適当な負荷１２に接続され
ている。アレー１４の目的は、当該技術分野で知られて
いる方法で、電源１０から負荷１２に供給される電力量
を制御することである。図に示されるように、アレー１
４は、複数個の直列に接続された、たとえばサイリスタ
Ｔ、からＴｎの半導体デバイスより成シ、′ストリング
′を形成している。代表的な例として、このストリング
はる個の直列に接続されたサイリスタを有している。各
サイリスクは、アノード、カソードおよびゲート電極（
符号１６で示されている）を有する。ここで説明する実
施例において、トロイダル・コア２０を有する変成器の
二次巻線１８からゲート・パルスがサイリスタＴ１に印
加される。二次巻線１８の一端はサイリスタのカソード
に接続され、他端はダイオード２２を介してゲート電極
１６に接続されている。

抵抗２４が、ダイオード２２のカソードとサイリスタＴ
１のカソードとの間に接続されている。ここで説明した
のは、この種の用途に使用される点弧回路の典型なもの
であって、サイリスタＴ、に関してのみ説明したが、ス
トリングの各デバイスに対する各点弧回路は同一である
ことを理解されたい。

（これらは本発明の一部をなしていないので、たとえば
通常各サイリスタに対して設けられるスナツバ回路等の
補助部品が省略されていることに注意されたい。）各ト
ロイダル・コア２０に設ける一次巻線２６は、各コアを
通シ抜ける／ターンの巻線として示されておシ、線２８
および６０を介して通常の点弧回路３２に接続されてい
る。点弧回路３２は、前述の回路に適したものならなん
でもよく、従ってその詳細は省いた。本発明の目的に照
らせば、点弧回路３２は、線２８および６ｏを介して一
次巻線２（に適切なゲート・パルスを供給し、もって回
路プレーのサイリスタにゲート・パルスを印加するもの
である、とだけ説明すれば充分であろう。従って、ゲー
ト・パルスが印加された時に、サイリスタに順方向電圧
バイアスが存在すれば、サイリスタは導通し、電力は電
源１ｏから負荷１２に供給される。以上の説明は、尚該
技術分野においてよく知られている典型的なものであっ
て、背景技術を示すためのものである。

図面の残シの部分は、本発明による過電圧保護回路を示
す。簡単なダイオード整流ブリッジとして例示する一方
向電流源６４は、夫々倍率抵抗４４および４６を含む線
４０および４２を介して回路アレー１４の節点６６およ
び６８に接続されている。節点３６および３８は回路ア
レー１４の終端点であり、これらのコ゛　点間には、ア
レ−１４両端間の瞬時電圧と等しい電圧が存在している
。従って、母線４８および５ｏに現われる一方向電流源
３４の出力は、節点３６および３８間に存在する瞬時電
圧に比例する。

；　　　　キャパシタ５２として例示した電荷蓄積手段
が、母線４８および５０間に、並列接続された抵抗５１
及びダイオード５６と直列に接続されている。そして、
節点３６および３８間に電圧が現われると、電流源６４
から電流が母線４８を介してキャパシタ５２と抵抗５１
を通って流れ、このキャパシタ５２の上部電極を正の向
きにキャパシタ５２を充電する。充電の速度はサイリス
タ両端間の電圧の大きさに依存する。この充電に寄与す
る電圧は、回路アレー１４が接続（導通）状態である時
および阻止状態である時の両方の電圧であることに注目
されたい。

キャパシタ５２に蓄積される電荷を制限する回路が、基
本的にはキャパシタ５２と並列関係に、母線４８と節点
６１との間に接続されている。節点６１は並列接続され
た２個の抵抗５４および５６の一方の接続点であシ、他
方の接続点は母線５０に接続されている。この制限回路
は、制限手段としてのツェナーダイオード５８と、発光
ダイオードのような指示器６０とを有している。ツェナ
ーダイオード５８は、単一のダイオードでもよく、ある
いは、たとえば７０ボルトの適切な電圧レベルを与える
直列接続された複数個のダイオードでもよい。キャパシ
タ５２の電圧と抵抗５１０両端間の電圧との合成電圧が
ダイオード５８の逆降伏電圧に相当する値に達すると、
ダイオード５８は導通しはじめ、この時の基本−な電流
路はダ、イオード５８、指−示器６ｏ、および２個の抵
抗５４および５６からなる。指示器６ｏは、キャパシタ
５２が以下に説明する作用を達成するのに充分な電荷を
有していることを表示するための手段として、比較的簡
単な方法で利用できることを単に示しているにすぎない
。

抵抗５４および５６の並列組合せは、一方向電流に比例
した信号をつくる手段を構成している。コ個の抵抗（抵
抗５６は可変抵抗として示されている）が示されている
が、この特定例はこの回路の精度（調整）を教養するた
めのものであって、必ずしもこのような特定の構成は必
要でなく、単一の抵抗であっても適当な結果を得ること
ができることを理解されたい。可変抵抗５６は回路調整
のためである。節点６１には、電流源から流れでる一方
向（直流）電流に比例し、従って回路アレ−１４両端間
の電圧を表わす制御信号−があられれる。

全体として符号６２で示した適当なスイッチング手段が
、節点３６および３８間に存在する電圧が安全値を超え
た時はいつでも、キャパシタ５２を放電させて、アレー
１４のデバイスに対するゲート・パルスを発生させるた
めに設けられている。甲示するように、このスイッチン
グ手段６２は、エミッタが母線５０に接続され、且つコ
レクタが直列接線された抵抗７０および７４を介して正
の母線４８に接続された第１のトランジスタ６４を含む
。トランジスタ６４のコレクタは、さらに、抵抗７０を
流れる信号電流の持続時間を長くする様に作用するキャ
パシタ６３を介して母線５０に接続されている。トラン
ジスタ６４０ベースは抵抗６６を介して母線５０に接続
され、さらに第一のツェナーダイオード６８を介して節
点６１に接続されている。第一のトランジスタ７２はベ
ースが抵抗７０および７４の接続点に接続され、エミッ
タが母８４Ｂに接続され、コレクタ゛が第３のトランジ
スタ７６のベースに接続されている。第３のトランジス
タフ６はエミッタが母線５０に接続され、コレクタが抵
抗７８と抵抗７４の直列組合せを介して母線４８に接続
されると共に、抵抗８０、ダイオード８８、変成器８２
の一次巻線８４および第２のダイオード９０を介して同
じ母線４８に接続されている。変成器８２の二次巻線８
６が線２８および３０に接続され、これらの線はパルス
変成器の一次巻線２６に接続され、パルス変成器はアレ
ー１４のサイリスタにゲート信号を供給する。

過電圧保護回路の動作はほぼ下記の通りである。

既に述べたように、電流源３４から流れでる一方向電流
は、キャパシタ５２に電荷を蓄積させる。キャパシタ５
２の電圧が所定の値に達すると、ダイオード５８は逆方
向に導通しはじめ、節点６１に、（既に述べたように節
点３６および６８間の電圧に比例した）直流電流に比例
する制御信号が現われる。節点６６および３８間の電圧
が許容範囲内であるとき、節点６１０制御信号は比較的
低い値であり、３個のトランジスタ６４．７２および７
６４ｄすべて導通しない。トランジスタ６４は、抵抗６
６が接続されているためそノヘースが低電圧であシ非導
通に保たれる。しかし、節点３６および３８間の電圧が
アレー１４のデバイスにとって有害な（損傷を生じさせ
るような）値に達すると、この電圧が節点６１の電圧に
反映され、ツェナーダイオード６８が逆方向に導通しは
じめる。

（この代表的な値は約Ωボルトである。）ツェナーダイ
オード６８の導通によって、節点６１の電圧がトランジ
スタ６４のベースに現われ、従ってこのトランジスタは
導通しはじめて、抵抗７０および７４を介して母線４８
および５０間にコレクターエミッタ電流が流れる。（既
に述べたように、キャパシタ６３は、トランジスタ７２
および７６が以下に説明するように完全に導通状態に達
するのに元分な時間の間、トランジスタ６４の導通を持
続させる。）トランジスタ６４の導通によりトランジス
タ７２のベースの電圧をさげて、トランジスタ７２を導
通させる。さらにトランジスタ７２が導通すると、トラ
ンジスタ７６のベースがトランジスタ７２に接続されて
いるのでトランジスタ７６が導通する。トランジスタ７
６が導通すると、キャパシタ５２に存在する電荷および
トランジスタ７６のコレクターエミッタ回路を含む電流
路を通って流れる。この電流によりパルスが生じ、これ
が変成器８２の二次巻線に現われ、従って、アレー１４
のゲート回路に付設されたパルス変成器の一次巻線２６
にゲート・パルスが供給されてサイリスタＴ１〜Ｔｎを
導通させる。

このようなゲート・パルスを供給する上述の電流路に加
えて、抵抗７４および７８とトランジスタ７６のコレク
ターエミッタ回路とを含む、母線４８からの第２の電流
路が存在する。この第λの電流路はラッチ回路を構成し
、−次巻線２６に適切なゲート・パルスを供給するのに
充分な時間の間、トランジスタ７６を導通状態に持続さ
せるための保持電流をトランジスタ７６に供給する。こ
の時間は、たとえば、約ｇマイクロ秒である。この保持
電流路がないと、適切なゲート・パルスを供給するノニ
必要な時間よりも早く、スイッチング回路網のすべての
トランジスタをターンオフさせる値にまで節点６１の電
圧がさがるかもしれないことが理解されよう。キャパシ
タ５２の電荷が減少し、したがって保持電流が減少する
と、スイッチング回路網６２はもとの非導通状態に戻る
が、この時までには、回路アレー１４の各サイリスタを
点弧するパルスが供給されておシ、このため各サイリス
タは導通するとともに、アレー１４の各サイリスタのア
イード・カンード間電圧は安全値まで下がっている。

説明の最後となるが、既に述べた回路中に設けたダイオ
ード８８および９０は、点弧回路６２から供給される通
常のゲート・パルスが本発明の過電圧保護回路に入り込
むの防止し阻止するような極性に接続配置したものであ
る。

以上、回路アレー１４の半導体デバイスを過電圧による
損傷から保護する簡単かつ自蔵型の過電圧保護回路を説
明した。適当な電荷がキャパシタ５２に蓄えられるまで
の動作開始時において、完全な保護が与えられない短い
期間があることが認められるが、しかしこの期間はこの
ような保護を通常必要としない普通の電流立上シ期間で
ある。

本発明の好ましい実施例を示しかつ説明したが、当業者
にとっては本発明の変更は容易に行なえるであろう。た
とえば、３個のトランジスタによって実施した本発明の
特定のトランジスタ・スイッチング回路網はひとつの実
施例であるが、同様に他のスイッチング回路網も容易に
使用できる。従って、本発明が以上示しかつ説明した特
定の回路に制限されるものではなく、すべてのこの種変
更は本発明の真の精神と範囲に包含されるものである。

【図面の簡単な説明】

図は本発明の好ましい一実施例を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 ／　各々アノード、カンードおよびゲート電極を有した
   ７個又は複数個の半導体デバイスより成り、且つ電源と
   負荷との間に接続されて、前記ゲート電極にゲート・パ
   ルスが印加されたとき電源から負荷に電力を送る回路ア
   レーに対する過電圧保護回路であって、 ａ）前記アレーの両端間の瞬時電圧に比例した一方向電
   流を発生する手段と、 ｂ）前記一方向電流に応答して所定値の電荷を蓄積する
   電荷蓄積手段と、 Ｃ）前記一方向電流に応答して前記アレー両端間の瞬時
   電圧に比例した信号を発生する手段と、ｄ）前記信号に
   応答して、前記電荷蓄積手段を放電させ、もって前記ア
   レーの各デバイスを導通させる点弧信号を発生させるス
   イッチ手段とを有する過電圧保護回路。 コ、　各々アノード、カンードおよびゲート電極を有し
   た７個又は複数個の半導体デバイスより成り、且つ電源
   と負荷との間に接続されて、前記ゲート電極にゲート・
   パルスが印加されたとき電源から負荷に電力を送る回路
   アレーに対する過電圧保護回路であって、 ａ）前記アレーの両端間に接続されて・いて、前記アレ
   ーと電源との接続により前記アレー両端間に存在する瞬
   時電圧に応じて一方向電流を発生する手段と、 ｂ）電荷蓄積手段と、 Ｃ）この電荷蓄積手段に前記一方向電流を供給して、電
   荷をこの電荷蓄積手段に発生させ蓄積させる手段と、 ｄ）前記電荷の量を制限する手段と、 ｅ）前記一方向電流に応じて、この電流に比例した信号
   を発生する信号発生手段と、ｆ）所定の大きさの前記信
   号に応答して前記電荷蓄積手段を放電させ、もってアレ
   ーの各半導体デバイスのゲート電極に印加するゲート信
   号を発生させて、各デバイスを導通させるスイッチ手段
   とを有する過電圧保護回路。 ３、　前記電荷蓄積手段がキャパシタを含む特許請求の
   範囲第２項記載の発明。 ｑ　電荷の量を制限する前記手段が、前記キャパシタと
   基本的に並列関係−に接続され、且つ所定の逆降伏電圧
   を有したダイオードを含む特許請求の範囲第３項記載の
   発明。 左　前記ダイオードがツェナーダイオードである特許請
   求の範囲第９項記載の発明。 ム　前記信号発生手段が前記ダイオードと直列接続され
   た抵抗手段より成る特許請求の範囲第９項記載の発明。 ７　前記スイッチ手段が、ａ）カスケード構成された第
   １、第２および第３のトランジスタと、ｂ）所定の逆降
   伏電圧を有し、且つ前記信号発生手段を前記第１のトラ
   ンジスタに接続して前記信号に応じてこの第１のトラン
   ジスタを導通させるダイオード手段と、Ｃ）前記第１の
   トランジスタの導通に応じて前記第コおよび第３のトラ
   ンジスタを導通させるように、前記第１、第ユおよび第
   ３のトランジスタを相互接続する手段と、ｄ）前記第３
   のトランジスタに保持電流を供給するための、前記第２
   および第３のトランジスタを相互接続するラッチ回路手
   段とを有する特許請求の範囲第３項記載の発明。 ｇ　直列接続された複数個の半導体デ、バイスの過電圧
   保護回路であって、 ａ）前記直列接続された半導体デノ（イスの両端間の瞬
   時電圧に比例した一方向電流を発生する手段と、 ｂ）前記一方向電流に応じて所定値の電荷を蓄積する電
   荷蓄積手段を含む手段と、 Ｃ）前記一方向電流に応じて前記直列接続された半導体
   デバイスの両端間の瞬時電圧に比例した制御信号を発生
   する手段と、 ｄ）前記制御信号に゛応答して、前記電荷蓄積手段を放
   電させ、もって前記半導体デ・ζイスの各々を導通させ
   る点弧信号を発生させるスイッチ手段とを有する過電圧
   保護回路。 ９　各々ゲート電極を有し、且つ単一の点弧パルスによ
   り各々の制御電極に同時にゲート・パルスが印加されて
   導通するようになっている複数個の直列接続された半導
   体デバイスの保護回路であって。 ａ）前記直列接続され−だ半導体デバイスの両端間、の
   瞬時電圧に比例した一方向電流を発生する手段と、 ｂ）前記一方向電流に応じて所定値の電荷を蓄積する電
   荷蓄積手段と、 Ｃ）前記一方向電流に応じて前記直列接続された半導体
   デバイス両端間の瞬時電圧に比例した制御信号を発生す
   る手段と、 ｄ）前記制御信号に応答して、前記電荷蓄積手段を放電
   させ、もって前記半導体デバイスの各々を導通させるた
   めの点弧信号を発生させるスイッチ手段とを有する過電
   圧保護回路。