JPS5831730B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5831730B2 JPS5831730B2 JP54133252A JP13325279A JPS5831730B2 JP S5831730 B2 JPS5831730 B2 JP S5831730B2 JP 54133252 A JP54133252 A JP 54133252A JP 13325279 A JP13325279 A JP 13325279A JP S5831730 B2 JPS5831730 B2 JP S5831730B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- porous
- manufacturing
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/191—Preparing SOI wafers using full isolation by porous oxide silicon [FIPOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は複数の島領域が互いに絶縁分離されてなる半導
体装置の製造方法に関する。
体装置の製造方法に関する。
近年、集積回路の高密度化が進むとともにゲート当りの
遅延時間の短縮、低消費電力化が大きな流れとなってい
る。
遅延時間の短縮、低消費電力化が大きな流れとなってい
る。
特に、後者を達成するために、浮遊容量が小さく、リー
ク電流の小さい絶縁分離された島領域に能動部分を形成
する技術（例えば５ｉｌｃｏｎ ｏｎ ５ａｐｐｈｉｒ
ｅ技術など）が注目をあびており、このような技術の一
つとして多孔質シリコンを用いた絶縁分離法が例えば特
願昭５１１３３３７１号等で提案されている。
ク電流の小さい絶縁分離された島領域に能動部分を形成
する技術（例えば５ｉｌｃｏｎ ｏｎ ５ａｐｐｈｉｒ
ｅ技術など）が注目をあびており、このような技術の一
つとして多孔質シリコンを用いた絶縁分離法が例えば特
願昭５１１３３３７１号等で提案されている。
本発明は、多孔質シリコンを用いた絶縁分離構造を製造
するにあたってキャリア移動度が太きくしかも絶縁特性
の極めて良好な構造を実現する製造方法を提供するもの
である。
するにあたってキャリア移動度が太きくしかも絶縁特性
の極めて良好な構造を実現する製造方法を提供するもの
である。
第１図Ａ−Ｅは従来からの絶縁分離法により集積回路用
基板を横取する場合の工程図の一例を示したものである
。
基板を横取する場合の工程図の一例を示したものである
。
まずｎ型シリコン基板１上にＰ型層２、Ｎ型層３を順次
エピタキシャル族長する（第１図Ａ 、、Ｂ ）。
エピタキシャル族長する（第１図Ａ 、、Ｂ ）。
次に熱酸化してＮ型層３の表面にシリコン酸化膜４を形
成し、通常の写真食刻により拡散窓５を開孔する（同図
Ｃ）。
成し、通常の写真食刻により拡散窓５を開孔する（同図
Ｃ）。
その後、熱拡散またはイオン打込み等によって、拡散窓
５からホウ素等のＰ型不純物を拡散し、Ｎ型エピタキシ
ャル層３を横切ってＰ型エピタキシャル層２に達するよ
うにＰ型不純物領域６を形成する。
５からホウ素等のＰ型不純物を拡散し、Ｎ型エピタキシ
ャル層３を横切ってＰ型エピタキシャル層２に達するよ
うにＰ型不純物領域６を形成する。
その結果、側面および底面をＰ型領域２，６に囲まれた
ｎ型島領域７が形成される（同図Ｄ）。
ｎ型島領域７が形成される（同図Ｄ）。
次に上記の基板を電解液たとえばフッ化水素酸水溶液に
浸漬して陽極処理を施こし、前記Ｐ型領域２，６のみを
多孔質シリコン８，９に変成する（同図Ｅ）。
浸漬して陽極処理を施こし、前記Ｐ型領域２，６のみを
多孔質シリコン８，９に変成する（同図Ｅ）。
さらに上記基板を酸化性雰囲気中で熱処理すると多孔質
シリコン８，９は容易に酸化膜１０．１１となり底面、
側面を酸化膜１０．１１で絶縁分離された複数のｎ型島
領域７を有する集積回路用基板が構成される（同図Ｆ）
。
シリコン８，９は容易に酸化膜１０．１１となり底面、
側面を酸化膜１０．１１で絶縁分離された複数のｎ型島
領域７を有する集積回路用基板が構成される（同図Ｆ）
。
このようにして得られたＮ型島領域７には、種種の半導
体装置、例えばＪ−ＦＥＴ 、 Ｉ２Ｌ 、 ＭＯＳな
どを形成することができ、それらの半導体装置を形成す
るために必要であれば、あらかじめ上記Ｎ型島領域内に
Ｎ型及びＰ型領域を形成しておくことも可能である。
体装置、例えばＪ−ＦＥＴ 、 Ｉ２Ｌ 、 ＭＯＳな
どを形成することができ、それらの半導体装置を形成す
るために必要であれば、あらかじめ上記Ｎ型島領域内に
Ｎ型及びＰ型領域を形成しておくことも可能である。
このような方法で形成された絶縁分離された島の集合か
ら成る集積回路は、リーク電流が少なく浮遊容量が小さ
いため、高速でしかも低消費電力という特徴を有してい
る。
ら成る集積回路は、リーク電流が少なく浮遊容量が小さ
いため、高速でしかも低消費電力という特徴を有してい
る。
しかしながら、上述した従来方法によるとＰ型領域２，
６の多孔質化は不均一に生じ、その結果、多孔質シリコ
ン領域８，９を酸化した際に、酸化膜１０の膜厚が不均
一となり、ひいてはＮ型島領域７に歪を与えることが実
験的に確められた。
６の多孔質化は不均一に生じ、その結果、多孔質シリコ
ン領域８，９を酸化した際に、酸化膜１０の膜厚が不均
一となり、ひいてはＮ型島領域７に歪を与えることが実
験的に確められた。
このような歪は、半導体装置をこの島領域に形成した場
合、キャリア移動度μの減小、結晶欠陥によるリーク電
流増加などをもたらし、素子の高速性低消費電力性など
の特徴を著しく悪化させる原因となっていた。
合、キャリア移動度μの減小、結晶欠陥によるリーク電
流増加などをもたらし、素子の高速性低消費電力性など
の特徴を著しく悪化させる原因となっていた。
このような問題に鑑みてなされたのが本発明である。
このような多孔質シリコン領域が不均一になる現象につ
いて、第２図Ａ、Ｂを用いて説明する。
いて、第２図Ａ、Ｂを用いて説明する。
第２図Ａは第１図りからＥへの過渡的な状態を模式的に
示したものである。
示したものである。
多孔質化は、通常フッ化水素酸系水溶液の中に浸漬して
陽極処理することによって行なわれ、反応を速めるため
に、光１３を照射する場合が多い。
陽極処理することによって行なわれ、反応を速めるため
に、光１３を照射する場合が多い。
Ｎ型島領域となるべき部分７の表面は、シリコン窒化膜
等１４を選択的に被着形成しておき、陽極処理中にその
表面が荒れるのを防ぐ（第２図Ａ）。
等１４を選択的に被着形成しておき、陽極処理中にその
表面が荒れるのを防ぐ（第２図Ａ）。
この場合、シリコンの多孔質化は、窒化膜１４の開口部
５のＰ型領域から始まり、深さ方向に進行し、Ｐ型領域
２の底面に達すると横方向に進む。
５のＰ型領域から始まり、深さ方向に進行し、Ｐ型領域
２の底面に達すると横方向に進む。
この際、多孔質化に寄与する電流の大部分は、Ｐ型領域
２とＮ型基板１で構成されるＰＮ接合の空乏層中で生成
される光電流であり、そのほとんどは矢印１２で示すよ
うな経路で流れる。
２とＮ型基板１で構成されるＰＮ接合の空乏層中で生成
される光電流であり、そのほとんどは矢印１２で示すよ
うな経路で流れる。
しかしながら、多孔質化された領域８と基板１の間でも
、低速ながらも多孔質化が進行するため、Ｎ型基板１の
界面も多孔質化され、Ｎ型島領域７の下部で多孔質化層
８がつながる時点では、Ｎ型島領域７の中央直下の多孔
質シリコンの厚みと、開口部５のその厚みの差は無視で
きない値となる（第２図Ａ）。
、低速ながらも多孔質化が進行するため、Ｎ型基板１の
界面も多孔質化され、Ｎ型島領域７の下部で多孔質化層
８がつながる時点では、Ｎ型島領域７の中央直下の多孔
質シリコンの厚みと、開口部５のその厚みの差は無視で
きない値となる（第２図Ａ）。
そして酸化を行なうと酸化膜１０の厚みが不均一となり
Ｎ型島領域７に凸状の歪を生じることになる（第２図Ｂ
）。
Ｎ型島領域７に凸状の歪を生じることになる（第２図Ｂ
）。
また、Ｎ型島領域７の中央直下のＰ型領域１５は光電流
の通路を考えるとわかるように左右から進行してきた多
孔質領域がてなかった時点では完全には多孔質化されず
に残り、その部分だけ酸化膜が薄くなるため、Ｎ型島領
域７とＮ型基板１のノ 耐圧を低下させる原因にもなっ
ていた。
の通路を考えるとわかるように左右から進行してきた多
孔質領域がてなかった時点では完全には多孔質化されず
に残り、その部分だけ酸化膜が薄くなるため、Ｎ型島領
域７とＮ型基板１のノ 耐圧を低下させる原因にもなっ
ていた。
本発明の上記の問題点を解決しようとするものである。
第３図Ａ、Ｂを用いて本発明を説明する。本発明では多
孔質化すべきＰ型領域３２ 、３３に接し、Ｎ型基板３
１よりも不純物濃度の低いＮ５ 型領域３０を設け、し
かも３０に隣接したＰ型領域３２の表面を陽極処理を行
う際の電解液であるフッ化水素酸に対して耐性のある例
えば窒化シリコン膜１４で被うことを特徴としている（
第３図Ａ）。
孔質化すべきＰ型領域３２ 、３３に接し、Ｎ型基板３
１よりも不純物濃度の低いＮ５ 型領域３０を設け、し
かも３０に隣接したＰ型領域３２の表面を陽極処理を行
う際の電解液であるフッ化水素酸に対して耐性のある例
えば窒化シリコン膜１４で被うことを特徴としている（
第３図Ａ）。
このようにして陽極処理を行なうと、多孔フ 質化に寄
与する光電流３４のほとんどは空乏層の広がりの大きい
Ｐ型領域３２，３３とＮ型領域３０とで形成されるＰ−
Ｎ接合からのものとなり、Ｎ型島領域７直下での多孔質
化は横方向に速く進む。
与する光電流３４のほとんどは空乏層の広がりの大きい
Ｐ型領域３２，３３とＮ型領域３０とで形成されるＰ−
Ｎ接合からのものとなり、Ｎ型島領域７直下での多孔質
化は横方向に速く進む。
Ｎ型基板３１とＮ型領域３０の不純物濃度を適当５ に
選ぶことにより、Ｎ型基板３１への多孔質化は極めて小
さくすることができ、従ってＮ型島領域７の下部での多
孔質化が従来例に比べてはるかに均一に行なわれるため
、先に述べた二点の問題は解決される。
選ぶことにより、Ｎ型基板３１への多孔質化は極めて小
さくすることができ、従ってＮ型島領域７の下部での多
孔質化が従来例に比べてはるかに均一に行なわれるため
、先に述べた二点の問題は解決される。
もちろん、Ｎ型基板３１への多孔質フ 化が完全に除去
されるのではないため、通常は、第２図りに示したよう
に酸化後表面に多少の凹凸が残る。
されるのではないため、通常は、第２図りに示したよう
に酸化後表面に多少の凹凸が残る。
しかしながら、Ｎ型島領域７はその凹凸の一つの斜面上
に乗った状態となるので、島領域７にはほとんど応力は
加わらない。
に乗った状態となるので、島領域７にはほとんど応力は
加わらない。
そのため、こ５ のような島領域７に形成された集積回
路は、絶縁分離による低リーク電流、低容量といった特
性に基づいた、高速かつ低消費電力の特徴を備えたもの
となる。
路は、絶縁分離による低リーク電流、低容量といった特
性に基づいた、高速かつ低消費電力の特徴を備えたもの
となる。
また、Ｎ型領域３０の不純物濃度が、Ｎ型基板）３１の
濃度に比べて大きい場合にも本発明の効果は得られる。
濃度に比べて大きい場合にも本発明の効果は得られる。
しかしながら、この場合、Ｎ型基板３１への多孔質化速
度は比較的大きくなるから、先に述べた表面の凹凸が大
きくなる傾向がある。
度は比較的大きくなるから、先に述べた表面の凹凸が大
きくなる傾向がある。
本発明による絶縁分離されたＮ型島領域の製造工程の一
実施例を第４図ＡからＨにわたって示す。
実施例を第４図ＡからＨにわたって示す。
まずＮ型シリコン基板５０上にＰ型層５１．Ｎ型層５２
をエピタキシャル成長にて設ける（同図Ａ、Ｂ）。
をエピタキシャル成長にて設ける（同図Ａ、Ｂ）。
この場合、エピタキシャルによらずイオン打込み等の池
の方法によってもよい。
の方法によってもよい。
次に熱酸化してＮ型層５２の表面に酸化膜を形成し、さ
らに上からＣＶＤ法等でシリコン窒化膜を形成し、窒化
膜と酸化膜の２層構造膜５３とする。
らに上からＣＶＤ法等でシリコン窒化膜を形成し、窒化
膜と酸化膜の２層構造膜５３とする。
これに写真食刻によって拡散窓５４を開口する（同図Ｃ
）この拡散窓５４から熱拡散またはイオン打込み等の方
法でホウ素等のＰ型不純物を拡散し、Ｎ型エピタキシャ
ル層５２を横切ってＰ型エピクキシャル層５１に達する
ようにする（同図Ｄ）。
）この拡散窓５４から熱拡散またはイオン打込み等の方
法でホウ素等のＰ型不純物を拡散し、Ｎ型エピタキシャ
ル層５２を横切ってＰ型エピクキシャル層５１に達する
ようにする（同図Ｄ）。
次に、Ｎ型島領域５８とその周辺のＰ壁領域および将来
多孔質化を行なう際に開口部となる開口部５４′をホト
レジスト５６で選択的に被い、リンのようなＮ型不純物
をイオン打込みし、ホトレジストを除去した後アニール
して、基板５０よりも不純物濃度の低いＮ型領域５７を
形成する（同図Ｅ）。
多孔質化を行なう際に開口部となる開口部５４′をホト
レジスト５６で選択的に被い、リンのようなＮ型不純物
をイオン打込みし、ホトレジストを除去した後アニール
して、基板５０よりも不純物濃度の低いＮ型領域５７を
形成する（同図Ｅ）。
さらに、シリコン窒化膜等の陽極処理の際にマスクとな
る膜５９でＮ型領域５７とその周辺のＰ壁領域６０およ
びＮ型島領域５８の一部を被い、光６１を照射しつつ陽
極処理を行なう（同図Ｆ）。
る膜５９でＮ型領域５７とその周辺のＰ壁領域６０およ
びＮ型島領域５８の一部を被い、光６１を照射しつつ陽
極処理を行なう（同図Ｆ）。
開口部５４′より多孔質化が始まり、先の第３図Ａ、Ｂ
を用いて説明したようにほぼ均一な多孔質領域６２が得
られる（同図Ｇ）。
を用いて説明したようにほぼ均一な多孔質領域６２が得
られる（同図Ｇ）。
さらに、酸化雰囲気中で熱処理すれば、多孔質領域６２
は極めて短時間に酸化膜６３となり、絶縁分離されたＮ
型島領域５８が得られる（同図Ｈ）。
は極めて短時間に酸化膜６３となり、絶縁分離されたＮ
型島領域５８が得られる（同図Ｈ）。
先にも述べたように、このような工程を経て形成された
Ｎ型島領域５８は、従来の製造方法によって形成された
同様の構造のものに比べて、■ 結晶に歪が少ないので
、キャリアの移動度が大きく、高速度作に適する。
Ｎ型島領域５８は、従来の製造方法によって形成された
同様の構造のものに比べて、■ 結晶に歪が少ないので
、キャリアの移動度が大きく、高速度作に適する。
■ 島領域の同辺は完全に多孔質化され、絶縁膜となる
ため、シリコン基板との耐圧が大きく、リーク電流が小
さい。
ため、シリコン基板との耐圧が大きく、リーク電流が小
さい。
■ シリコン基板表面が、比較的平担となるから微細加
工が可能である。
工が可能である。
などの特徴がある。
この池、光電流の発生源として形成されたＮ型領域（例
えば、第３図５７）はＮ子基板に達しているため、この
領域にＰ壁領域を形成し、保護ダイオードや拡散抵抗を
形成することができ、シリコン基板を有効に利用するこ
とができる。
えば、第３図５７）はＮ子基板に達しているため、この
領域にＰ壁領域を形成し、保護ダイオードや拡散抵抗を
形成することができ、シリコン基板を有効に利用するこ
とができる。
第５図に本発明による製造方法を用いて形成した絶縁分
離された接合形ＦＥＴを示す。
離された接合形ＦＥＴを示す。
Ｐ影領域の多孔質化の際の光電流源として形成したＮ型
領域１０１にはＰ壁領域１０２が形成され、ゲートと接
続して、保護ダイオードとしている。
領域１０１にはＰ壁領域１０２が形成され、ゲートと接
続して、保護ダイオードとしている。
多孔質酸化膜１０３に囲まれたＮ型島領域１０７には、
Ｎ型のソース１０６及びドレイン１０４、Ｐ型のゲート
１０５が形成され、接合型ＦＥＴを構成している。
Ｎ型のソース１０６及びドレイン１０４、Ｐ型のゲート
１０５が形成され、接合型ＦＥＴを構成している。
本発明の方法で形成した本構造の素子は結晶の歪が小さ
いため電流担体の移動度μが犬きく、シかも寄生容量が
小さいため、高置波特性がすぐれている。
いため電流担体の移動度μが犬きく、シかも寄生容量が
小さいため、高置波特性がすぐれている。
このように、本発明の方法を用いれば、高性能の絶縁分
離された素子から成る集積回路を比較的容易にしかも安
価に生産することができる。
離された素子から成る集積回路を比較的容易にしかも安
価に生産することができる。
なお、本文中、多孔質シリコンを絶縁物に変成するにあ
たって、酸化をする場合について述べたが、アンモニア
ガス雰囲気中で高温（１０００〜１１００℃）熱処理し
て窒化膜に変成することもできる。
たって、酸化をする場合について述べたが、アンモニア
ガス雰囲気中で高温（１０００〜１１００℃）熱処理し
て窒化膜に変成することもできる。
第１図Ａ−Ｆは従来の多孔質化を用いたシリコン絶縁分
離の方法を説明するための図、第２図Ａ。 Ｂは従来法の原理的説明図、第３図Ａ、Ｂは本発明の詳
細な説明図、第４図Ａ−Ｈは本発明による絶縁分離構造
の製造方法の説明図、第５図は本発明方法を用いて形成
した絶縁分離された半導体装置の断面図である。 ５０・・・・・・Ｎ型基板、５３．５９・・・・・・耐
フツ化水素酸性のある薄膜（例えばシリコン窒化膜等）
、５７・・・・・・多孔質化の際の充電流供給源となる
Ｎ型領域、５８・・・・・・Ｎ型島領域、６０・・・・
・・多孔質層となるＰ壁領域、６３・・・・・・シリコ
ン酸化膜。
離の方法を説明するための図、第２図Ａ。 Ｂは従来法の原理的説明図、第３図Ａ、Ｂは本発明の詳
細な説明図、第４図Ａ−Ｈは本発明による絶縁分離構造
の製造方法の説明図、第５図は本発明方法を用いて形成
した絶縁分離された半導体装置の断面図である。 ５０・・・・・・Ｎ型基板、５３．５９・・・・・・耐
フツ化水素酸性のある薄膜（例えばシリコン窒化膜等）
、５７・・・・・・多孔質化の際の充電流供給源となる
Ｎ型領域、５８・・・・・・Ｎ型島領域、６０・・・・
・・多孔質層となるＰ壁領域、６３・・・・・・シリコ
ン酸化膜。
Claims (1)
- 【特許請求の範囲】 １ Ｎ型導電型半導体基板上に形成されたＰ型溝電型半
導体層にＮ型島領域を形成する工程と、前記Ｐ型溝電型
半導体層の少なくとも一部に前記Ｎ型導電型半導体基板
に達するＮ型導電型領域を形成する工程と、前記Ｎ型導
電型領域と前記Ｎ型導電型島領域の間にはさまれた前記
Ｐ型溝電型半導体層の表面を含んだ領域に耐フツ化水素
酸性の被膜を形成する工程と、前記Ｐ型溝電型半導体層
を前記被膜の形成されていない側から前記被膜の形成さ
れた側へ向って多孔質化する工程と、前記多孔質化した
領域を絶縁物に変質する工程を含むことを特徴とする半
導体装置の製造方法。 ２、特許請求の範囲第１項記載の半導体装置の製造方法
において、Ｎ型導電型半導体基板に達するＮ型導電型領
域のＮ型不純物濃度をＮ型導電型半導体基板の濃度より
も低くシ、光照射を行なって多孔質化することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54133252A JPS5831730B2 (ja) | 1979-10-15 | 1979-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54133252A JPS5831730B2 (ja) | 1979-10-15 | 1979-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5656648A JPS5656648A (en) | 1981-05-18 |
| JPS5831730B2 true JPS5831730B2 (ja) | 1983-07-08 |
Family
ID=15100257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54133252A Expired JPS5831730B2 (ja) | 1979-10-15 | 1979-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831730B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628591A (en) * | 1984-10-31 | 1986-12-16 | Texas Instruments Incorporated | Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon |
| US7125458B2 (en) * | 2003-09-12 | 2006-10-24 | International Business Machines Corporation | Formation of a silicon germanium-on-insulator structure by oxidation of a buried porous silicon layer |
| US7566482B2 (en) | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
| US7172930B2 (en) * | 2004-07-02 | 2007-02-06 | International Business Machines Corporation | Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer |
-
1979
- 1979-10-15 JP JP54133252A patent/JPS5831730B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5656648A (en) | 1981-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| JP2551940B2 (ja) | 半導体素子の製造方法 | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| US3764413A (en) | Method of producing insulated gate field effect transistors | |
| US4597166A (en) | Semiconductor substrate and method for manufacturing semiconductor device using the same | |
| US5597738A (en) | Method for forming isolated CMOS structures on SOI structures | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPS5831730B2 (ja) | 半導体装置の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPH01181566A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| KR0157965B1 (ko) | 에스오아이구조와 그 제조방법 | |
| JPH0548108A (ja) | 半導体装置およびその製造方法 | |
| JPS60105247A (ja) | 半導体装置の製造方法 | |
| JPS6238870B2 (ja) | ||
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JPS5942979B2 (ja) | 半導体装置の製造方法 | |
| JP2550457B2 (ja) | Ｓｏｉ型半導体装置の製造方法 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| JPS63197331A (ja) | 半導体装置の製造方法 | |
| JPH0517713B2 (ja) | ||
| JPS6117154B2 (ja) | ||
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| KR960010737B1 (ko) | 모스 전계효과 트랜지스터(mos fet)의 구조 및 제조방법 | |
| JPS6210027B2 (ja) |