JPS5833840A - 半導体表面を疎水性にするエツチング方法 - Google Patents

半導体表面を疎水性にするエツチング方法

Info

Publication number
JPS5833840A
JPS5833840A JP56131578A JP13157881A JPS5833840A JP S5833840 A JPS5833840 A JP S5833840A JP 56131578 A JP56131578 A JP 56131578A JP 13157881 A JP13157881 A JP 13157881A JP S5833840 A JPS5833840 A JP S5833840A
Authority
JP
Japan
Prior art keywords
etching
etchant
hydrophobic
semiconductor
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56131578A
Other languages
English (en)
Other versions
JPH0119260B2 (ja
Inventor
Takashi Ushikubo
牛窪 孝
Nozomi Watanabe
望 渡辺
Hiroshi Takano
紘 高野
Masao Kobayashi
正男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP56131578A priority Critical patent/JPS5833840A/ja
Publication of JPS5833840A publication Critical patent/JPS5833840A/ja
Publication of JPH0119260B2 publication Critical patent/JPH0119260B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00Cleaning of wafers, substrates or parts of devices
    • H10P70/10Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H10P70/15Cleaning before device manufacture, i.e. Begin-Of-Line process by wet cleaning only

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は化合物半導体表面を疎水性にするエツチング方
法に関するものである。
従来1−V族化合物半導体、たとえばGaAs及びGa
AsP系半導体に共通のエッチャントとしてはHgSO
4: &Oi : BhO−4: l : lエッチャ
ント、又GaAsP系のみ゛にはHF :HNO,=l
 : l エッチャント等が広く用いられてきた。しか
し、これらのエッチャントを用いてエツチングを行り九
場合、エツチング後の化合物半導体表面は親水性であシ
、疎水性の半導体表面を得ることは不可能であった。
かかる親水性の化合物半導体表面には、親水性をもたら
す水酸基−〇H基や、水分を吸着するかもしくは吸水し
易すい酸化物等が存在することが多く、これらは素子製
造プロセス中の絶縁膜形成や熱拡散工程の安定性、再現
性に多大な悪影響を及ばず欠点があった。このために、
かかる欠点を除去するためには上述の親水性をもたらす
要因を取シ除き半導体表面を疎水性にする必要があシ、
具体的には上記のエツチング後に例えば弗酸HF液中で
の該化合物半導体表面のスワ11に行なう必要があった
。しかしこの弗酸液中でのスワブ工程は、人体に著しく
有害な弗酸を長時間にわたって取扱うことから作業者へ
の重大な危険性を招き、更に作業性を著しく低下させ作
業能率も劣っているのが現状であった。
本発明は、これらの欠点を解決するために多数の研究を
重ねた結果半導体表面をI(Cjl : HaSQt 
:HmOの三成分系エッチャントによりエツチングする
ことにより、前記のスワブエ楊を行うことなく安全性を
高め、しかもエツチング作業の所要時間を短縮し得るこ
とを見出しこの発明に至ったものである。
即ちこの発明は、化合物半導体表面eH(J:&80+
 : HsOの三成分系エッチャントによりエツチング
することt−特徴とするものである。
上記三成分系エッチャントとしては、特に3HCjl:
 1Hs804 : 1Hio、I HCn : 1F
bSOa : I LOあるいは7HCA : 7Ha
80. : IHsOの使用が特に望ましい。
次に本発明を実施例を示しつつよ)詳細に説明する。
先ず本発明の実施例を以下に示す。この実施例における
疎水性表面を得るために用いたエッチャントの組成はH
s804 : HC& : )(10= 1 : 3 
: lである。
そして液温は25〜30℃、エツチング時間は約1分で
あった。このエツチングによシ、従来の前記Hs S 
04二HsOs : HsO= 4 : l : lエ
ッチャントを用い液温25〜30℃、エツチング時間約
5分のエツチングをした親水性の半導体表面を略完全に
疎水性にすることができた。この疎水性表面が得られる
効果は、上述のHsSOi : &Ox : H!O=
4 :l:1によるエツチングを行なわない半導体表面
にも同様に有効である。この結果、疎水性を得るために
一般に行なっていた従来の弗酸によるスワプ工程が全く
不必要となシ、人体に対する安全性が確保され、作業能
率tsしく向上させることが可能である。
次に、このH2SO4: HCffi : HsOm 
1 : 3 : 1エツチヤントによって疎水性が得ら
れる現象を明らかにするため、光電子分光分析法(El
ectron 5pe−ctroscopic Che
mical Analysis;以下ESCAと云う)
によって、半導体表面の元素とその結合状態の分析を行
なった。この分析方法は、半導体表面にX線もしくは紫
外線を照射し、この時、励起、放出される元素面・有の
電子のエネルギーを分析し、元素の固定と化学的結合状
態を知るもので、分析試料の表面層数十人の情報を得る
ことができるのである。
第1rIAはQaAsPつ:’ ” t HaSOa 
: HsOm : Ha O=4:l:1エツチヤント
を用い、液温25℃、エツチング時間5分の条件でエツ
チングし九GaAsP表面のE8CAによる燐Pt−中
心としたスペクトルを示すものである。図中11は共有
結合をしている燐のピークであ)、また、12は酸化し
た燐pso、のピークを示している。第2図は、同様に
第1図の分析試料と同じ条件で、HaSOa : Hs
Os :%O−4:l:lエッチャントを用いてエツチ
ングし九〇aAsPウェハ’kBBCA装置内でアルゴ
ンイオンAr  スパッタリングによって約15OAエ
ツチングした場合の燐を中心としたESCAスペクトル
を示している。同図において21は共有結合している燐
のピーク、22は酸化されたp、o、のピークが現われ
る位置を示している。第3図は、Ii1図の分析に用い
た同一の〇aAnPクエノへを、第1図OGaAsPク
エハエツチング廻理と同一条件でHsBO<:迅Ql:
 HIO= 4 : l : lエッチャントを用いエ
ツチングした後、H1SO4: HCA : &0−1
 : 3 : 1エツチヤン)を用い液温25℃、ニー
y’y−yy時間1分でエツチング処理し九GaAsP
ウェハ表面の燐を中心としたESCAスペクトルである
。同図において31q共有結合している燐のピーク、3
2は同酸化物PIOIのピークを示している。
次に第4図は、第3図と同一条件のエツチング処理によ
るG&AIPウェハを、j11!2図の分析と同様にア
ルゴンイオンのスパッタリングによって表面層を約15
OAエツチングした分析試料の燐を中心とし九ESCA
スペクトルである。図において、41は共有結合による
燐のピーク、42は同酸化物P、0.0ピークが現われ
る位置を示している。
第1図と第3図の230mのピークである12と32の
ピーク高さを比較すると、第1図のピーク12が第3図
のピーク32よシはるかに高< 、Halo4: Hs
Os : HIO= 4 : l : lによるエツチ
ング処理したものは、GaAsP表面に燐酸化物を多量
に生成していることが理解さる。これとは対照的にHa
lo。
:HC患: HsO−1: 3 : lによるもの社、
図示の32ピークが低(GaAsP表面に存在している
燐酸化物が極めて少ないことが明らかである。
またアルゴンイオンによるスノ臂ツタエツチングで表面
層を取除いた試料である第2図と第4図のピーク22と
42の位置にPIOIのピークが存在しないことから、
該P!01はGaAsP表面層にのみ存在することが理
解される。
以上のように上記HISO4: HsOs : &O=
 4 : 1;lエッチャントを用いた。エツチング処
理では、QaA@Pウニ八表面にへ酸化物が生じ、この
酸化物が親水性であるため、ウェハ表面が親水性となり
、これに対しHa804 :H(J :HaO=1 :
 3 : 1エツチヤントを用いエツチングを行うと、
この表面に生成している燐酸化物を溶解、除去するため
、その表面を確実に疎水性にすることができるものと考
えて良い。
前記の実施例では、用いるエッチャントとして3HCj
l : I H2BO3: lHmOについて説明した
が、上述した次の組成のエッチャントについても略同様
の効果を生じることが確認された。
HCA : LaO2: HsO−1: l : IH
CjL : LaO4:Hlo = 7 : 7 : 
1次に第5図は本発明の上記実施例に加えて行った上述
の三成分系エッチャントの各成分を他の二成分比で表わ
した場合の結果を示したものであシ、充分な効果を示し
た満足できる部分を夫々ポイントで表わし、又斜線部は
同様の良好な結果が期待できる部分を表わしたものであ
る。
以上の如く本発明は、化合物半導体を特定のエッチャン
トを用いてのエツチングすることによシ、その表面を疎
水性にできる利点があり、素子製造工程における上記ス
ワプ工程を省略することができ、上記安全性向上及び処
理時間の短縮ができるなどその工業的価値は非常に大き
い。
【図面の簡単な説明】
第1図乃至第4図は横軸で結合エネルギー、たて軸で光
電子強度を示したESC人分析法によるPの2P軌道に
対応するピークを示した図で、第1図は、従来のエッチ
ャントを用いたGaAaPウェハのピーク、第2図は、
第1図のウェハをAr+プラズマでエツチングした場合
のピーク、第3図は、本発明の一実施例のエッチャント
を用いたウェハのピーク、第4図は、第3図のウェハを
第2図と同様にエツチングした場合のピークを夫々示し
、第5図はこの発明のエッチャントの各成分の他の二成
分に対する比を変えてその効果を示した組成図である。 11.21,31.41−・・共有結合しているPのピ
ーク、12,22,32,42・・・リン酸化物のピー
ク。 特許出願人 沖電気工業株式会社 第1図 11 / IP!令エネ++z:x(−(eV) 第2図。。 / l@舎エネ2レヘ゛−(eV)

Claims (2)

    【特許請求の範囲】
  1. (1)化合物半導体表面をHCA : HgSO4: 
    HsOの3成分系エッチャントによシエッチングするこ
    とを特徴とする半導体表面を疎水性にするエツチング方
    法。
  2. (2)上記エッチャントとして、3HCj!:l馬S0
    4:1Hso、IHC凰: 1HssO4: lH*o
    あるいは7HCA ニア HgSO4: I HsOの
    いづれかの三成分系エッチャントを用いる前第1項記載
    のエツチング方法。
JP56131578A 1981-08-24 1981-08-24 半導体表面を疎水性にするエツチング方法 Granted JPS5833840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56131578A JPS5833840A (ja) 1981-08-24 1981-08-24 半導体表面を疎水性にするエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56131578A JPS5833840A (ja) 1981-08-24 1981-08-24 半導体表面を疎水性にするエツチング方法

Publications (2)

Publication Number Publication Date
JPS5833840A true JPS5833840A (ja) 1983-02-28
JPH0119260B2 JPH0119260B2 (ja) 1989-04-11

Family

ID=15061321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56131578A Granted JPS5833840A (ja) 1981-08-24 1981-08-24 半導体表面を疎水性にするエツチング方法

Country Status (1)

Country Link
JP (1) JPS5833840A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016428A (ja) * 1983-07-08 1985-01-28 Matsushita Electric Ind Co Ltd 化合物半導体のエツチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016428A (ja) * 1983-07-08 1985-01-28 Matsushita Electric Ind Co Ltd 化合物半導体のエツチング方法

Also Published As

Publication number Publication date
JPH0119260B2 (ja) 1989-04-11

Similar Documents

Publication Publication Date Title
US4264374A (en) Cleaning process for p-type silicon surface
CA1053382A (en) Surface treatment of semiconductor substrates
US5294570A (en) Reduction of foreign particulate matter on semiconductor wafers
US4116714A (en) Post-polishing semiconductor surface cleaning process
JPH08264500A (ja) 基板の洗浄方法
JPH05198549A (ja) 半導体基板の製造方法
EP0649168A2 (en) A cleaning solution and its use for cleaning silicon semiconductors and silicon oxides
US4456501A (en) Process for dislocation-free slot isolations in device fabrication
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
JPS5833840A (ja) 半導体表面を疎水性にするエツチング方法
JPH0817776A (ja) シリコンウェーハの洗浄方法
JPH03208900A (ja) シリコンウェハの洗浄方法
JPS60247928A (ja) 半導体基板の洗浄方法
EP0171186A1 (en) Method of manufacturing a semiconductor device involving the etching of a polycrystalline silicon layer
JPS58127328A (ja) 半導体基板の絶縁保護膜の蝕刻方法
JP2738063B2 (ja) 接合シリコン基板の製造方法
EP0762488A2 (en) Cleaning solution for cleaning semiconductor device and cleaning method using the same
KR100235944B1 (ko) 반도체소자의 세정 방법
JP3109083B2 (ja) シリコン酸化膜のエッチング液およびシリコン酸化膜のエッチング方法
JP2001053042A (ja) 環境雰囲気からの電子デバイス用基板の有機汚染防止法及び防止処理が施された電子デバイス用基板
JPH10199847A (ja) ウエハの洗浄方法
KR20030068354A (ko) 반도체 웨이퍼의 재생방법
JPS59162200A (ja) シリコン基板表面の清浄化法
CN111009457A (zh) 一种扩散前处理方法
KR20090020815A (ko) 실리콘/실리콘산화물의 세정 및 식각 조성물