JPS5843665A - 安定化ビデオ信号制御装置 - Google Patents

安定化ビデオ信号制御装置

Info

Publication number
JPS5843665A
JPS5843665A JP57148473A JP14847382A JPS5843665A JP S5843665 A JPS5843665 A JP S5843665A JP 57148473 A JP57148473 A JP 57148473A JP 14847382 A JP14847382 A JP 14847382A JP S5843665 A JPS5843665 A JP S5843665A
Authority
JP
Japan
Prior art keywords
video signal
control
signal
impedance
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57148473A
Other languages
English (en)
Inventor
ロバ−ト・ロ−レン・シヤンレイ・ザ・セカンド
レオポルド・アルバ−ト・ハ−ウツド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS5843665A publication Critical patent/JPS5843665A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、発振に対して安定化された閉ループ制御回
路を含むビデオ信号処理装置に関するものである。
テレビ受像機のようなビデオ信号処理装置はしばしば処
理されるビデオ信号のあるパラメータ(例えば、DCレ
ベル)を自動的に調節する制御回路を必要とする。多く
の場合制御回路は負帰還ル−プを含み、その場合制御回
路は帰還ループが発振しないように設計されなければな
らない。帰還ループの発振は制御回路の出力制御信号を
歪ませて制御回路をその目的に対し役立たなくする可能
性がある。加えてこの様な発振は、装置中の他の信号処
理回路に干渉する不要、信号を発生させる。
制御ループの発振は、ループのAC利得と移相量が発振
を支持し得なくなるように制御ループを設計することに
よって防ぐことができる。例えば、発振の可能性は、付
加のAC信号バイパス回路(例エバフィルタキャパシタ
を含む)、或いは他の ・形式の周波数選択性帯域幅制
限回路を制御ループに併用することによシ小さくするこ
とができる。
しかし、この様な付加の回路は、制御回路の価格と複雑
さを不必要に増加させ、また通常リアクタンス性素子を
含んでいる。このリアクタンス素子は、集積化すること
が困、、Dfあるか非実用的であるからこの制御回路を
集積回路として構成しようとする場合には、望ましいも
のではない。集積回路キャパシタは知られているが、こ
れらは集積回路の表面部分を大きく占有する欠点がある
。集積化制御回路と共に使用される個別回路は数に限掬
ある集積回路の一つ或いはそれ以上の外部端子によって
集積回路に接続しなければならない。
この発明による制御回路は、DC信号処理と制御のだめ
の、例えばAC結合されるビデオ信号の黒基準レベルを
自動調節するための、テレビ受像機のようなビテ゛オ信
号処理装置において特に有効である。この制御回路は、
集積回路として構成することができ、付加的な、リアク
タンス性の信号バイパス或いは帯域幅制限回路を使って
制御ループ発振の可能性を低減させる必要はない。
この発明による制御回路は、被処理信号の所要条件を監
視し維持するために、信号処理チャンネルとともに閉帰
還制御ループ中において動作する”°“”±j・′・肇
゛°””゛”:ye−、/ンスとAC合キャパシタを含
む入力回路を通して信号チャンネルの入力に結合される
。制御回路によって生じた制御電圧は帰還インピーダン
スを通して信号チャンネルの入力に結合され、この制御
電圧はA〜C結合キャパシタによシ蓄積される。入力回
路と帰還インピーダンスは、制御ル−プが作動する期間
中AC信号減衰器を形成して、制御ループがAC信号周
波数で発振しないように制御ループのAC信号利得を低
減する。
以下、図面を参照して詳細に説明する。
第1図において、信号源10からのクロミナンス信号は
R−Y%G−Y及びB−Y色差信号を生成め するへにクロミナンス処理器12に供給される。
輝度信号を生成する回路は輝度信号源16と信号源抵抗
18によシ表わされている。回路15からの輝度信号は
回路点A1遅延線25及びAC結合キャパシタ22を通
して輝度処理器30に供給される。輝度処理器3oから
の出力輝度信号Yは色画像を表わす信号R%G%Bをつ
くり出すためにマトリックス−増幅器45において色差
信号と結合される。遅延線25は、輝度信号とクロミナ
ンス信号との処理所要時間を等しくするので、これらの
信号はマトリックス45に供給されるとき適切に時間的
に同期している。信号源抵抗18も又遅延線25の終端
インピーダンスである。
輝度処理器30はDC結合されておシ、差動的に結合さ
れたトランジスタ36.37、出力負荷インピーダンス
40、及び回路32からペース電極に輝度信号を受入れ
る電流源トランジスタ3日から成る差動増幅器35に輝
度信号を供給する信号処理回路3aを含んでいる。増幅
器35は、トランジスタ36と37のベースに供給され
る差動制御電圧V□と■2によって利得制御される。信
号処理回路32は、例えば、適切に変換された輝度信号
を適切に増幅器35に供給するのに要求されるような信
号増幅、信号ピーキング、及びDCレベルシフト回路を
含む。
比較器50、ゲート55及び抵抗器58で構成された制
御回路は、輝度処理器30を含む信号チャンネルに関連
して、電流源トランジスタ38のエミッタと輝度処理器
3σの入力側の回路点Aの間にあって負帰還制御ループ
となっている。
回路30によって処理される輝度信号は電流源トランジ
スタ38のエミッタに現われる。輝癒信号は画像情報を
含む周期的な水平画像期間1、及び各□水平画像期間の
中間の周期的な水平帰線消去期間を持っている。帰線消
去期間は、水平同期パルス期間とこの同期パルス期間に
続<I)C黒基準レベル期間(即ち帰線消去期間の所謂
Cバックポーチ)期間)を含んでいる。
比較器50は、時間信号’VKに応じて、輝度信号の圧
■Rを感知し比較する。比較器50からの出力DC制御
電圧は感知された比較器入力電圧間の差を表わし、ゲー
ト55に供給される。ゲート55は、相補的なキー信号
■にとvKに対応して輝度信号の黒基準期間中導通する
様にキーされ、比較器50の出力制御電圧をインピーダ
ンス58、回路点A及びAC結合キャパシタ22を通し
て輝度処理器30の入力へ導通させる。こあ制御電圧は
結合キャパシタ22に蓄積されていた電荷を変化させ、
ナれによって黒し1′1 ベル基準期間中にトランジスタ38のエミッタに生ずる
D’C電圧を、比較器50によシ感知されるこのトラン
ジスタ38のエミッタ電圧と基準電圧VR間の差が減少
するように変化させる。この閉ループ制御機構により、
輝度信号の黒基準レベルは所望のレベルに固定される。
比較器500制御動作に関する付加情報、特に利得制御
増幅器35の作用に関する情報は、シャンレイ氏(、R
,L、5hanley、 l )他の米国特許出願第2
96,86′4号中に記載されている。
もし比較器50とゲート55が作動するようキーされ制
御ループが閉じている時に、ループ利得とループの移相
量が成る(またはいくつかの)信号周波数で発振を維持
するのに充分な大きさであれば、前述の閉制御ループは
発振が可能になる。たとえば、もしループ移相量が0度
でありループAC利得が1に等しいかそれ以上ならば、
成る信号周波数で発振が起こりうる。ループの移相量が
0度以上であっても(例えば0度から45度ずれた移相
量)もしループ利得が充、分に大きければ発振を起むす
ことになる。例えば1.もし信号処理器30と比較器5
゜を含む前述の制御莞−プが、約、。のループ利得と低
周波において180度のループ移相量を呈するとすれば
、浮遊キャパシタンスの作用による180度の付加的な
移相量のために、この制御ループは1つ或いはそれ以上
の高周波(例えば2 MHzと1゜MHzO間)で発振
を起こす可能性がある。発振制御ループによシ起こされ
た発振信号は比較器5oからの制御信号を歪ませ(例え
ば発振信号は制御ループ中で整流される)、受像機によ
多処理された他の信号(例えばクロミナンス信号)を乱
し、適切に作動するようビデオ信号黒基準レベルに依存
する受像機中の他のすべての回路の作用を阻害する。発
振は浮遊キャンパスが充分な再生移相量を生じさせない
ような比較的低い周波数では普通起こシにくい。
前述の制御ループはゲート55、抵抗器58、入力結合
キャパシタ22、及び入力回路15に含まれる抵抗器1
8を含む回路配列によって発振を阻止している。この配
列は、次に説明するように、高いAC信号周波数でのル
ープ発振を防ぐに充分な低いレベルまで制御ループのA
C信号利得を低減させるため周波数選択性分圧器を形成
する。
導通時において、ゲート55の出力は、比較850の出
力からのDC制御電圧を抵抗器58と回路点Aを通して
電荷蓄積キャパシタ22を充電するように結合するため
の電圧源(例えば、第2図に示されるエミッタホロワト
ランジスタ)を構成する。
このDC制御の状態では、抵抗器18を含む入力回路1
5はAC結合キャパシタ22によシDC制御電圧から絶
縁される(即ちキャパシタ22は非常に大きなりC阻止
インピーダンスヲ示す)。
結合キャパシタ22のインピーダンスは周波数の関数で
あシ、周波数が増大すると減少する。キャパシタ22の
インピーダンスは、制御ループの発振に付帯する可能性
のあるような高い信号周波数に対しては非常に小さい(
実質的には短絡)。この状態では、抵抗器58と18は
ゲート55の出力と大地の間で(信号源16を通って)
分圧器を形成し、それによってこのような高い周波数の
信号に対する制御ループのAC信号利得は発振を阻止す
るに充分な量にまで低減される。分圧器の動作はこのよ
うな発振信号に関してlよシわずかに小さいAC制御ル
ープ利得を設定することで、この利得値は主として信号
源16の出力インピーダンスと抵抗器58と18の値に
よって決定される。
遅延線25は、抵抗器1已によって適切に終端され、前
述の分圧器の動作に対して殆んど影響を与えないような
広帯域の低インピーダンス装置である。
AC結合キャパシタδ値はそれ程厳密なものではないが
、低周波(aOHz )の垂直周波数情報を含む広帯域
の(4MHz )輝度信号を減衰させずに輝度処理器3
0に結合するに充分な値でなければならない。
前述の黒レベル制御装置は、唯1個のキャパシタ、即ち
入力AC結合用と電荷蓄積のための両目的に使用される
キャパシタ22シか要しない利点がある。この装置は、
また、集積回路として構成する時最少数の外部端子しみ
必要としない。キャパシタ22を除けば、装置中6諸素
子(回路30、比較器50、ゲート55およt抵礒1:
:や8を含む)は集積回路として容易に形成することか
できる。このような場合、必要とする唯一の外部端子は
AC結合と蓄積キャパシタ22を集積回路に接続するた
めのものの外部端子を経済的に使用できる。
第2図は比較器50とこれに組合わされた出力ゲート回
路550回路の詳細を示している。比較される2つの入
力電圧はそれぞれPNP電圧ホロワトランジスタ64 
トロ6を通して比較トランジスタ60 トロ2″に印加
される。比較器50はその電流源トランジスタ680ベ
ースに結合される信号VKに応動して作動するようキー
される。比較器の出力制御電圧は負荷抵抗器720両端
間に発生し、ゲート回路55のゲ−1lllllれるエ
ミッタホロワトランジスタ75トインピーダンス58を
通して第1図のキャパシタ22へ結合される。ゲート回
路55は、また、トランジスタ75のエミッタとベース
電極に別々に結合された相補的に切換られるトランジス
タ76 ト’18よす成る切換回路を誉んでいる。トラ
ンジスタ76と78の作用は、相補”!’(=p切換信
号vKとvKによって、ビデオ信号黒基準し良ル期間中
はトランジスタ75を順バイアスして後バイアストラン
ジスタ75がこれを導通させ、またその他の時間にはト
ランジスタ75を逆バイアスするように制御され、それ
によってビデオ信号の画像期間中は制御ループを開路し
てビデオ信号チャンネルを比較器出力から分離するよう
にする。
制御回路はもしゲート55のみがキーされるならば以上
説明したように作動する。しかし、制御回路が作動を要
求されない相対的に長い画像期間中は、比較器50が導
通せず□、電力消費が減少するように、比較器50をキ
ーすることが望ましい。
ゲート55の構成はホロワトランジスタ75のエミッタ
出力インピーダンスに対応して推測しうる低出力インピ
ーダンスを示し゛、蓄積キャパシタ22の充電と放電を
平衡した(対称的な)ものとすることができる。キャパ
シタ22の充電はホロワトランジスタ75と抵抗器5日
を通して行なわれ、一方キャパシタ22の放電は抵抗器
58とトランジスタ76を通して行なわれる。
【図面の簡単な説明】
第1図は、この発明による制御回路を含んだカラーテレ
ビ受像機の一部の、一部はブロックで示した概略回路図
、 第2図は、制御回路の一部の回路細部を示す接続図であ
る。 10・・・クロミナンス信号源、12・・・クロミナン
ス処理器、18・・・第1のインピーダンス、 16・
・・画像表示ビデオ信号源、30・・・ビデオ信号処理
チャンネル(輝度処理器)32・・・信号処理回路、4
5・・・マトリックス、50・・・比較器、55・・・
ゲート、58・・・第2のインピーダンス。

Claims (1)

    【特許請求の範囲】
  1. (1)  ビデオ信号処理チャンネルと、周期的に繰返
    す画像期間と隣接する画像期間の相互間にあって黒基準
    レベルを含む基準期間を構成する消去期間とを有する画
    像表示ビデオ信号源とを含むビデオ信号処理装置におい
    て、 第1のインピーダンスとAC信号結合キャパシタを含む
    上記ビデオ信号処理チャンネルの入力にビデオ信号をA
    C結合する入力手段と、所要のビデオ信号黒基準レベル
    を保つようメ上記ビデオ信号処理チャンネルとともに制
    御ループを構成する制御手段であって、上記ビデオ信号
    の上記黒基準レベルを基準電圧と比較して上記黒基準レ
    ベルと上記基準電圧間の差を表わす出力制御電圧を生成
    する手段と、第2インピーダンスと、黒基準期間中動作
    して上記制御電圧を上記第2インピーダンスを通して上
    記ビデオチャンネμの上・記入力に供給するキードゲー
    ト手段とを具えた上記制御手段と、 ビデオチャンネルだ供給された上記制御電圧を蓄積する
    手段と、よシ成シ、上記蓄積手段は実質的に上記AC信
    号結合キャパシタからなシ、上記第1インピーダンスと
    上記AC信号結合キャパンタおよび上記第2インピーダ
    ンスは、上記黒レベル基準期間中分圧器を形成して上記
    制御ループのAC信号利得を低減し、それによって上記
    基準期間に上記制御ループがビデオ信号周波数を含むA
    C信号周波数で発振することを阻止するようにされた安
    定化ビデオ信号制御装置。
JP57148473A 1981-08-27 1982-08-25 安定化ビデオ信号制御装置 Pending JPS5843665A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/296,823 US4371896A (en) 1981-08-27 1981-08-27 Stabilized video signal control loop
US296823 1994-08-26

Publications (1)

Publication Number Publication Date
JPS5843665A true JPS5843665A (ja) 1983-03-14

Family

ID=23143725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57148473A Pending JPS5843665A (ja) 1981-08-27 1982-08-25 安定化ビデオ信号制御装置

Country Status (3)

Country Link
US (1) US4371896A (ja)
JP (1) JPS5843665A (ja)
CA (1) CA1175559A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859871A (en) * 1987-02-13 1989-08-22 Fujitsu Limited Voltage level setting circuit
GB2217546A (en) * 1988-04-25 1989-10-25 Philips Electronic Associated Apparatus for processing a video signal
JP3127878B2 (ja) * 1998-03-18 2001-01-29 日本電気株式会社 クランプ回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1002782A (en) * 1963-02-12 1965-08-25 Rank Bush Murphy Ltd Signal level control circuit arrangements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB932173A (en) * 1960-05-23 1963-07-24 Gen Precision Inc Sub-miniature gyro
US3543169A (en) * 1967-10-30 1970-11-24 Bell Telephone Labor Inc High speed clamping apparatus employing feedback from sample and hold circuit
US3959733A (en) * 1975-02-12 1976-05-25 National Semiconductor Corporation Differential amplifier
GB1517041A (en) * 1975-08-27 1978-07-05 Rca Corp Amplifier suitable for use as a colour kinescope driver
US4105942A (en) * 1976-12-14 1978-08-08 Motorola, Inc. Differential amplifier circuit having common mode compensation
US4197557A (en) * 1977-05-05 1980-04-08 Rca Corporation Brightness control circuit employing a closed control loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1002782A (en) * 1963-02-12 1965-08-25 Rank Bush Murphy Ltd Signal level control circuit arrangements

Also Published As

Publication number Publication date
CA1175559A (en) 1984-10-02
US4371896A (en) 1983-02-01

Similar Documents

Publication Publication Date Title
JP2801389B2 (ja) 信号処理装置
JPS6247034B2 (ja)
JPS6031427B2 (ja) 映像信号処理装置
JPS6043981A (ja) ビ−ム電流制限回路
JPS6247393B2 (ja)
US4209808A (en) Stabilized automatic brightness control network in a video signal processing system including an automatic kinescope beam current limiter
JPS5843665A (ja) 安定化ビデオ信号制御装置
JPS6384381A (ja) ビデオ信号処理装置
KR100307571B1 (ko) 자동키네스코프바이어스시스템용샘플펄스발생기
JPS5990474A (ja) 自動バイアス制御装置
KR910006459B1 (ko) 신호 표본화 장치
KR100307572B1 (ko) 핫스타트플레쉬현상을방지하기위한자동키네스코프바이어스장치
US5553096A (en) Gain control using PWM
EP0977443B1 (en) AKB interface circuit for kine driver IC
JPS622518B2 (ja)
JPH04263594A (ja) Secam方式デコーダ
US4795948A (en) Vertical deflection circuit with service mode operation
US4433255A (en) Signal sampling gate circuit
US5987209A (en) Video signal receiver in which a reference signal is shared by a PLL circuit which sets the output frequency of a local RF-IF oscillator and by the chrominance signal generator
US4500931A (en) Signal sampling gate circuit
US5105272A (en) Synchronizing signal extracting apparatus
JPH05274787A (ja) 自動利得制御回路
JP2942055B2 (ja) クランプ回路
US6449421B1 (en) Video signal processor having a reduced number of oscillation units
KR900001875Y1 (ko) 비디오 테이프 레코더(vtr)용 동기신호 레벨 보정 장치