JPS5845820B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS5845820B2 JPS5845820B2 JP50087759A JP8775975A JPS5845820B2 JP S5845820 B2 JPS5845820 B2 JP S5845820B2 JP 50087759 A JP50087759 A JP 50087759A JP 8775975 A JP8775975 A JP 8775975A JP S5845820 B2 JPS5845820 B2 JP S5845820B2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- semiconductor
- seizou
- souchi
- houhou
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法詳しくはビームリード付
半導体ペレットを容易に作成する方法を提供するもので
ある。
半導体ペレットを容易に作成する方法を提供するもので
ある。
従来、半導体ペレットに形成される電極接続用のビーム
リードは、回路素子が形成された半導体ペレットを多数
個含む単結晶基板（以後ウェハと称する）の最終製造工
程として形成されていた。
リードは、回路素子が形成された半導体ペレットを多数
個含む単結晶基板（以後ウェハと称する）の最終製造工
程として形成されていた。
第１図にそのウェハの一部を示す。
Ｌｌａ、ｌｂは半導体ペレット１０内の各回路素子への
導体配線、２，２ａ、２ｂは半導体ペレット１０のビー
ムリード１２．１２ａは隣接せる半導体ペレット２０の
ビームリード、３，３ａ、３ｂ、１３，１３ａは電極部
、４は半導体ペレットの分割領域である。
導体配線、２，２ａ、２ｂは半導体ペレット１０のビー
ムリード１２．１２ａは隣接せる半導体ペレット２０の
ビームリード、３，３ａ、３ｂ、１３，１３ａは電極部
、４は半導体ペレットの分割領域である。
このような場合、集積回路設計の段階ですでにビームリ
ードの形成を考慮しなければならない。
ードの形成を考慮しなければならない。
即ち、ビーム２．２ａ、２ｂおよび１２，１２ａとは互
いに接触しない様に配置しなければならない。
いに接触しない様に配置しなければならない。
したがって同一ペレット中の隣り合う電極３と３８の間
隔も考慮しなければならなかった。
隔も考慮しなければならなかった。
さらにペレット分割に際しては通常のダイヤモンドツー
ルによる方法、砥石による方法、レーザによる方法が使
用できず、裏面からメサ・エッチを施さねばならなかっ
た。
ルによる方法、砥石による方法、レーザによる方法が使
用できず、裏面からメサ・エッチを施さねばならなかっ
た。
そのため分割領域４も通常の５０μに対し１００μ程度
を必要とした。
を必要とした。
また該分割領域４によりビームの長さが制限されるため
、その面の考慮も必要であった。
、その面の考慮も必要であった。
そこで、本発明は、前述の従来の欠点であるところの設
計段階での考慮、分割領域を広くとらねばならないこと
による総数の減少等を解決するビーム・リード付チップ
の製造方法を提供するものである。
計段階での考慮、分割領域を広くとらねばならないこと
による総数の減少等を解決するビーム・リード付チップ
の製造方法を提供するものである。
まず、本発明に用いる半導体ペレットの製造方法を第２
図とともに説明する。
図とともに説明する。
第２図Ａはシリコンウェハを示し、２１は一導電形のシ
リコン基板でトランジスタ、ダイオード等の各領域（図
示せず）が形成される島領域２２．２３を有している。
リコン基板でトランジスタ、ダイオード等の各領域（図
示せず）が形成される島領域２２．２３を有している。
２４は裁断用の島領域、２５は基板２１の表面に形成さ
れたシリコン酸化膜である。
れたシリコン酸化膜である。
一点鎖線２６は裁断すべき位置を示しこの部分でウェハ
の裁断分割が行われる。
の裁断分割が行われる。
この状態で酸化膜２５の一部を除去して各回路素子間の
電極配線を行うためのコンタクト窓２７．２８を形成す
ると同時に、裁断領域２９を設けるため酸化膜２５の一
部を除去する。
電極配線を行うためのコンタクト窓２７．２８を形成す
ると同時に、裁断領域２９を設けるため酸化膜２５の一
部を除去する。
この領域２９は酸化膜２５の一部が完全に除去されるに
必要な幅であればよくコンタクト窓２７．２８の幅と等
しくてよい（Ｂ）。
必要な幅であればよくコンタクト窓２７．２８の幅と等
しくてよい（Ｂ）。
つぎにＣに示すごとくＡｌ電極配線３０，３１を形成す
る。
る。
こうしたのち電極配線の形成された主面とは異なるもう
一方の主面から裁断領域２９に対応する場所に砥石によ
り、幅５０〜１００μでシリコンウェハ上の酸化膜２５
を損傷しない程度の溝１２を形成する（Ｄ）。
一方の主面から裁断領域２９に対応する場所に砥石によ
り、幅５０〜１００μでシリコンウェハ上の酸化膜２５
を損傷しない程度の溝１２を形成する（Ｄ）。
しかるのち、Ａｌ電極配線の形成された面をアビニシン
ワックス（商品名）等で充分保護し、ＨＦ：ＨＮＯ３系
のエツチング液でエツチングする。
ワックス（商品名）等で充分保護し、ＨＦ：ＨＮＯ３系
のエツチング液でエツチングする。
エツチング液としてＨＮＯ３：ＨＦ＝１０ ： １程度
のものを使用すれば凹部３３を形成するとともに表面の
酸化膜２５の一部２５ａ 、２５ｂを充分残してウェハ
を分割し、分離された半導体ペレット４０゜５０を得る
ことができる。
のものを使用すれば凹部３３を形成するとともに表面の
酸化膜２５の一部２５ａ 、２５ｂを充分残してウェハ
を分割し、分離された半導体ペレット４０゜５０を得る
ことができる。
以上のようにして作成された半導体ペレットにビームリ
ードを形成する本発明の一実施例の方法を第３図ととも
に説明する。
ードを形成する本発明の一実施例の方法を第３図ととも
に説明する。
第３図Ａにおいて、５０は前述の半導体ペレット、５１
はペレット５０表面に形成された絶縁性被膜であって、
耐熱性樹脂フィルム、シリコン酸化膜もしくはシリコン
窒化膜等よりなるものである。
はペレット５０表面に形成された絶縁性被膜であって、
耐熱性樹脂フィルム、シリコン酸化膜もしくはシリコン
窒化膜等よりなるものである。
５２は仮止め基板５３とペレット５０とを仮止めする接
着剤である。
着剤である。
５４はペレット３０上の電極配線の一部である。
第３図Ａの場合、半導体ペレット５０を１個だけ示した
が、勿論２個以上並べて同様に仮固定できる。
が、勿論２個以上並べて同様に仮固定できる。
但し、２個以上の半導体ペレットを並べるときにはその
間隔はウェハー状態でのときより広く、かつビームリー
ドの長さが充分とれる位に広げておくことが必要である
。
間隔はウェハー状態でのときより広く、かつビームリー
ドの長さが充分とれる位に広げておくことが必要である
。
こののち、Ｂに示すごとく半導体ペレット５０の周辺を
スチロール樹脂、ワックス等前記酸化膜２５、絶縁膜５
１、基板２１と反応しない溶剤で容易に除去できる物質
５５で埋める。
スチロール樹脂、ワックス等前記酸化膜２５、絶縁膜５
１、基板２１と反応しない溶剤で容易に除去できる物質
５５で埋める。
しかるのち仮止め基板５３を除去する。
Ｃは仮止め用基板５３及び接着剤５２を除去したところ
を示す。
を示す。
物質３５とペレットの表面は同一連続面を形成している
。
。
つぎにＤに示すように全面に金属薄膜５６を被着形成す
る。
る。
配線５４がＡｌの場合、薄膜５６としてはＣｒ＋Ｃｕの
二層構造が望ましい。
二層構造が望ましい。
ついで、Ｅはビームに相当する部分５７をホトエッチ技
術により形成した後、金属層５８を補強のため無電解メ
ッキにより被着形成した状態を示す。
術により形成した後、金属層５８を補強のため無電解メ
ッキにより被着形成した状態を示す。
ボンディングの容易性から金属層５８としてＡｕの無電
解メッキを用いた。
解メッキを用いた。
最後にＦに示すように埋設物質５５を除去するとビーム
・リード６０が作成されたことになる。
・リード６０が作成されたことになる。
このようにして形成されたビーム・リード付チップの特
徴はＦに示す如くシリコン基板２１とビーム・リード６
０がペレットより張り出した絶縁物質である酸化膜２５
ｂ１絶縁膜５１により完全に絶縁されることにある。
徴はＦに示す如くシリコン基板２１とビーム・リード６
０がペレットより張り出した絶縁物質である酸化膜２５
ｂ１絶縁膜５１により完全に絶縁されることにある。
以上のように本発明の製造方法は
（１）設計時に特にペレット上の電極位置を考慮する必
要がない。
要がない。
即ち、ペレットに分割後、埋設物質中に埋め込んでビー
ム形成を行なうため通常のワイヤボンディング用素子を
利用できる。
ム形成を行なうため通常のワイヤボンディング用素子を
利用できる。
（２） ビーム形成時その方向、長さを自由に決めら
れるため、ホンディング用基板設計時の自由が大きい。
れるため、ホンディング用基板設計時の自由が大きい。
等、すぐれた工業的価値を有するものである。
第１図は従来法によりビームリードが形成されたウェハ
の一部の平面図、第２図Ａ−Ｅは本発明ニ用いる半導体
ペレットの製造工程図、第３図Ａ〜Ｆは本発明の一実施
例にかかるビームリード形成法の工程図である。 ２１・・・・・・シリコン基板、２５．２５ａ 、２５
ｂ・・・・・・シリコン酸化膜、４０，５０・・・・・
・半導体ペレット、５１・・・・・・絶縁膜、５４・・
・・・・電極配線、５５・・・・・・埋設物質、５６・
・・・・・金属薄膜、５８・・・・・・金属層、６０・
・・・・・ビームリード。
の一部の平面図、第２図Ａ−Ｅは本発明ニ用いる半導体
ペレットの製造工程図、第３図Ａ〜Ｆは本発明の一実施
例にかかるビームリード形成法の工程図である。 ２１・・・・・・シリコン基板、２５．２５ａ 、２５
ｂ・・・・・・シリコン酸化膜、４０，５０・・・・・
・半導体ペレット、５１・・・・・・絶縁膜、５４・・
・・・・電極配線、５５・・・・・・埋設物質、５６・
・・・・・金属薄膜、５８・・・・・・金属層、６０・
・・・・・ビームリード。
Claims (1)
- １−主面に回路素子が構成され、かつこの−主面上の絶
縁性被膜が周縁部外方向に突出した構造からなる半導体
ペレットを、各ペレット間の間隔をウェハ状態のときよ
りも所定間隔広げ仮固定基板にその主面を接着する工程
、前記ペレット裏面より補強用樹脂を用いて補強する工
程、前記仮固定基板をとりはずす工程、前記半導体ペレ
ット上の電極から前記補強用樹脂の上へ伸びるビームリ
ードを形成する工程、前記補強用樹脂を除去する工程と
を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50087759A JPS5845820B2 (ja) | 1975-07-16 | 1975-07-16 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50087759A JPS5845820B2 (ja) | 1975-07-16 | 1975-07-16 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5210674A JPS5210674A (en) | 1977-01-27 |
| JPS5845820B2 true JPS5845820B2 (ja) | 1983-10-12 |
Family
ID=13923863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50087759A Expired JPS5845820B2 (ja) | 1975-07-16 | 1975-07-16 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845820B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141417U (ja) * | 1985-02-25 | 1986-09-01 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5450043U (ja) * | 1977-09-16 | 1979-04-06 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143943B2 (ja) * | 1971-11-29 | 1976-11-25 |
-
1975
- 1975-07-16 JP JP50087759A patent/JPS5845820B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141417U (ja) * | 1985-02-25 | 1986-09-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5210674A (en) | 1977-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| JPH063837B2 (ja) | 三次元半導体集積回路の製造方法 | |
| JPS5845820B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| EP0442491B1 (en) | Semiconductor device having a wiring pattern in which a plurality of lines are arranged in close proximity to one another | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP3147698B2 (ja) | バンプ電極及びその製造方法 | |
| JPS60176251A (ja) | 半導体装置 | |
| US6074948A (en) | Method for manufacturing thin semiconductor device | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| JP2506383B2 (ja) | 大規模集積回路およびその製造方法 | |
| JPH02189961A (ja) | 半導体装置 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPH02164039A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPS5814745B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS62105448A (ja) | 半導体装置およびその製造方法 | |
| JPH0463434A (ja) | 半導体装置 | |
| JPS5815253A (ja) | 半導体装置の電極製造方法 | |
| EP0262830A2 (en) | Method of ensuring contact in a deposited layer | |
| JPS5814746B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0695543B2 (ja) | 半導体装置及びその製造方法 |