JPS585544B2 - ディジタル端局装置におけるシングルチャネルコ−デックの監視方式 - Google Patents
ディジタル端局装置におけるシングルチャネルコ−デックの監視方式Info
- Publication number
- JPS585544B2 JPS585544B2 JP13263478A JP13263478A JPS585544B2 JP S585544 B2 JPS585544 B2 JP S585544B2 JP 13263478 A JP13263478 A JP 13263478A JP 13263478 A JP13263478 A JP 13263478A JP S585544 B2 JPS585544 B2 JP S585544B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- single channel
- channel codec
- codec
- highway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明はシングルチャネルコーデックを用いたデイジタ
ル端局装置の監視方法に関する。
ル端局装置の監視方法に関する。
シングルチャネルコーデックは単一チャネル（例えば１
音声チャネル）毎にコーディング及びデコーデングをす
る装置をいう。
音声チャネル）毎にコーディング及びデコーデングをす
る装置をいう。
従来のコーデック監視方式を用いたデイジタル端局装置
におけるシングルチャネルコーデックの試験方法を第１
図、第２図及び第３図に示す。
におけるシングルチャネルコーデックの試験方法を第１
図、第２図及び第３図に示す。
これらの図において１はクロック入力端子、２１〜２ｎ
はアナログ入力端子、３１〜３ｎはアナログ出力端子、
４１〜４ｎはシングルチャネルコーデックの符号化部、
５１〜５ｎはその復号化部、６１〜６ｎは符号化部の出
力端子、７１〜７ｎは復号化部の入力端子、８は出ハイ
ウエイ、９は入ハイウエイ、１０はシングルチャネルコ
ーデック試験器の送信部、１１はその受信部を示す。
はアナログ入力端子、３１〜３ｎはアナログ出力端子、
４１〜４ｎはシングルチャネルコーデックの符号化部、
５１〜５ｎはその復号化部、６１〜６ｎは符号化部の出
力端子、７１〜７ｎは復号化部の入力端子、８は出ハイ
ウエイ、９は入ハイウエイ、１０はシングルチャネルコ
ーデック試験器の送信部、１１はその受信部を示す。
ここでは説明の便宜上シングルチャネルコーデックの符
号化部と俊号化部を分離した。
号化部と俊号化部を分離した。
第１図は出ハイウエイ８と入ハイウエイ９を図示のごと
く折返して試験する方法である。
く折返して試験する方法である。
この方法は全チャネルの運用断あるいはシステム切替を
伴うという欠点を有する。
伴うという欠点を有する。
第２図は符号化部の出力端子６ｋ（１≦ｋ≦ｎ）と復号
化部の入力端子７ｋ（１≦ｋ≦ｎ）を折返して試験する
方法である。
化部の入力端子７ｋ（１≦ｋ≦ｎ）を折返して試験する
方法である。
この方法の場合折返すための端子を２ｎ個装置の前面に
出す必要があり、配線量が増大するという欠点を有する
。
出す必要があり、配線量が増大するという欠点を有する
。
第３図は折返しを行なわず対向で試験する方法である。
この場合、１局所で試験できないという欠点を有する。
従って本発明は従来の技術の上記欠点を改善するもので
、その目的は装置内で被監視シングルチャネルコーデッ
クのみの監視ループを作成し、試験を可能とし運用サー
ビスの向上、保守の効率化、配線量の縮小を図ることに
ある。
、その目的は装置内で被監視シングルチャネルコーデッ
クのみの監視ループを作成し、試験を可能とし運用サー
ビスの向上、保守の効率化、配線量の縮小を図ることに
ある。
本発明の特徴は、各シングルチャネルコーデックに接続
する出ハイウエイと入ハイウエイを論理回路を介して結
合し、該論理回路に適当なタイミングパルスを印加する
ことにより、所望のチャネルの信号のみを多重化部で折
り返して試験を可能とすることにある。
する出ハイウエイと入ハイウエイを論理回路を介して結
合し、該論理回路に適当なタイミングパルスを印加する
ことにより、所望のチャネルの信号のみを多重化部で折
り返して試験を可能とすることにある。
以下図面により実施例を説明する。
第４図は本発明の実施例で、２４チャネルの時分割多重
化方式の場合について図示したものである。
化方式の場合について図示したものである。
１はクロツク入力端子、２１〜２２４はアナログ入力端
子、３１〜３２４はアナログ出力端子、４１〜４２４は
シングルチャネルコーデックの符号化部、５１〜５２４
はその復号化部、６１〜６２４は符号化部の出力端子、
７１〜７２４は復号化部の入力端子、８は出ハイウエイ
、９は入ハイウエイ、１０はシングルチャネルコーデッ
ク試験器の送信部、１１はその受信部、１２，１３，１
４はゲート、１５１〜１５２４，１６１〜１６２４はア
ナログスイッチ、１７は監視指定情報送出回路、１８は
デコーダー、１９はチャネルパルス送出回路、２０１〜
２４２４はアナログスイッチ制御線、２１１〜２１２４
はチャネルパルス送出線、２２は折返し用チャネルタイ
ムスロットのチャネルパルス送出線、２３１〜２３５は
監視指定情報送出線を示す。
子、３１〜３２４はアナログ出力端子、４１〜４２４は
シングルチャネルコーデックの符号化部、５１〜５２４
はその復号化部、６１〜６２４は符号化部の出力端子、
７１〜７２４は復号化部の入力端子、８は出ハイウエイ
、９は入ハイウエイ、１０はシングルチャネルコーデッ
ク試験器の送信部、１１はその受信部、１２，１３，１
４はゲート、１５１〜１５２４，１６１〜１６２４はア
ナログスイッチ、１７は監視指定情報送出回路、１８は
デコーダー、１９はチャネルパルス送出回路、２０１〜
２４２４はアナログスイッチ制御線、２１１〜２１２４
はチャネルパルス送出線、２２は折返し用チャネルタイ
ムスロットのチャネルパルス送出線、２３１〜２３５は
監視指定情報送出線を示す。
又図の点線の部分はシングルチャネルコーデックを２４
チャネル分示す。
チャネル分示す。
第４図から明らかなごとく、出ハイウエイ８の信号は線
２２の上の折返し用チャネルタイムスロットのチャネル
パルスに従って、アンド回路１３及びオア回路１２を介
して入力ハイウエイ９に折り返される。
２２の上の折返し用チャネルタイムスロットのチャネル
パルスに従って、アンド回路１３及びオア回路１２を介
して入力ハイウエイ９に折り返される。
各シングルチャネルコーデックに割当てられているチャ
ネルタイムスロットを固定し、折返しゲート回路で折返
されるチャネルタイムスロットを監視指定情報送出回路
で制御して折返す場合について動作を説明する。
ネルタイムスロットを固定し、折返しゲート回路で折返
されるチャネルタイムスロットを監視指定情報送出回路
で制御して折返す場合について動作を説明する。
但し、ｋ、ｍは１≦ｋ≦２４，１≦ｍ≦２４の任意の整
数である。
数である。
監視指定情報送出回路から折返し指定情報が送出されて
いない場合にはアナログ入力端子２ｋはアナログスイッ
チ１５ｋを介してシングルチャネルコーデックの符号化
部４ｋと接続されており、該シングルチャネルコーデッ
クはチャネルパルス送出回路１９のチャネルパルス送出
線２１ｋから常時ｋ番位相のチャネルパルスが与えられ
、符号化部出力端子６ｋにｋ番目のチャネルタイムスロ
ットにバースト的に符号化デイジットパルス列を出力し
、各チャネルの出力がワイヤードオアされて出ハイウエ
イ８に出力される。
いない場合にはアナログ入力端子２ｋはアナログスイッ
チ１５ｋを介してシングルチャネルコーデックの符号化
部４ｋと接続されており、該シングルチャネルコーデッ
クはチャネルパルス送出回路１９のチャネルパルス送出
線２１ｋから常時ｋ番位相のチャネルパルスが与えられ
、符号化部出力端子６ｋにｋ番目のチャネルタイムスロ
ットにバースト的に符号化デイジットパルス列を出力し
、各チャネルの出力がワイヤードオアされて出ハイウエ
イ８に出力される。
そのとき折返し用チャネルタイムスロットのチャネルパ
ルス送出線２２は“０″を保持しており、ゲート１３は
オフ、ゲート１４はオンとなっている。
ルス送出線２２は“０″を保持しており、ゲート１３は
オフ、ゲート１４はオンとなっている。
また、入ハイウエイ９上の信号はゲートｌ４，１２を通
過し、入ハイウエイ９のｋ番目のチャネルタイムスロッ
トのデイジットパルス列はチャネルパルス送出線２１ｋ
のチャネルパルスをもとにシングルチャネルコーデック
の復号化部５ｋで復号されアナログスイッチ１６ｋを通
過してアナログ出力端子３ｋに出力される。
過し、入ハイウエイ９のｋ番目のチャネルタイムスロッ
トのデイジットパルス列はチャネルパルス送出線２１ｋ
のチャネルパルスをもとにシングルチャネルコーデック
の復号化部５ｋで復号されアナログスイッチ１６ｋを通
過してアナログ出力端子３ｋに出力される。
次に無通話状態にあることが確認されたシングルチャネ
ルコーデックの符号化部４ｍと復号化部５ｍを折返し試
験する場合、監視指定情報送出回路１７はｍを指定する
情報を折返し指定情報制御線２３１〜２３５によりデコ
ーダ−１８とチャネルパルス送出回路１９に送出する。
ルコーデックの符号化部４ｍと復号化部５ｍを折返し試
験する場合、監視指定情報送出回路１７はｍを指定する
情報を折返し指定情報制御線２３１〜２３５によりデコ
ーダ−１８とチャネルパルス送出回路１９に送出する。
デコーダ−１８は監視情報送出回路１７からの情報をデ
コードし、アナログスイッチ制御線２０ｍによりアナロ
グスイッチ１５ｍ，１６ｍを駆動し、シングルチャネル
コーデックの符号化部４ｍとシングルチャネルコーデッ
ク試験器の送信部１０、その復号化部５ｍと受信部１１
をそれぞれ接続する。
コードし、アナログスイッチ制御線２０ｍによりアナロ
グスイッチ１５ｍ，１６ｍを駆動し、シングルチャネル
コーデックの符号化部４ｍとシングルチャネルコーデッ
ク試験器の送信部１０、その復号化部５ｍと受信部１１
をそれぞれ接続する。
またチャネルパルス送出回路１９は監視指定情報送出回
路１７からの情報により折返し用チャネルタイムスロッ
トのチャネルパルス送出線２２にチャネルパルス送出線
２１ｍと同一のｍ番位相のチャネルパルスを送出する。
路１７からの情報により折返し用チャネルタイムスロッ
トのチャネルパルス送出線２２にチャネルパルス送出線
２１ｍと同一のｍ番位相のチャネルパルスを送出する。
ゲート１２，１３，１４からなる折返しゲート回路は折
返し用チャネルタイムスロットのチャネルパルス送出線
２２が“１”の間、ゲート１３がオン、ゲート１４がオ
フとなり出ハイウエイ８のうちｍ番目のチャネルタイム
スロットのデイジットパルス列のみがゲート１３を通過
して折返され、一方入ハイウエイ９のうちｍ番目のチャ
ネルタイムスロットのデイジットパルス列のみがゲート
１４を通過できない。
返し用チャネルタイムスロットのチャネルパルス送出線
２２が“１”の間、ゲート１３がオン、ゲート１４がオ
フとなり出ハイウエイ８のうちｍ番目のチャネルタイム
スロットのデイジットパルス列のみがゲート１３を通過
して折返され、一方入ハイウエイ９のうちｍ番目のチャ
ネルタイムスロットのデイジットパルス列のみがゲート
１４を通過できない。
以上のような構造にしているため、正規の運用を損うこ
となく、指定した無通話状態にあるシングルチャネルコ
ーデックのみの監視ループを作成し試験することが可能
となる。
となく、指定した無通話状態にあるシングルチャネルコ
ーデックのみの監視ループを作成し試験することが可能
となる。
折り返し試験ループが構成された状態では、試験器送信
部１０の出力は、アナログスイッチ１５ｍを介してシン
グルチャネルコーデック４ｍに印加され、その出力はア
ンド回路１３、オア回路１４、シングルチャネルコーデ
ック５ｍ 回路１５ｍを介して受信部１１に印加される。
部１０の出力は、アナログスイッチ１５ｍを介してシン
グルチャネルコーデック４ｍに印加され、その出力はア
ンド回路１３、オア回路１４、シングルチャネルコーデ
ック５ｍ 回路１５ｍを介して受信部１１に印加される。
従って送信部１０と受信部１１の間でｍ番位相の試験を
することができる。
することができる。
試験中にｍ番のチャネルが通話状態となった場合には、
直ちにその試験を中止し、ゲート１３，１４を通常の状
態にもどす必要がある。
直ちにその試験を中止し、ゲート１３，１４を通常の状
態にもどす必要がある。
なお、以上の説明ではシングルチャネルコーデックに割
り当てられているチャネルタイムスロットを固定して折
返しゲート回路で折返されるチャネルタイムスロットを
制御する場合について述べたが、逆に折返しゲート回路
で折返されるチャネルタイムスロットを固定にし、シン
グルチャネルコーデックに割当てられているチャネルタ
イムスロットを制御することにより指定したシングルチ
ャネルコーデックのみの監視ループを作成し、試験する
ことも可能である。
り当てられているチャネルタイムスロットを固定して折
返しゲート回路で折返されるチャネルタイムスロットを
制御する場合について述べたが、逆に折返しゲート回路
で折返されるチャネルタイムスロットを固定にし、シン
グルチャネルコーデックに割当てられているチャネルタ
イムスロットを制御することにより指定したシングルチ
ャネルコーデックのみの監視ループを作成し、試験する
ことも可能である。
なお本監視方式では出ハイウエイと入ハイウエイ間でフ
レーム位相が一致している必要がある。
レーム位相が一致している必要がある。
以上説明したごとく、本発明によると、全シングルチャ
ネルコーデックの正規の運用を損うことなく、指定した
無通話状態にあるシングルチャネルコーデックのみの監
視ループを作成し、試験することが可能であり、運用サ
ービスの向上、保守の効率化、あるいは配線量の縮小等
の利点がある。
ネルコーデックの正規の運用を損うことなく、指定した
無通話状態にあるシングルチャネルコーデックのみの監
視ループを作成し、試験することが可能であり、運用サ
ービスの向上、保守の効率化、あるいは配線量の縮小等
の利点がある。
【図面の簡単な説明】
第１図、第２図および第３図は従来のシングルチャネル
コーデックの試験方法を示すブロックダイヤグラム、第
４図は本発明によるシングルチャネルコーデックの監視
方式を示すブロックダイヤダラムである。 １・・・・・・クロツク入力端子、２１〜２ｎ・・・・
・アナログ入力端子、３１〜３ｎ・・・・・・アナログ
出力端子、４１〜４ｎ・・・・・・シングルチャネルコ
ーデックの符号化部、５１〜５ｎ・・・・・・シングル
チャネルコーデックの復号化部、６１〜６ｎ・・・・・
・符号化部の出力端子、７１〜７ｎ・・・・・・復号化
部の入力端子、８・・・・・・出ハイウエイ、９・・・
・・・入ハイウエイ、１０・・・・・・シングルチャネ
ルコーデック試験器の送信部、１１・・・・・・シング
ルチャネルコーデック試験器の受信部、１２，１３，１
４・・・・・・ゲート、１５１〜１５２４，１６１〜１
６２４・・・・・・アナログスイッチ、１７・・・・・
・監視指定情報送出回路、１８・・・・・・デコーダー
、１９・・・・・・チャネルパルス送出回路、２０１〜
２０２４・・・・・・アナログスイッチ制御線、２１１
〜２１２４・・・・・・チャネルパルス送出線、２２・
・・・・・折返し用チャネルパルス送出線、２３１〜２
３５・・・・・・監視指定情報送出線。
コーデックの試験方法を示すブロックダイヤグラム、第
４図は本発明によるシングルチャネルコーデックの監視
方式を示すブロックダイヤダラムである。 １・・・・・・クロツク入力端子、２１〜２ｎ・・・・
・アナログ入力端子、３１〜３ｎ・・・・・・アナログ
出力端子、４１〜４ｎ・・・・・・シングルチャネルコ
ーデックの符号化部、５１〜５ｎ・・・・・・シングル
チャネルコーデックの復号化部、６１〜６ｎ・・・・・
・符号化部の出力端子、７１〜７ｎ・・・・・・復号化
部の入力端子、８・・・・・・出ハイウエイ、９・・・
・・・入ハイウエイ、１０・・・・・・シングルチャネ
ルコーデック試験器の送信部、１１・・・・・・シング
ルチャネルコーデック試験器の受信部、１２，１３，１
４・・・・・・ゲート、１５１〜１５２４，１６１〜１
６２４・・・・・・アナログスイッチ、１７・・・・・
・監視指定情報送出回路、１８・・・・・・デコーダー
、１９・・・・・・チャネルパルス送出回路、２０１〜
２０２４・・・・・・アナログスイッチ制御線、２１１
〜２１２４・・・・・・チャネルパルス送出線、２２・
・・・・・折返し用チャネルパルス送出線、２３１〜２
３５・・・・・・監視指定情報送出線。
Claims (1)
- １ シングルチャネルコーデックを用いたデイジタル端
局装置において、全シングルチャネルコーデックと接続
する出ハイウエイと入ハイウエイの間にゲート回路をも
うけ、監視指定情報送出回路から所望のチャネルのタイ
ムスロットに、前記ゲルの信号を折り返し試験すること
を特徴とする、シングルチャネルコーデックの監視方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13263478A JPS585544B2 (ja) | 1978-10-30 | 1978-10-30 | ディジタル端局装置におけるシングルチャネルコ−デックの監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13263478A JPS585544B2 (ja) | 1978-10-30 | 1978-10-30 | ディジタル端局装置におけるシングルチャネルコ−デックの監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5560360A JPS5560360A (en) | 1980-05-07 |
| JPS585544B2 true JPS585544B2 (ja) | 1983-01-31 |
Family
ID=15085906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13263478A Expired JPS585544B2 (ja) | 1978-10-30 | 1978-10-30 | ディジタル端局装置におけるシングルチャネルコ−デックの監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585544B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166837B1 (fr) * | 1984-06-29 | 1988-06-01 | International Business Machines Corporation | Dispositif de rebouclage pour un système de communication de données sur une liaison multiplex |
| JPS62254538A (ja) * | 1986-04-28 | 1987-11-06 | Nec Corp | 単一通話路符号化復号器の監視装置 |
-
1978
- 1978-10-30 JP JP13263478A patent/JPS585544B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5560360A (en) | 1980-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1162667A (en) | Bandwidth reduction method and structure for combining voice and data in a pcm channel | |
| US4516241A (en) | Bit compression coding with embedded signaling | |
| BR9906321A (pt) | Aparelhos e processos de compressão e expansão de dados, transmissor para transmitir e receptor para receber sinais de informação digitais e portadora de gravação | |
| JP2855625B2 (ja) | 画像と音声の伝送システム | |
| JPS5810038B2 (ja) | 通信交換方式 | |
| US4551830A (en) | Apparatus for providing loopback of signals where the signals being looped back have an overhead data format which is incompatible with a high speed intermediate carrier overhead format | |
| JPS585544B2 (ja) | ディジタル端局装置におけるシングルチャネルコ−デックの監視方式 | |
| US3842401A (en) | Ternary code error detector for a time-division multiplex, pulse-code modulation system | |
| JPS63178644A (ja) | デイジタル電話装置 | |
| JPS60216645A (ja) | 時分割多重システム | |
| JPS582495B2 (ja) | 時分割集線多重化装置におけるシングルチヤネルコ−デツクの監視方式 | |
| JPS63232589A (ja) | 音声・画像の伝送フレ−ム内の帯域可変方式 | |
| JPS5834063B2 (ja) | デイジタル通信装置の監視方式 | |
| JP2776612B2 (ja) | 音声符号化復号化装置ディジタルノリンク中継交換方式 | |
| JP2641916B2 (ja) | 音声帯域圧縮の為の制御装置 | |
| JPH0431457B2 (ja) | ||
| JPS63141423A (ja) | 符号化復号化装置 | |
| JPH11177437A (ja) | Ａｄｐｃｍ符号化装置 | |
| JP2550690B2 (ja) | 音声パケット転送方法 | |
| JP2890563B2 (ja) | Ｐｃｍ音声符号化方法および装置 | |
| JPH05284238A (ja) | ディジタル信号の伝送処理装置 | |
| JPS63268324A (ja) | 通話路遠隔折返し制御方式 | |
| JPH0126597B2 (ja) | ||
| JPH0352396A (ja) | 通話路試験方式 | |
| JP2000032552A (ja) | 有線通信端末を用いた移動体通信システム |