JPS5876927A - バスシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は少なくとも１本の共通パス金倉して接続された
複数のユニット間で効率良くデータ転送１行い得るパス
システムに関する。

電子計算機におけるメモリパスやＩｌｏ　バス、あるい
は複数のＣＰＵ１含むマイクロプロセッサ間を結合する
パス等、複数のユニット間で上記パスを用い几データ転
送を行うシステムが多く開発されている０このシステム
では、ランダムに発生するユニット間のデータ転送を効
率良く行うことがＩ！〜求される。

さて、この種のシステムでは、一般にデータ転送ｔｌ！
求する要求ユニットにパスの使用権を与え、同要求ユニ
ットが指定する応答ユニットとの間でパスを介したデー
タ転送が行われる。

このデータ転送は、要求ユニットが応答ユニットへデー
タを送り出す場合と、逆に応答ユニットが送り出し次デ
ータ會要求ユニットが受＜ａ　−ｒる場合とがある。こ
の↓うないずれのデータ転送モードにしろ、従来システ
ムでは、データ転送ｔ−要求する要求ユニットに対して
パスの使用権を設定した上でデータ転送を実行している
（、ところが要求ユニットがパスの使用ｔ−’！求した
とき、上記パスが直ちに使用可能な状態にあるとは限ら
ない。例えば同時に複数のユニットからパスの使用が要
求された場合や、既にパスの使用を待っている他の要求
ユニットが存在するとか、パスが他のユニット間のデー
タ転送に供されている場合等がある。この場合、要求ユ
ニットはパスの使用権が与えら■るまでデータ転送を保
留することが必要となる。ｔた要求ユニットに対して直
ちにパスの使用権が与えられ友としても、上記要求ユニ
ットが指定する応答ユニットが、常に応答可能な空き状
Ｍ　（Ｒｅａｄ）’状ＩＩりにあるとは限らず、上記デ
ータ転送に応じられない状態（Ｂｕｓｙ　状態）の場合
も存在する。そこで４来システムでは、上記要求ユニッ
トのパス使用権を確保し友まま待機させ、応答ユニット
がＲｅａｄＦ状態になつ九ときに直ちにデータ転送を実
行させる↓うにしている。然しこのような場合、上記要
求ユニットとその応答ユニットの間のデータ転送を短時
間で実現できるが、上記応答ユニットのＲｅａｄｙ状態
待ち時間における他の要求ユニットに対するパスの使用
を認めないことになる。この結果、他の要求ユニットと
Ｒｅ、ａｄ　ｙ状態にある他の応答ユニットとの間のデ
ータ転送を待たせることになる０この為、バスシステム
におけるパスの利用効率が悪くなり、特にパスの使用要
求頻度が高いとき、データ転送効率の大幅な低下を招く
０ これに対して応答ユニットがＢｕｓｙ　状態のとき、そ
の要求ユニットに対して与えたパスの使用権を一旦取消
して上記使用権を他の要求ユニットに渡し１．再度改め
て上記要求ユニットにバス使用権を与えてその応答ユニ
ットの Ｂｕｓｙ／Ｒ＠ａｄｙ　状態を判定してからデータ転送
を行わせるものがある。これによれば応答ユニットがＢ
ｕｓｙ　状態にあるとき、他のユニット間でデータ転送
を行わせることができるので、パスの利用効率を高める
ことが可能となる。然し乍ら、この１うなパス使用権の
割当てｔ行うと、データ転送不成立となった要求ユニッ
トに対して再びパスの使用権が与えられたとき、一旦Ｂ
ｕｓｙ　状態からＲｅ＆ｄＦ状態となつ友応答ユニット
が再びＢｕｓｙ　状態となっていることも有り得る。こ
の結果、両ユニット間のデータ転送が完了する迄に多く
の時間上着すことに・なり、やはりパスの使用要求頻度
の高いシステムでは無効なパスの再使用が増加して総合
的にパスの使用効率、データの転送効率が低下すると云
う欠点を有している。

本発明はこのような事情を考慮してなされたモノで、そ
の目的とするところは、パスの使用効率の低下を招くこ
となしに要求ユニットと応答ユニットとの間のデータ転
送を効率良く実行することのできる実用性の高いパスシ
ステムを提供することにある。

本発明の概要は、パスに接続された複数のユニットのう
ち、パスの使用ｔ−要求する要求ユニットが指定する応
答ユニットの空き状態、つまり応答ユニットのＲ＠ａｄ
ｙ　／　Ｂｕｓｙ　状態を観察し、該応答ユニ（ットが
Ｒ＠ａｄＦ状態のときそれｔ指定した要求ユニットにパ
スの使用権を与えると共に上記応答ユニットがＢｕｓｙ
　状態のとき、その応答ユニットと要求ユニットとの関
係を不成立転送情報としてメモリに記憶し、上記観察に
１って応答ユニットのＢｕｓｙ　からＲ＠＆ｄＦ状態へ
の変化を検出したとき上記メモリに記憶された不成立転
送情報に従ってその応答ユニット【指定した要求ユニッ
トにパスの使用権を与えると共にその不成立転送情報を
消去してデータ転送を行わしめることに１って、上述し
皮目的を効果的に達成し夷ものである。

以下、図面を参照して本発明の一実施例につき説明する
。

第１図は実施例に係るバスシステムの概略構成図で、１
＠、Ｉｂ−１ｎは各々所定のデータ廻理機能を有するプ
ロセッサユニット、２はこれらのプロセッサユニット７
Ｂ、Ｊｂ−Ｊｎ間ｔ＠互に接続するパス、３はこのパス
２に接続され次パスコントローラｔ−示している。プロ
セッサユニットＪａ、Ｊｂ〜１ｎは、パスコントローラ
３によって管理されたパス２を介して相、互にデータ転
送を行うもので、例えばホスト計算機やデータ処理端末
等からなる０尚、ここでは各プロセッサユニット１＠’
、Ｉｂ、〜１１１はデータの送受信可能なものであると
して説明するが、データ送信専用のものやデータ受信専
用えば３２ビット幅のデータバス２ａや４ビツト幅のア
ドレスバス２ｂ、２ｃや各種制御線２ｄ等に１って構成
される。そして、ここでは上記４ビツト幅のアドレスバ
スｚｂ、２ｃｔ−介してデータ転送される４ビツトのア
ドレスデータにより、１６個のプロセッサユニット１＆
、１ｂ〜１ｎが指定される↓うに構成されている。上記
データバス２ａおＬびアドレスバス２ｂ。

２Ｃのビット幅はシステム仕様に応じて変え得ることは
勿論のことである。

さて、パスコントローラ３は、パス２のＲ＠ａｄｙ　７
’　Ｂｕｓｙ　　信号線（ＢＯＯ〜８１５）ｆ介して各
プロセッサユニットＩｈ、ｌｂ〜１ｎのＲ＠ａｄ７状態
あるいはＢｕｓｙ　状Ｍｔ−各別に且つ同時に観察して
いる。そしてパスコントローラ３は、各プロセッサユニ
ットＩ　Ｊｌ　、　１　ｂ％Ｉ　ｎに対してＲ＠ｑｕ＠
ｓｔ！１ｃ各別に介して指令を与えると共に、各プロセ
ッサユニットＩＢ、Ｉｂ〜１ｎに共通に接続され２ＢＥ
ＮＤ線やＲＥＣＢＩＶＥ線を介してそれぞれ指令を与え
るように構成されている。尚、一般的にはパス２の各信
号線はそのイニシャライズに１って単方向信号線はＯに
セット、双方向信号線はハイインピーダンス（不定１ｋ
）にセットするようにすることが好ましい。これらの信
号線を介したデータ転送については以下に詳述するが、
基本的には次の１うＫして行われる。

即ち、各プロセッサユニット１ａ、Ｉｂ〜１ｎはデータ
転送の要求が生じたとき、そのコント−−ラのＲ＠ｑｕ
＠ｓｔ傷号會１１”にセットしてパスコントローラ３に
その要求を知らせる。

パスコントローラ３は、この信号からデータ転送費求會
知り、所定の規則に従って任意のプロセッサユニットを
選択し、そのプロセッサユニットを示すアドレスデータ
′ｇｒｌｌ！求者番号線（アドレスバス）２ｂに送り出
すと共に、５ＥＮＤ線會　１　にセットする。各プロセ
ッサユニットＪａｓＪｂ〜１ｎでは上記アドレスバス２
ｂ−ヒのアドレスデータ會それぞれ取込み、自己に割当
てられたアドレスである力・否かｔチェックし、アドレ
スデータの一致を検出したとき上記５ＥＮＤ線に“１”
がセットされている期間に応答ユニット１Ｌ推定する応
答者番号ｔアドレスバス２Ｃに出力する。このときパス
コントローラ３では、アドレスバス２ｃ上に示されるア
ドレスデータが指定する応答ユニット、即ちプロセッサ
ユニットの空き状態（Ｒｅａｄｙ状態）をＲｅａｄｙ　
／　Ｂｕｓｈｙ　信号線上のデータから調べ、上記デー
タが°１　’　（Ｒｅａｄｙ状ＩＩ）であるとき、ＲＥ
ＣＢＩＶＥ　線にデータ＠ｌ’に送出する０こ（ＤＲＥ
ＣＥＩＶＥ　線のデーター１″’ｌ検出して、前記応答
ユニットを指定するアドレスデータの１自己アドレスと
の一致を検出したプロセッサユニットでは、上記ＲｇＣ
ＥＩＶＥ　線のデータが１１”になると同時にデータバ
ス２ａ上の、要求ユニットより送出されたデータを受け
とるＯ尚、応答ユニットから要求ユニットパ・データを
転送する場合も、同様な制御によって応答ユニットを指
定した上で実行すれば↓い。ｔた上記応答ユニットの観
察においてＲｅａｄｙ　／　Ｂｕｓｙ　ｒＨ号線が＠０
“であり、そのＢｕｓｙ　状態が検出された場合には、
ＲＥ（ＩＩＶＥ信号線に“１″を送出する代りに、その
ときの転送要求関係を、つまり要求子ニットと応答ユニ
ットとの関係を示す不成立転送情報ｔパスコントローラ
３に設ゆられ九メモリに記憶する。このメモリに記憶さ
れた不成立転送情報は、パスコントローラ３が各プロセ
ッサユニットＩ＆、Ｉｂ〜１ｎの状態を観察し、骸当ユ
ニットがＢｕ＠ｙ　状態からＲ＊ａｄＦ状態に変化した
ときに利用されるＯ即ち、後述する１うに、Ｂｕｓｙ　
状態からＲｅａｄｙ状−に変ったプロセッサユニットを
検出したとき、そのプロセッサユニットを応答ユニット
として指定し、且つデータ転送が不成立となった要求ユ
ニットの存在を前記不成立転送情報から得て、＃轟する
要求ユニットに対してパスの使用権を設定する為に用い
られる。これによって、先にデータ転送が不成立となっ
た要求ユニットとその応答ユニットに対してパス２の使
用権が与えられて、そのユニット間のデータ転送が行わ
れることになる。そして、このデータ転送が行われるユ
ニット間の関係上水す上記不成立転送情報を前記メモリ
から消去する。

このようにしてパス２の使用を要求する要求ユニットに
対して応答ユニットのＲｅ　＠　ｄ　ｙ／Ｂ　ｕ　ｓｙ
状態に応じて上記パス２の使用権を与えてデータ転送を
行わせる本パスシステムによれば、パス２を無駄に専有
することなく、その有効利用上図って効率の高いデータ
転送が可能となる。

つまり、要求ユニットが指定する応答ユニットのＲ＠＠
ｄｙ状態を観察した上で上記応答ユニットに対してパス
２の使用権を設定するので、システム総合的にデータ転
送効率の向上を図って前述した目的を達成できる。

次に上記パスシステム會構築する各プロセッサユニット
１＊、Ｉｂ〜１ｎのパイインターフェースとパスコント
ローラ３の一構、成例ニつき説明する０ 第２図はプロセッサユニットの概略構成を示す図で、ホ
スト計算機等からなる処理部１１と、この処理部１１か
ら他のプロセッサへパス２′に介してデータ會送信する
為の送信部１２、そして他のプロセッサから転送された
データを受は取り、これ金、前記処理部１１に与える受
信部１３とにより構成される。

送信部１２は、処理部１１からの送信データ會送信レジ
スタ１２ｍに一時格納し、同送信データｔトライステー
ト瀧の出力バッファゲート１１ｔｈｋ介してデータバス
２１に送出する如く構成されている。また送信部１２は
、処理部１１がデータ転送音要求する他のプロセッサユ
ニットｔ−ｍ定する応答者番号（アドレスデータ）を応
答者番号レジスタ１２’ｃにセットし九のち、これｔト
ライステート畿の出力バッファゲート１２ａ’ｊｆ介し
てアドレスバス２Ｃに送出する如く構成されている０こ
れらのレジスタ１２ａ。

１２ｃは、処理部１１が発する送信モード信号【受けて
、上記各データｔ′それぞれセットするものであり、ｔ
たこの送信モー　ド信号はりクエストフリツプフロツプ
（ＦＦ）１２ｅに与えられ、同ＦＦ１２＊ｆセツトして
いる０このＦＦ１２ｅのセットにより、その出力信号（
１１”レベル）は、処理ｓ１１に１リモニタされると共
に、出力バッファ１２ｆｔ介してリクエスト信号として
、的記Ｒｅｑｕｅ’ｍｔ信号線に送出され、パスコント
ローラ３に与えられる↓うになっている。ｔｘパスコン
トローラ３からアドレスバスｆｆｄｔ−介して与えられ
る要求者番号（アドレスデータ）は要求者番号デコニダ
１２ｇ’ｉｆ、介して入力される０このデコーダ１２ｇ
によって得られる自己に割当てられたアドレスデータの
受信出力、つまり特定されたデコード出力ｒｃ１す、要
求ユニットが選択指定される。そして入カッ（ソファ１
２ｂｉｆ介して入力される前記バスコントローラ３から
の８ＥＮＤ　信号を得て、アンド回路２３１は前記デコ
ード出力上ゲート信号として前記出力パツファゲート１
２ｂ、１２ａに与えており、このゲート信号が与えられ
ている期間、前記レジスタ１２＆、１２ｃに格納された
データがそれぞれ送出される。ｉ友前記Ｆｆ１２・は上
記デコーダ出力と後述するＲＥＣＥＩＶＩ信号とのアン
ド回路１２’Ｈｆ介した論理出力により、リセットされ
るようになっている。

一方、受信１部１３は、レディプリップフロップ（ＦＦ
）１３．″４ｔ１処理部１１０Ｒｅ＠ｄ　　状態に応じ
てリセットするように、なっており、このＦＦＪ　Ｊａ
の出力は、ＲｅａｄＦ状態ｔしゝル“１”として出力バ
ッファ１３ｂｆ介して Ｒｅａｄｙ　／　Ｂｕｓｙ　信号線に送出されている。

これに↓す、パスコントローラ３は、そのプロ輿ツナユ
ニットの空き状態、つまり応答可能な状態にあるか否か
を観察している０尚、このＦＦＩＪａのセット／リセッ
ト状態は、処理部Ｉノにおいてモニタしている。ｔた受
信部１３では、前記アドレスバス２ｃＫ接続され次応答
者番号レジスタ１３ｅにふり、上記アドレスバス２Ｃ會
介して与えられる他のユニットが指定する応答ユニット
のアドレスゲータをデコードし、その一致會検崩してい
る０そして、このデコーダ介して得られるＲＥＣＥＩＶ
Ｅ　信号および前記レディＦＦＪＪａの出力とアンド回
路１３＠にで論理処理され、これらが一致し九とき、つ
まりレディ状態にあり、且つ応答ユニットとして指定さ
れてＲＥ（ＩＩＶＥ　信号が与えられたとき、１１”レ
ベルの信号音出力するようになっている。このアンド回
路１３ｅの出力に１って、データバス２ａＫ！ｌ続され
た受信レジスタ１３１が駆動され、データバス２ａ上の
転送データが取込まれる。同時に上記アンド回路１３・
の出力に１って前記レディＦＦＪｊａは１″０＃にセッ
トされ、受信部１３が、つまりプロセッサユニットがＢ
ｕａｙ　状態であることが、パスコントローラ３に知ら
しめられる０そして、受信レジスタ１３１に格納された
転送データが処理部１１に取込まれたとき、処理部１１
の制御によｉ１ って前記レディＦＦ１３＆が再びセットされるＯこれに
よって受信レジスタｉｓｔの転送データの受は入れ待機
モードが設定される０ 即ち、プロセッサの送信部１２お↓び受信部１３は処理
部１１とパス２とのインターフェースとして、データ転
送の要求があるときにはリクエストＦＦＪ！ｅｌ（セッ
トし、またデータ受は入れ可能な、ときにはレディｙｙ
ｚ３ａｔ−セツ）Ｌ”ｔ”％（−の状ｍ’ｔバスコント
ローラ３に与えている。そして、アドレスデータに１っ
て示されるユニット指定に応じて、ＢＩＮＤ信号。

ＲｔＣＩＩＶＩ　信号に１リタイミング制御されてデー
タの送信および受信を実行する工うになっている。従っ
て、プロセッサユニットでは１．データ転送の要求をリ
クエスト信号として出力し、これ管受けてパスコントロ
ーラ３が出力する要求者番号（アドレスデータ）にエリ
、自己にノ竜スｉｏ＠用権が与えられ次か否か會判定し
１デコ一ダＪｊｇの出力に１ってパス２の使用権が与え
られたとき、５ＥＮＤ信号によって示される身イ叱ング
Ｋｍつてレジスタ１２ｍ、１２ｃに格納したデータを送
信する。まま受信部１３でハ、レディＦＦＪ３ａの出力
に１ってレディ状態にあることをパスコントローラ３に
示し、このとき応答ユニットとして指定されたことをデ
コーダ１３ｃの出力により知って、レシーブ信号に↓リ
タイミング制御されて転送データ音レジスタ１３１に取
込むことになる。これに１ってデータの送信と受信がそ
れぞれ適確に行われるふうになっているＱ 一方、上述したインターフェースを備えた各プロセッサ
ユニット１ｇ、Ｉｂ〜１ｎの状ｍｔ−監視し、パス２の
使用を管理するパスコントローラ３は、例えば第３図に
示すふうに構成されル。即ち、パスコンドロー２３は概
略的には、リクエスト選択部２１、レディ選択部２２、
不成立転送情報記憶部２３、そ°して制御ｐシラク部２
４からなる４つのブロックにＬり構成されている０上記
制御ｐシック部２４は例えば所定の制御プルグラムに従
って制御動作するＣＰＵ勢−為らなり、リクエスト選択
部２ｊ勢の他のプ關ツクから制御情報を得て、これらの
他のプリップの作動上制御すると共に、前述した８１Ｎ
Ｄ債もやＲ）ＣＥＩＶＩ　信号上発生して各プロセッサ
ユニットＪＩ１．Ｊｂ〜１ｍにそれぞれ与えている。

９　／　ｚ　ｘ　）　選択１１ｓ　Ｊ　１　ハ、パスコ
ントローラＪＫ４えられ・友各プｐセッ夛ユニットＪｍ
。

１ｂ〜ＩＩｋからの要求に対してパス２の使用権【与え
たものｔ除外するべく、その情報音記憶したアドレッサ
ブルラッチＪＪｍと、このアドレッサブルラッチ２１ａ
に記憶された情報と各プロセッサユニット１＆、１ｂ〜
１ｍからのデータ転送要求、つまりリクエスト信号とを
論理処理するアンド回路２１ｂｆ備えている。このアン
ド回路２１ｂにて各プロセッサユニット１＠、Ｉｂ〜１
ｎからのデータ転送要求と、アドレッサブルラッチｊＪ
ｍに記憶された不成立転送の情報とが論理処理され、上
記要求の受入れ可能なものが選択されている０ラウンド
四ビン（ＲＲ）選択回路２１ｃは、上記アンド回路Ｊ　
Ｊ　ｂｉｌ（て選択され九要求Ｏうちの１つｔ１ラウン
トロピン方式で選択するもので、その選択圧）はエンコ
ーダ２１ｄｆ介して抽出される工うになっている。これ
ＫＡす、要求に応じて選択されたプロセッサユニットの
アドレスデータが、その出力Ｃに得られることになる。

また、このエンコーダ２１ｄの出力Ｅは、上記選択され
り要求が存在するとき“０”なる信号を出力し、該当す
る要求が存在しないときに”１”なる信号音出力してお
り、この検出情報は前記制御ロジック部２４に与えら４
ている。そして、このエンコーダｊＪｄに↓る選択アド
レス情報は、ツツｆ２１６に保樗され、次の要求選択の
参照情報としてＲｉ１選択回路２１ｃＫ帰還されるＯ しかして、このリクエスト選択部２１にて選択された要
求に該当する前記プロセッサユニットに対応したアドレ
スデータは、セレクタ２５を介したのちラッテ２６に２
ツテされて、アドレスバス２Ｃに送出される０これに↓
つてプロセッサ５−４ットＩｈ、ｌｂ〜１ｎのうちの１
つが選択され、パス２の使用権が与えｅれるＯまたこの
アドレスバス２ｃに送出きれるデータは、リクエスト選
択部２１に帰還され、そのアドレッサブルラッチＪＪａ
に与えられる。これによって、アドレッサブルラッチＩ
ｌｈに記憶された不成立転送情報の＃轟アドレスデータ
がリセットされる。

要約すれば、アドレッサブルラッチ２１ａの各プロセッ
サユニットＩｔ、ｌｂ〜１ｎにそれぞれ対応したアドレ
スには、常時は″ｌ”なるデータがセットされ、その対
応したプロセッサユニット１＆、１ｂ〜１ｎがＢｕｓｙ
状態のとき＠″Ｏ”なるデータがセットされるようにな
っている。そして、プロセッサユニット１ｇ、Ｉｂ〜１
ｍからデータ転送ＶＩＥ求するデータ′″１”なるリク
エスト信号が与えられたとき、アンド回路ｎ１ｂＫてｌ
１ｅａｄｙ状態にあるプロセッサユニットからの上記リ
クエスト信号だけが選択される。この選択された要求信
号の中から、唯１つの要求信号がＲＲ選選択路ＪＪｅに
て選択され、エンコーダＪ　Ｊ　ｄｌｃてその要求信号
１発したプロ・セラ夛ユニットを示すアドレスデータ（
ユニット指定信号）が生成される。そして、このアドレ
スデータがパス２に出力され、これＫぷりプロセッサユ
ニットが選択指定されてパス２の使用権が与えられるこ
とになる０尚、アドレッサブルラッチＪＪａのデータセ
ットは、前記レゾ−選択部２２の観察結果、つまり検出
出力に従って、制御ロジック部２４の制御に↓り行われ
る。

ｔ＊前記レしィ選選択２２は上記リクエスト選択部２１
と同様にアドレッサブルラッチ２２ａ。

アンド回路ＪＪｂ％ＲＲ選択回路２２ｃ１エンコーダ２
２櫨そしてラッチ１１ａＫ↓り構成されるが、前記リク
エスト選択部２１が各プ諺セ”９ｆエニットＩｌｈ、Ｉ
ｌｂ〜ｌ１ｒｒからのリクエスト信号を入力していたの
に対し、各プロセッサユニット１１１に、ｌｌｂ〜Ｉ１
ｍかラノＲ＠１ｄｙ　／　Ｂｕｓｌ　信号を入力してい
る点でその構成を異にしている。尚、前述したように翼
・ｌｄｙ　／　Ｂｕｓｙ　信号は、プロセッサユニット
が翼・ａｄｙ状１１にあるとき、データ＠１”なるＲ＠
ａｄｙ信号となるものである０しかしてアドレッサブル
ラッチ２２ａは、応答ユニットとして指定されたにも拘
らず、９ｍａｙ状態にあったり、あるいはデータ転送の
選択から漏れる等して不成立転送となったユニットに対
し、各プロセッサユニット１＠、１ｂ〜１ｎに対応する
アトレイシータ＠ｌ”ｔセットしてその情報を記憶する
ものである。そしてこれらの各アドレスにセットされた
情報（データ＠″１′）は、アンド回路！１１）にてデ
ータ＠″ｌ′となっている各プーセツ４Ｆエニット１　
ｍ　、　１　ｂ〜１　ａｔＪｈらのＴｏａｄｙ信号と論
理処理される。これに１って、応答ユニットとして指定
されたものの中から、応答可能状態にあるプ何セツチェ
ニットが選択されている０そして、このアンド回路ＪＪ
ｌ＋にて選択されたプロセッサユニットのうちの唯１つ
がＲＲ選択回路１１ｅに１ってラクンロビン方式により
選択され、エンコーダ１１４ｔ−介してそのアドレスデ
ータが求められている。またこのットが見出されたとき
、その出力ＥＫ”ｌ’なるデータ管出力し、また上記＃
轟するプロセッサユニットが存在しないとき、″Ｏ”な
るデータを出力している。この出力が前記制御ａシラク
部２４に与えられて、バスコントＯ−？　Ｓの作動制御
に供せられている。またエンコーダｊｊｄＫ！る選択ユ
ニットのアドレスデータは、セレクタｓｒ（介して次に
説明する不成立転送情報記憶−２３に与えられる。

尚、このようなレディ選択部２２に入力される前記各プ
ａセツ夛エニット１ｍ、Ｉｂ〜１ｎからのレディ信号は
、他方においてセレクタ２８に入力されているＯｌたア
ドレッサブルラッチ２２畠にセットされた情報はセレク
タ２９に入力される０そして、これらのセレクタ２＃。

２＃に１って選択された情報は、制御情報としルー て前記制御ｐシック部ＪｕＫそれぞれ４えられるＯ １た前記エンコーダ１２４の出力は２ツデ１２＊ｆＣ格
納され、最近選択データとして、ＲＲ選択回路１２＊（
Ｄ選択制御に利用される０１また、前記アドレッサブル
ラッチ２２ａのアドレスにセットされた不成立転送の情
報データ“ｌ”は、前、記セレクタ２１を介して得られ
る応答：Ｌ品ットＯアドレスデータにエリデータ１０”
にリセットされる０つまり、データ転送の相手ユニット
として選択されたユニットに対する不成立転送情報は、
その選択と共にアドレッサブルラッチ２２ａから消去さ
れる０こ０１うなレディ選択部ｘｘｙｃエリ、データ転
送が不成立となった応答エニツＦのうち、ｌ・ａｄｙ状
態となり九ブｐセツナエニットが択一的に選択される。

さて、不成立転送情報記憶部２Ｊは、残されている不成
立転送情１１Ａを、つｉリバス２の使用権が与えられな
かった要求ユニットとこのｌＩ求ユニットが指定した応
答ユニットとの関係會膠に記憶し、その古いもＯからｌ
Ｉに読出すべく構成され【いる。即ち、例えＦ１４ビッ
トｉ６ワーＹからなる３つのレジスタファイル２３１゜
２３ｂ、２３ｃｔ−備えている０レジスタフアイル２３
ａは、応答ユニットのアドレス番号をそのアドレスとし
てその応答ユニットに対する不成立転送の最も古い要求
ユニットのアドレス番号を登録するもので、ここではＨ
レジスタとして示される０またレジスタファイルＪ３ｂ
は上記Ｈレジスタと同様な構成を有するものであるが、
各応答３−ニットに対応したアドレスに最新の、要求ユ
ニットのアドレス番号を登録するように構成され、ここ
ではＴレジスタとして示される０そしてレジスタファイ
ル２３Ｃは要求ユニットのアドレス番号をそのアドレス
として、同じ応答ユニットに対する不成立転送の情報ｔ
。

その古いものから順にチェイン接続して記憶□している
ｏしかして、そのメモリ構成は、例えば第４ＷＡＫ示す
ように、記憶情報が相互に一連したものとなっている０ この第４図に示される情報構造につき簡単に説明すると
、次表に示されるデータ転送の要求形態を示している。

即ち、ε“の翫は、階２なるプロセッサユニツ）ｔＥＩ
答ユニットとして指定した要求ユニットがｔｋｌ　、　
６　、７なるプロセッサユニットであり、つていること
を示している。またＮｈｌＯなるプロセッサユニットを
応答ユニットとして指定したプロセッサユニットは、ｔ
ｋ４の１′つだけであることを示し、同様にｔｌｋｌ１
４なるプロセッサユニットを指定したものは、Ｎａ３．
１２．１５であり、その順序は？’＆Ｌ９．１２．１５
となっていることを示している。しかしてこの場合、第
４図に示されるふうに、リクエスト選択部２ノのアドレ
ッサブルラッチ２１ａには、要求ユニットのアドレスに
対応してアドレスｔｌｋＬ１．４．５．７，９゜１２　
ｊ１５にそれぞれデータ１０”がセットされ、他のアド
レスぬには１１＃なるデータがセットされる。ｔｘレデ
ィ選選択２２のアドレッサブルラッチｊＪａには、応答
ユニットのアドレスに対応して、そのアドレスｔｍ２，
１０．１４にそれぞれデータ１１”がセットされる。そ
して、Ｈレジスタ（レジスタファイル２３ａ）には、そ
のアドレスｍ２に最古の要求ユニットを示すアドレスデ
ータ［Ｊが書込まれ一′−アドレスｍｌ　ＯＫはアドレ
スデータ「４」、アドレスＮｎ１４にはアドレスデータ
「１５」がそれぞれ書込まれる。同様にしてＴレジスタ
（レジスタファイルｊＪｂ）Ｋは、応答ユニットに対応
する各アドレスに１、最近の要求ユニットを示すアドレ
スデータがそれぞれ格納される。つまりアドレス−２に
は、アドレスデータ「５」が、ｔｆｃアドレス隘１０に
はアドレスデータ「４」が、そしてアドレスｔｋ１４に
はアドレスデータ「９」がそれぞれ格納される０そして
、Ｃレジスタ（レジスタファイルｊＪｃ）Ｋは、その資
求顯位を示すチェインに↓つて結合状態を示すアドレス
データが格納される０この場合、Ｈレジスタのアドレス
データｒ　Ｉ　ＪＫ！って要求ユニット番号「１」が指
定され、その該尚アドレスに格納されたデータ「７」に
１って次の順位にある要求ユニット番号「７」が指定さ
れる０そしてその誼当アドレスに格納されたデータ「５
」にふって更に次の順位にある要求ユニット番号［５］
が指定される０弛のチェインｔこついても同様である。

しかしてこのふうにしてレジスタファイル２３ｇ、２３
ｂ、２３ｅにデータを格納丁ゐ記憶部２３は、前記リク
エスト選択部２１が出力するアドレスデータ全レジスタ
ファイルｊＪａｅ２３ｂに与えると共に、セレクタ２３
ｄＹｔ介してレジスタファイルｊ３ａに与える。このセ
レクタ２３４は、上記アドレスデータマタは、前記レジ
スタファイル２３ｅＬり読出されたアドレスデータを選
択してレジスタファイルＪＪａに与えるものである。ま
たレジスタファイル：！３＊、２３ｂに記憶されたデー
タは、前記セレクタ２１會介し、て得られる応答ユニッ
トのアドレスデータに１す、その咳当するものがリセッ
トされるようになっている。そして、レジスタファイル
２３ａ１り読出された、古い要求ユニットアドレスデー
タは□、前記セレクタ２５を介して出力され、またセレ
クタ２３・【介してレジスタファイル２３ｅのリセット
情報として与えられているｏｔ７ｔレジスタファイル２
３ｂのＢ！ガは、ラッｆ；１３１″を介してラッチされ
たのち、上記セレクタ２３・を介してレジスタファイル
１３ｃに、データリセット情報として与えられる。これ
に・↓す、不成立転送として登録された゛情報は１．そ
の該当ユニット間のデータ転送が実現する都度、消去さ
れる工うになっている。

ｔた一致回路′２３ｇは、レジスタファイル２３＆。

２３ｂから読出されたアドレスデータの一致を判定し、
チェイン結合された他Ｏ１！求ユニットの存在の有無音
調べるものである０そして、この情報は前記制御ロジッ
ク部２４に与えられる。

尚、各レジスタファイルＪ　ｊ　ｌ　ｅ　Ｊ　Ｊ　ｂ　
ａ　Ｊ　Ｊ　ｅのデータ書込みと、その読出しは制御ロ
ジック部２４の制御のもとで行われることは云うまでも
ない。

そして、各プロセッサユニット１＠、Ｉｂ〜１酋から与
えられる要求ユニットが指定する応答ユニットのアドレ
スデータは、前記セレクタｚｍ、ｚ＃の制御に用いられ
ると共に、セレクタ２ｒｔ−介してアドレスゲータとし
て販込まれかくして、このように構成された記憶部２３
によれば、データ転送不成立となった要求ユニットと応
答ユニットとの関係が、その古いものから願に記憶され
、その中でデータ転送可能となったものから順に読出さ
れてバス２０使用権設定に利用される。そして、データ
転送が行われ几不成立転送情報から順に、その情報消去
が行われることになる。

次に第３図に示す構成のパスコントローラ３の１作【そ
の動作モード毎に第５図（ａ）〜（・）に示す萩態図七
参照して説明する〇 システムの電源投入直後、あるいは障害復′旧後等にお
いて、制御ｐシック部２４はイニシャル信号上発生する
。このイニシャル信号によってリクエスト選択部２１の
アドレッサプル２ツテ２１＆が全て“１″にセットされ
、またレディ選択部２２のアドレッサプルラッテ２２ａ
が全て１０”にセットされ、ラツ゛テ２６が１０″にセ
ットされる。同時にアドレスバスＪｅ。

８ＥＮＤ信号線、ＲＩＣＥＩＶΣ信号線にはそれぞれ＠
Ｏ”が出力される。その後、制御ロジック部２４は、例
えばその内部に設けられ次クロック発生器にエリ、シス
テムに必要な動作クロック【発生する。このりロックは
、例えば８個のクロックを以って１パスチイクルとする
もので、そのタイミングは例えばＴｉｅ丁、〜Ｔ、とし
て示される。

どのようなりロックによる各バスサイクルの最初のタイ
ミングＴ１では、先ず、レディ選択部１１ＫＬって現在
残っている不成立転送のうち、応答ユニットがＲ・ａａ
ｙ状態となっているものがあるか否かが判定される。こ
の判定は、エンコーダ２７４の出力Ｅが＠０”かあるい
は＠１”かｔ弁別することにエリ行われ、″１＃なるデ
ータを得たときには「初転送モード」に、を九″″Ｏ″
なるゲータを得たときには「再転送モード」にセットす
る０このタイミングＴ、の後、上記判定されたモードに
よって、その動作形態が異ってくる。

「初転送モード」がセットされた場合、タイミングＴ、
ではリクエスト選択部２２の出力から未試行転送要求が
存在するか否かｔ１エンコーダ２２ｄの出力Ｅより判定
する。そして第５図（１）に示すＬうに上記未試行転送
要求會検出したときセレクタ信号（８ＥＬ）Ｖ″″０”
としてセレクタ２５のボート會Ａに設定し、エンコーダ
２１ｄの出力Ｃであるアドレスデータを抽出し、これ會
ラッテ２６に格納する０その後、タイミングＴ３にて、
ラッテ２６のデータ（１！求ユニツトアドレスデータ）
をアドレスバス２Ｃに出力し、その後支障がない場合タ
イミングＴ４に経て再びタイミングＴ１に復帰する０４
ｆｅ、「再転送モード」がセットされた場合タイミング
↑、で８ＥＬ信号會１１”にしてセレクタ２ｒ’ｌｉ（
ボートＡに設定し、エンコーダ２２６の出力Ｃである応
答ユニットアドレスデータをレジスタファイル２３ａに
導び〈０そして、このレジスタファイル２１＊Ｌりその
１応答ユら７ツトに対する最も古い不成立転送の要求ユ
ニット、アドレスデータ會読出し、セレクタ２５を介し
てこれｔ２ツテｚｇＫセットする。そして、タイミング
？、では上記「初転送毫−ド」時と同様にラッチ２Ｃの
データｔアドレスバスＪｃＫ送出する。その後、タイミ
ングＴ４では上記モードの如何んに拘らず、８１ＮＤ信
号ｔ″ｌ”とする。

さて、「初転送モード」において、タイミングＴ、では
選択された要求ユニットが指定する応答ユニットのアド
レスデータが取込まれる〇このアドレスデータはセレク
タ２８に導びかれ、その指定ユニットがＲｅａｄｙ状態
にあるか否かが直接判定される。そして、セレクタ２８
の出力がｍ１ｓなるとき、指定した応答ユニットが１１
＠＆ｄＦ状態であるとして、第５図（＆）に示す「枦転
送成立のモード」となるｏｔ７ｔセレクタ２Ｉの出力が
＠″Ｏ＃なるとき、指定した応答ユニットがＢｕｓｙ　
状態であると判定し、初転送不成立となる。この場合、
更に上記応答ユニットのアドレスデータをセレクタ２＃
に導びいて、前記出する。このセレクタ２９の出力に↓
す、七の値が″０”なるとき、その応答ユニットに対す
る要求が末だ存在していないとして「ＨＴモード」が設
定される。また、上記セレクタ２９の出力が″１”なる
とき、その応答ユニツ）ｔＭ定する他の要求ユニットか
既に存在すると判定して「ＴＣモード」が設定される。

尚、これらのモード設定は制御ロジック部２４にて行わ
れる０そして、この「初転送モード」では、前記８ＥＬ
信号が″Ｏ”であることからセレクタ２１はムポートに
設定され、アドレスバスｘｂｔ介する要求ユニットから
の応答ユニット指定のアドレスデータはレジスタファイ
ル２３ａ。

ｊｏｂに導ひかれる０また同時に、上記「ｉＣモード」
が設定された場合には、レジスタファイル２３ｂから読
出された要求ユニットのアドレスデータがラッテ２３ｆ
にセットされる０この「ＨＴモード」および「ＴＣモー
ド」がそれぞれ第５図（ｂ）　、　（ｅ）　Ｋ示される
０一方、「再転送モード」においてタイミングＴ、では
、セレクタ２１がポー）Ｉｌｋ選択しており、この結果
エンコーダ２２ｄの出力である応答ユニットの指定アド
レスデータがレジスタファイル２３・ａ　、　”ｘ　ｓ
　ｂにそれぞれ導びかれるＯそして、このアドレス指定
に１ってレジスタファイルｘｓ＊、ｚｓｂｏ諌当アドレ
スから読出され九蚕求ユニットアドレスデータは１致回
路ｘｓｇに導びかれ、その一致判定がなされるＯそして
、一致回路ｚｓｇの出力が１１”で上記データの−ａｔ
検出したとき、現実行中の再転送電通以外には同じ応答
エニツ）１指定する不成立転送が存在しないとして、「
完再転送モード」が設定される０こＯ「完再転送毫−ド
」の動作形態は＃Ｅｓ図（１）に示される。また上記一
致回路ｓａｇの出力゛が１０”である場合、即ち不一致
の場合には現実行中の再転送躯理以外に同じ応答ユニッ
トに対して不成立転送となっている他の要求ユニットが
存在するとして、「絖再転送モード」が第５図（・）に
示す１うに設定されるＯ しかしてタイミングＴ・ではパス２に対する諸信号が全
て１０”に設定されると共に上述した各モードに従って
、それぞれ所定のデータ処理が行われる。

即ち、「初転送成立モード」では、先ずＲＫＣＩＩＶＥ
　信号線にデーター１”ｉ送出し、同時にリクエスト選
択部２１のラッテ２１・にセット信号を与えて、そのと
きの要求ユニットアドレスデータを記憶する０これに１
って、次のパスサイクルにおいて、同要求ユニットの選
択が除外され、他の要求ユニツ）１選択すべき情報とし
て用いられるＯ １　＊　ｒ　ＨＴ　モード」では、ＲＥＣＥＩＶＩ　信
号は出力されない０そしてこのとき、前記８１ＣＬ信号
が引き続いて′″ＯＮであることから、セレクタ２３ｄ
のポートＡｔ−介して、前記リクエスト選択部２１のア
ドレスデータ出力がレジスタファイル２３ｈｌｌＣ与え
られるｏ’１７ｊこのアドレスデータは、同時にレジス
タファイル２３−１１５０にも与えられる。そして、セ
レクタ２１を介して与えられる応答ユニットアドレスデ
ータに１リレジスタフアイル：Ｉ３＊、１１３ｂの諌尚
アドレスが指定され、その指定アドレスに上記要求ユニ
ットアドレスデータが書込まれる。

このアドレスデータの書込みは、タイミングＴ・の後縁
で発せられるライトエネーブル信号により書込みタイミ
ング制御して行われる。−２方、リクエスト選択部２１
のアドレッサブルラツｆ２１＠には、上記選択された要
求ユニットアドレスデータが与えられており、これに１
って骸尚アドレスのビットデータが１０”にセットされ
る。つまり、要求ユニットの不成立転送がアドレッサブ
ルラツｆ１１　ａＫ上セツトれることになる。ｔた同様
にしてレディ選択部２２のアドレッサブルラッテ２２ａ
の該当アドレスに、不成立転送を示すビットデータ“１
”がセットされることになる。つまり、前記要求ユニッ
トにより指定された応答エニット上水すビット（アドレ
ス位置）にデータ″″１″がセットされる〇 また「’ｒｃモード」では、「ＨＴモード」と同様ＫＲ
）Ｃ（ＩＩＶＥ　信号が送出されることはない。そして
この場合にはレジスタファイル２３ｂ。

２３ｅにライトエネーブル信号が与えられ、そのとき応
答ユニットアドレスデータにエリ指定されたレジスタフ
ァイル２３ｂのアドレスに上記要求ユニットアドレスデ
ータが書込まれ、またレジスタファイル２３ｃには、創
記レジスタファイル！５１から読出された要求ユニット
アドレスに１って指定されるアドレスに上記新しい要求
ユニットアドレスデータが書込まれる。

これに↓す、レジスタファイル２３ｅ上の同じ応答ユニ
ットを指定する要求ユニットのアドレスデータのチェイ
ンが１つ増えることになる〇尚、この「ＴＣ毫−ド」に
おけるアドレッサブルラッテ１１＊ｊ２２＆に対するデ
ータセット：（、 は、先に説明した「Ｈ丁モード」の場合と同様に実行さ
れる。

一方、「完再転送モート」テハ、ＲｇｑｈＩｖａ信号線
にデータ゛１″が出力される。そして、アドレッサブル
ラッテｊＪａの現実行中の要求ユニットＫＭ当するアド
レス（ビット位置）のデータが＠１’にセットされ、ｔ
たアドレッサブルラッテ２２ａの現実行中の応答ユニッ
トに諌轟するアドレス（ビット位置）のデータが１０ｍ
にセットされる０これにより、不成立転送となっていｆ
ｃｌ！求ユニツユニットユニットとに対するレディ状態
検出が解除される〇また「統再転送モード」では、ＲＥ
ＣＥＩＶＥ信号線にデータ＠１”が送出されると共に、
レジスタファイルＪＪａにライトエネーブル信号が与え
られる。このとき、このレジスタファイルＪＪａには、
セレクタ２３・を介してレジスタファイルＪＪｅから読
出きれた次の順位にある要求ユニットアドレスデータが
与えられており、同アドレスデータが新たに、その応答
エニッ）Ｖ指定する最も古い要求５Ｌ＝ツ）１−示すも
のとしてセットされる０そして、アドレッサブルラッテ
２１＆の要求エニット峡当ピットデータＶ＠ｌ”にセッ
トして、その要求ユニットｔ゛不成立転送を解消し、ラ
ッチ２３１にはこのときの応答ユニットアドレスデータ
七セットする。

このＬうな各モードに対応した、各タイミングにおける
動作を経て、バスナイクルが繰返し実行される。従って
、この↓う、な−速性のある動作を繰返して実行する本
システムによれば、パスコントローラ３の記憶部２３の
レジスタファイル２３＊、２：Ｉｂ、２３ｃと、リクエ
スト選択部２１、およびレディ選択部２２の各アドレッ
サブルラッテ２１ｍ、２２ｇの内容が常に対応して不成
立転送情報を記憶することになり、各動作モードに応じ
て、パス２の使用Ｖ＊求するブロセッチユニットに対し
てその使用権を与えるので、応答ユニットがＢｕｓｙ　
状態であるにも拘らずパス２の使用権の無駄な設定が行
われることがない。しかも、不成立転送の情報に基づい
て、上記応ＩＦ−＝ットがＲ＠＆ｄＦ状態とな・Ｄ死時
点でその応答ユニットを指定した要求ユニットにパス２
の使用権を与えるので、この点においても無駄がない。

その上、上記不成立転送情報によって、不成立転送状態
にあるユニット間必ずパス２の使用権が与えられるので
、データ転送の機会が失われることがない。

以上を要約すれば％　Ｂｕｓｙ　状態にある応答ユニッ
トを指定する要求ユニットにパス２０使用を占有させる
と云う不具合がなく、ｔたＢｕｓｙ状態にある応答ユニ
ットに対して何度もパス２を使用して転送要求先発する
等の従来システムにおけるような不興４ｒｔ−招くこと
がない。しかも、２度目の転送時には必ずデータ転送が
実現されるので、パス２０使用効率を著しく高めること
ができる。また同時に１システム全体における各プロセ
ッサユニット間のデータ転送効率の向上上図り得る。ま
た要求ユニットが指定した応答ユニットがＲ＠＠ｄｙ状
態になり次第、その応答ユニットとの間のデータ転送が
実行されるので、不当にデータ転送待ち時間が長くなる
ことがないと云う利点を有する。更には、パス２０使用
に関する制御情報【パスコンドロー２３に集約させた上
で、上記パス２の管理を行うので、システム障害や、信
頼性等の向上上期待することができる。要するに本発明
に係るパスシステムは、要求ユニットが指定する応答ユ
ニットの空き状態を観察した上で、上記要求ユニットに
パスの使用権を設定し、また不成立転送の場合にはその
情報に従って応答ユニットが空き状態となり次第、その
データ転送上行わせるべく前記要求ユニットにパスの興
用権を与えるので、ここにパスの利用効率お↓びデータ
転送効率の高いパスの運用を図ることが可能となる〇尚
、本発明は上記実施例に限定されるものではない０例え
ば要求ユニットに対するパスの使用権設定會、各ユニッ
トに対して個別に与える１うにしても↓い。またレディ
選択部お↓びリクエスト選択部におけるユニット選択ｔ
１前述したラウントロピン方式に代えて固定優先度選択
方式等、他の方式を採用することも可能である。

更には実施例に示した３つのレジスタファイルに代えて
連想記憶装置を用いたり、この連想記憶装置にレディ選
択部の一部の機能を付加して不成立転送情報の記憶上行
うようにし工も１い。

ｔｘバスコントｐ−ラ自体ＩＰＬＡＫ！って実現するこ
とも可能である。要するにその要旨を逸゛脱しない開目
で種々変形して実施することができる。

【図面の簡単な説明】 図は本発明の一実施例煮示すもので、第１図はパスシス
テムの全体上水す概略構成図、第２図は各プ四七ツサユ
ニットのインターフェース、の構成例を示す図、第３図
はパスコントローラの構成例を示す図、第４図はパスコ
ンドロー２の記憶部におけるレジスタファイルのデータ
フォーマット（メモリ構成）１示す図、第５図−ラ〜（
・）はそれぞれ本システムの動作モード別に示したパス
コントー−２の動作状態を示す図であるＯ Ｊａ、Ｊｂ〜１ｍｌ・・・プロセラ夛ユニット、２・・
・パス、３・・・パスコン）ｏ−ラ。、第１図

Claims (3)

【特許請求の範囲】
1. （１）パスＫＮ続され友複数のユニットのうち、上記バ
   スの使用を要求する要求ユニットとこの要求ユニットが
   指定する応答ユニットとの間で前記パスを介してデータ
   転送するパスシステムにおいて、上記要求ユニットが指
   定する応答ユニットの空き状態を観察する応答ユニット
   観察部と、空き状態にある応答ユニット會指定した要求
   ユニットに対して前記バスの使用権を設定する手段と、
   空き状態にない応答ユニットとその指定を行った要求ユ
   ニットとの対応関係を不成立転送情報として記憶するメ
   モリと、前記応答ユニット観察部が空き状態に変化した
   応答ユニットを検出したとき上記メモリに記憶された不
   成立転送情報に従ってその指定を行つ九要求ユニットに
   前記パスの使用権を与える手段と、この手段に１リパス
   の使用権が与えられた要求ユニットに関する前記不成立
   転送情報を前記メモリから削除する手段と全具備したこ
   とを特徴とするパスシステム０
2. （２）バスの使用権設定、は、バスの空き状１１會検出
   して行われるものである特許請求の範囲第１項記載のパ
   スシステム。
3. （３）応答ユニットの空き状態観察は、該応答ユニッ＋
   のＲｅａｄｙ／Ｂｕｓｙ　信号を検出して行うものであ
   る特許請求の範囲第１項記載のパスシステム。