JPS5880114A - デジタル信号検出の為の基準レベル設定回路 - Google Patents
デジタル信号検出の為の基準レベル設定回路Info
- Publication number
- JPS5880114A JPS5880114A JP17746881A JP17746881A JPS5880114A JP S5880114 A JPS5880114 A JP S5880114A JP 17746881 A JP17746881 A JP 17746881A JP 17746881 A JP17746881 A JP 17746881A JP S5880114 A JPS5880114 A JP S5880114A
- Authority
- JP
- Japan
- Prior art keywords
- level
- reference level
- signal
- digital signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、記録媒体から検出され良信号よシ、正確な元
のデジタル信号が検出されるように、検出信号のハイレ
ベル及びローレベル期間を区分する基準レベルを自動的
に変更する構成としたデジタル信号検出の為の基準レベ
ル設定回路に関する。
のデジタル信号が検出されるように、検出信号のハイレ
ベル及びローレベル期間を区分する基準レベルを自動的
に変更する構成としたデジタル信号検出の為の基準レベ
ル設定回路に関する。
最近に於いて、音声信号（アナログ信号）をＰＣＭ信゛
号に変換して光学的にディスクに記帰し、再生するデジ
タルオーディオディスクが提案されている・この場合、
デジタルデータを適当なデジタル変調方式例えば８／１
４変調（８ビｌトのデータを１４ビツトのデータに変換
する。ＥＦＭ変調と称されている）によりディスクに記
録することが考えられている。斯様にして、記録された
ディスクから元のデジタル信号を得る為には、ピックア
ップ手段によシピックアップされた信号を適当々基準レ
ベルと比較することにより、ハイレベル期間とローレベ
ル期間を決定してやれば良い。
号に変換して光学的にディスクに記帰し、再生するデジ
タルオーディオディスクが提案されている・この場合、
デジタルデータを適当なデジタル変調方式例えば８／１
４変調（８ビｌトのデータを１４ビツトのデータに変換
する。ＥＦＭ変調と称されている）によりディスクに記
録することが考えられている。斯様にして、記録された
ディスクから元のデジタル信号を得る為には、ピックア
ップ手段によシピックアップされた信号を適当々基準レ
ベルと比較することにより、ハイレベル期間とローレベ
ル期間を決定してやれば良い。
しかし、この基準レベルは正確に設定されなければ、得
られる（検出される）デジタル信号は不正線表信号とな
ってしまい、デジタルデータ再生の誤り率が増加してし
まう。そして、この基準レベルを一義的に設定すること
は好ましくない。何故なら、ディスクから得られる現実
の信号は、ディスクの書込み条件のバラツキや、再生時
に於けるディスク駆動等の影響により、ディスク相互間
及び同一ディスクに於いても時間的に変動するからであ
る。
られる（検出される）デジタル信号は不正線表信号とな
ってしまい、デジタルデータ再生の誤り率が増加してし
まう。そして、この基準レベルを一義的に設定すること
は好ましくない。何故なら、ディスクから得られる現実
の信号は、ディスクの書込み条件のバラツキや、再生時
に於けるディスク駆動等の影響により、ディスク相互間
及び同一ディスクに於いても時間的に変動するからであ
る。
そこで、本発明は、基準レベルを自動的に一更する構成
とし、常に正確なハイレベル及びローレベル期間を有す
るデジタル信号が検出できるようにしたものである。以
下、実施例に基いて、本発明について詳述する。
とし、常に正確なハイレベル及びローレベル期間を有す
るデジタル信号が検出できるようにしたものである。以
下、実施例に基いて、本発明について詳述する。
現在提案されているデジタルオーディオディスクは、デ
ジタルデータがＩＦＭ変調されて記録されている。ＥＦ
Ｍ変調によシ、８データビツトのデータは１４チヤンネ
ルビツトのデータに変換されるのであるが、８ビツトで
表現できるデータの数より１４ビツトで表現できるデー
タの数は、当然多いことになるから、１４チヤンネルビ
ツトのデータに対して、いくらかの制約を付与すること
ができる。例えば、１４チヤンネルビツトのデータをＮ
ＲＺ方式で記録するとしたとき、信号反転間ｔｌ（ハイ
レヘル及ヒローレベル期間）が３チャンネルビット以上
で１１チヤンネルビツト以下という制約を付与すること
ができる、そこで、以下に述べる実施例に於いては、最
小信号反転間隔が正規の−３チヤンネルビツト分の間隔
となるように基準レベルを自動的に変更する構成として
いる。
ジタルデータがＩＦＭ変調されて記録されている。ＥＦ
Ｍ変調によシ、８データビツトのデータは１４チヤンネ
ルビツトのデータに変換されるのであるが、８ビツトで
表現できるデータの数より１４ビツトで表現できるデー
タの数は、当然多いことになるから、１４チヤンネルビ
ツトのデータに対して、いくらかの制約を付与すること
ができる。例えば、１４チヤンネルビツトのデータをＮ
ＲＺ方式で記録するとしたとき、信号反転間ｔｌ（ハイ
レヘル及ヒローレベル期間）が３チャンネルビット以上
で１１チヤンネルビツト以下という制約を付与すること
ができる、そこで、以下に述べる実施例に於いては、最
小信号反転間隔が正規の−３チヤンネルビツト分の間隔
となるように基準レベルを自動的に変更する構成として
いる。
比較器（１）には、ピックアップ手段より得られたＥＦ
Ｍ信号（第２図ａ）がコンデンサ（２）により直流分を
カットされて入力されていると共に、例えば通常は０レ
ベルである基準レベル信号（第２図ｇ）が入力されてお
シ、以って基準レベル（ｇ）に対してＥＦＭ信号（ａ）
のハイレベル及ヒ四−レベル期間が決定さｔ、第２図（
ｂ）に示す如きＥＦＭデジタル信号が作成される。基準
レベル信号（ｇ）社、アップ・ダクン・カウンタ（４）
及びＤ／Ａ変換器（５）にて構成された基準レベル変更
回路（３）より出力されており、通常カウンタ（４）の
出力は０となっている。
Ｍ信号（第２図ａ）がコンデンサ（２）により直流分を
カットされて入力されていると共に、例えば通常は０レ
ベルである基準レベル信号（第２図ｇ）が入力されてお
シ、以って基準レベル（ｇ）に対してＥＦＭ信号（ａ）
のハイレベル及ヒ四−レベル期間が決定さｔ、第２図（
ｂ）に示す如きＥＦＭデジタル信号が作成される。基準
レベル信号（ｇ）社、アップ・ダクン・カウンタ（４）
及びＤ／Ａ変換器（５）にて構成された基準レベル変更
回路（３）より出力されており、通常カウンタ（４）の
出力は０となっている。
ピックアップ手段よシ得られるＥＦＭ信号（ａ）は波形
がなまっている為、基準レベル（ｇ）の位置によって、
得られるＢＦＭデジタル信号（ｂ）は大きく変動する。
がなまっている為、基準レベル（ｇ）の位置によって、
得られるＢＦＭデジタル信号（ｂ）は大きく変動する。
ＫＦＭデジタル信号（ｂ）は判定回路（６）に入力され
、ハイレベル及びローレベル期間の最小期間が正規の３
チヤンネルビツト相轟の期間（約６９４ｎｓ）となって
いるか否かが判定される。
、ハイレベル及びローレベル期間の最小期間が正規の３
チヤンネルビツト相轟の期間（約６９４ｎｓ）となって
いるか否かが判定される。
単安定マルチバイブレータ（７）及びＤｌｆフリップ・
７０ツズ（８）はローレベル期間が所定期間（約６９４
ｎｓ）以下と々ることかあるか否かを判定することによ
シ、基準レベル（ｇ）が適正レベル（ｈ）よシ下方にづ
れているか否かを判定するものである。
７０ツズ（８）はローレベル期間が所定期間（約６９４
ｎｓ）以下と々ることかあるか否かを判定することによ
シ、基準レベル（ｇ）が適正レベル（ｈ）よシ下方にづ
れているか否かを判定するものである。
単安定マルチバイブレータ（７）は信号（ｂ）の立下り
にてトリガされ、前記所定期間だけＱ出力（第２図Ｃ）
がハイレベルと々る。フリップ・フロップ（８）はリセ
ット入力がローレベルのときリセット状態にあり、リセ
ット入力がノ１イレペルのときＴ入力（信号ｂ）の立上
りに応答してデータ入力（信号Ｃ）を読込む。第２図に
依れば、ＥＦＭデジタル信号（ｂｔ、ｂｓ）のローレベ
ル期間が所定期間以下となっておシ、このとき、７リツ
プ・７０ツブ（８）のＱ出力よシ判定パルス（ｄｔｅｄ
ｓ）が得られる。以って、この判定パルスにてカウンタ
（４）がアップ計数され、Ｄ／Ａ変換器（５）の出力社
増大し、基準レベル（ｇ）を上方に押し、上げ、適正レ
ベル（ｈ）に近づける。
にてトリガされ、前記所定期間だけＱ出力（第２図Ｃ）
がハイレベルと々る。フリップ・フロップ（８）はリセ
ット入力がローレベルのときリセット状態にあり、リセ
ット入力がノ１イレペルのときＴ入力（信号ｂ）の立上
りに応答してデータ入力（信号Ｃ）を読込む。第２図に
依れば、ＥＦＭデジタル信号（ｂｔ、ｂｓ）のローレベ
ル期間が所定期間以下となっておシ、このとき、７リツ
プ・７０ツブ（８）のＱ出力よシ判定パルス（ｄｔｅｄ
ｓ）が得られる。以って、この判定パルスにてカウンタ
（４）がアップ計数され、Ｄ／Ａ変換器（５）の出力社
増大し、基準レベル（ｇ）を上方に押し、上げ、適正レ
ベル（ｈ）に近づける。
単安定マルチバイブレータ（９）及びＤ型フリップ・フ
ロップ叫はハイレベル期間が所定期間以下とガることが
あるか否かを判定することにより、基準レベル（ｇ）が
適正レベル（ｈ）より上方にづれているか否か（第６図
参照）を判定する。この場合には、信号（ｂ）をインバ
ータＱｌ）にて反転した信号（ｂ）を利用する。そうす
ると、もし基準レベル（ｇ）か上方にづれていれは、判
定パルス（ｆ１＋ ｆｚ＋ ｆａ）が得られ、カウンタ
（４）がダウン計数され、Ｄ／Ａ変換器（５）の出力は
減少し、基準レベル（ｇ）を下方に押し下け、適正レベ
ル（ｈ）に近づける。
ロップ叫はハイレベル期間が所定期間以下とガることが
あるか否かを判定することにより、基準レベル（ｇ）が
適正レベル（ｈ）より上方にづれているか否か（第６図
参照）を判定する。この場合には、信号（ｂ）をインバ
ータＱｌ）にて反転した信号（ｂ）を利用する。そうす
ると、もし基準レベル（ｇ）か上方にづれていれは、判
定パルス（ｆ１＋ ｆｚ＋ ｆａ）が得られ、カウンタ
（４）がダウン計数され、Ｄ／Ａ変換器（５）の出力は
減少し、基準レベル（ｇ）を下方に押し下け、適正レベ
ル（ｈ）に近づける。
これまでの説明は、最小信号反転間隔を利用するもので
あったが、最大信号反転間隔（１１チヤンネルビツト相
当）を利用しても良い。しかし、ドロップアウトが生じ
た場合には、最大信号反転間隔が長くなわ不都合を生じ
るし、また正規の信号反転間隔を示す単安定マルチバイ
ブレータを駆動するにも、準安定期間が短い方がより正
確になるので（同じ５チの誤差が生じたとしても期間が
短い方が誤差量は小さい）、この点から、最小信号反転
間隔（５チヤンネルビツト）を利用した方が、よシ好都
合である。
あったが、最大信号反転間隔（１１チヤンネルビツト相
当）を利用しても良い。しかし、ドロップアウトが生じ
た場合には、最大信号反転間隔が長くなわ不都合を生じ
るし、また正規の信号反転間隔を示す単安定マルチバイ
ブレータを駆動するにも、準安定期間が短い方がより正
確になるので（同じ５チの誤差が生じたとしても期間が
短い方が誤差量は小さい）、この点から、最小信号反転
間隔（５チヤンネルビツト）を利用した方が、よシ好都
合である。
以上述べた本発明に依れは、最小また祉最大信号反転間
隔（ハイレベルま九はローレベル期間）が正規の値とな
るように基準レベルを自動的に変更することができるの
て、正確なデジタル信号を得ることができる。
隔（ハイレベルま九はローレベル期間）が正規の値とな
るように基準レベルを自動的に変更することができるの
て、正確なデジタル信号を得ることができる。
第１図は本発明に係るデジタル信号検出の為の基準レベ
ル設定回路のブロックダイヤグラム、第２図及び第３図
はその動作波形図である。 第１１図 第２図
ル設定回路のブロックダイヤグラム、第２図及び第３図
はその動作波形図である。 第１１図 第２図
Claims (1)
- （１） 記録媒体から検出された信号を、基準レベル
、と比較することによシ、信号のハイレベル及びローレ
ベル期間を決定して元のデジタル信号を検出するのに際
して、 （［号のハイレベル及びローレベル期間が正規の最小（
ｔた鉱最大）期間以下（または以上）になることがある
か否かを判定する判定回路と、この判定回路の出力に基
いて基準レベルを自動的に１化させる基準レベル変更回
路とを設けたことを特徴とするデジタル信号検出の為の
基準レベル設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17746881A JPS5880114A (ja) | 1981-11-04 | 1981-11-04 | デジタル信号検出の為の基準レベル設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17746881A JPS5880114A (ja) | 1981-11-04 | 1981-11-04 | デジタル信号検出の為の基準レベル設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5880114A true JPS5880114A (ja) | 1983-05-14 |
| JPH0120508B2 JPH0120508B2 (ja) | 1989-04-17 |
Family
ID=16031445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17746881A Granted JPS5880114A (ja) | 1981-11-04 | 1981-11-04 | デジタル信号検出の為の基準レベル設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880114A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2624678A1 (fr) * | 1987-12-09 | 1989-06-16 | France Etat | Procede et circuit de regeneration de donnees serialisees transmises en bande de base avec codage a deux niveaux |
-
1981
- 1981-11-04 JP JP17746881A patent/JPS5880114A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2624678A1 (fr) * | 1987-12-09 | 1989-06-16 | France Etat | Procede et circuit de regeneration de donnees serialisees transmises en bande de base avec codage a deux niveaux |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0120508B2 (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481615A (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| JPS6235179B2 (ja) | ||
| US4500982A (en) | Servo circuit for a motor for reproducing a PCM audio disk | |
| US4700337A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| JPS5880114A (ja) | デジタル信号検出の為の基準レベル設定回路 | |
| US4198663A (en) | Digital signal recording system | |
| JPH0120509B2 (ja) | ||
| JPH07101511B2 (ja) | 情報記録再生装置 | |
| JPS5914108A (ja) | 基準レベル設定回路 | |
| CN1183536C (zh) | 自动控制波形均衡器的带宽的方法 | |
| JPS6062889A (ja) | モ−タ制御装置 | |
| JPH021948Y2 (ja) | ||
| JPS5856256A (ja) | 再生速度制御装置 | |
| JPS58147814A (ja) | デ−タ信号検出回路 | |
| JPH0154957B2 (ja) | ||
| JP2716089B2 (ja) | サブコード同期信号生成回路 | |
| JPH05334802A (ja) | ディジタル信号再生装置 | |
| JPS6259386B2 (ja) | ||
| JPH029009A (ja) | ディジタル・データ検出器 | |
| JPH0281368A (ja) | 光デイスク装置の再生方式 | |
| JPS5764313A (en) | Recording and reproducing method for digital data | |
| JPS6258067B2 (ja) | ||
| JPS59186110A (ja) | デジタルデ−タ生成装置 | |
| JPS5863855A (ja) | クロツクレ−ト検出装置 | |
| JPS60160066A (ja) | アドレス信号記録再生方式 |