JPS5896461A - 信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、例えばＮＴＳＯ規格に準じたビデオ信号を
サンプリングして一時記憶したり、記憶された同ビデオ
信号を画像として再生したりする場合の制御用タイミン
グ信号源として用いて好適な信号発生装置に関する。

例えばビデオカメラで撮偉して得られる映像、めるいは
テレビジョン受像機によって受信して得られる映像から
、所望の場面の静止画を得たい場合、前記所望の場面の
１画面に対応するビデオ信号を、所定の周期でサンプリ
ングして記憶し、しかる後この記憶されたビデオ信号を
テレビジョン受像機において連続して表示させればよい
。このような場合、前記サンプリングを行なうためのサ
ンプリング信号としては、例えばビデオ信号中の水平同
期信号に完全に同期して起動されると共に、全ての水平
同期期間内において、常に同一の一定周期で発生する信
号が必要となる。

従来、このようなサンプリング信号はフェーズロック技
術を用いた信号発生装置により発生されていたが、７エ
ーズロツク技術を用いて発生されたサンプリング信号の
周期は、水平同期信号の周期が寂動するとこれにつれて
変動してしまうという問題がめった。例えば、第１図の
（イ）にパルスａい＆１として示すＪｌ！ｄＭ’ｌ［’
の水平同期信号Ｈ８ＹＮに対して、同図の（ロ）にパル
スｂ０、ｂｘ、・・・、ｂ−として示す周期−のサンプ
リング信号ＳムＭＰを発生させだ場合、前記水平同期信
号Ｈ８ＹＮの周期Ｔが、パルスｔＬｏ、Ｊ□あるいはパ
ルス＆Ｏ％　＆２１で示スヨうにＴ、６るいはＴ〆変動
すると、この水平同期信号Ｈ８ＹＮに７エーズロツクさ
れている前記サンプリング信号１３ＡＭＰの周期−も、
パルスｂいｂ１□・・・、ｂ□ゎあるいはパルスｂＯ’
　ｂ２１　’・・・、ｂ８ｎで示すように一！ｊめるい
はきに変動してしまう。この結ｎ　　　　　　　　　　
　ｎ 米、このようなサンプリング信号ＳＡＭＰを用いてサン
プリングし記憶されたビデオ信号を再生すると、画像が
ゆがんでしまうという問題があった。

またフェーズロック技術を用いた信号発生装置は回路構
成が俵雑になるばかりρ為、回路の調贅が会費でめると
いう開路もめった。

またこの徳の信号発生装置は、ビデオ（ｇ−１１が供給
されていない場合においても、記憶されているビデオ信
号を表示させるために、水平１町期１６号、垂ｙＩＬＩ
Ｗ１期信号およびこれらの同期信号にｒＨＪ　Ｍ　して
発生曲始される各櫨タイミング佃号等を発生させる必要
がある。

この発明は、以上の＃事情に鑑みてなされたもので、そ
の目的とするところは、供給される第１の同期信号に完
全に同期した第２の同期信号、および前記第１の同期信
号に同期して起動されると共に各同期期間内における周
期めるいはタイミングパターンが全く変動することがな
いｌ［ｌｉ以上のタイミング信号を発生させ、また第１
の同期信号が供給されない場合は、第１の同期信号の周
期に略等しい周期の第２の同期信号を発生せしめると共
に、この第２の同期信号に周期して発生開始される前記
タイミング信号と同僚のタイミング信号を発生させるこ
とができる信号発生装置を提供することにおる。そして
この目的を達成させるためにこの発明による信号発生装
置は、クロック発生回路を設けると共にこのクロック発
生回路が発生するクロック信号をカウンタによって計数
し、このカウンタが出力する計数値をデコーダによって
任意ビット数のデータにｆ挾すると共に、これらデータ
の各ビットを各々タイミング信号として遍列に出力させ
るようにし、また前記データの物足ビットに対応するタ
イミング信号は、特に、前記カウンタの計数値が第１の
同期信号の最大周期内において発生し得る前記クロック
信号の数より僅かに大となった時のみ真の信号となるよ
うにしておき、このタイミング信号と前記第１の同期信
号とによって前記カウンタを初規化し、この初期化タイ
ミングから所定時間幅を持つ信号を第２の同期信号とし
て取り出すようにしている。

以下、この発明の一実施例を図面を参照して詳細に説明
する。

第２図は、この発明を、ＮＴ８０規格に準するビデオ信
号の同期信号発生装置に適用した場合の一実施例の構成
を示すブロック図である。以下この図に示す実施例を２
値論理信号の１１′″、＠０″を用いて説明すると、１
は入力端子でめり、この入力端子１には、例えはビデオ
カメラめるいはテレビ受ｇＩＩ機吟から送出されるＮＴ
ＳＯ規格に準するビデオ信号ＶよりＩＯが供給されてい
る。、この入力端子１に供給されるビデオ信号ＶよりＩ
ＣＯは、同期分“離回路２へ供給されている。同期分１
１１回路２は、前記ビデオ信号Ｖ工Ｉ）ＩＩＣＯから水
平同期信号Ｈ８Ｙｌｉｌ　（第１Ｑ同期信号でるり、こ
の場合は＠１”のパルス信号となる）と、垂直同期信号
Ｖ８ＹＮｌ（同じく′″Ｉ′″のパルス信号）とを分離
し、これら同期信号Ｈ８ＹＭｌ、’Ｖ８ＹＪｌを各々別
々に出力するものである。この同期分離回路２が出力す
る水平同期信号Ｈ８Ｙｌｌｒｌは第１のオアゲート（初
期化回路）３の一方の入力端子へ供給され、また垂直同
期信号Ｖ８ＹＮｌは第２のオアゲート４の一方の入力端
子へ供給されている。

５は、常時一定轡期のクロック信号ｃｂｏｏｘを発生す
るクロック発生回路である。このクロツク発生回路５が
発生するクロック信号Ｏｆｆ、＋ＯＯＫの周期はＪ前記
水平同期信−ｊｌｌｉ８　Ｙ　Ｍ　ｌの周期よりも充分
短かく設定されている。このクロック儒１号ｃｒ、、ｏ
ｏｘはカウンタ６のクロック入力端子ＯＫへ供給される
。カウンタ６は、前記永年同期信号Ｈ８ＹＮＩのＩＰＩ
ａ期内において発生し得るクロック信号０′Ｌ００Ｋを
計数するに充分な計数容量を持つＮ１ビットのカウンタ
（例えばＩ（イナリカウンタ）である。このカウンタ６
は、クリア入力端子ＯＬに前記オアゲート３の出力端子
から１１″信号が供給されるとゼロクリア（初期化）さ
れ、クロック入力電子ＣＴＣに供給される前記クロック
信号０ＬＯＯＫを計数し、その計数結果を出力端子群０
８．０□から出力する。この場合、前記出力端子群ＯＫ
からは、カウンタ６に得られるＮ１ビットの計数値のう
ちの下位Ｎメツ）Ｋ相当するＮ８ビツトのコード信号０
１１’ｌ’ｌが出力され、前記出力端子群０□０ＮＴ２
が出力される。前記コード信号０ＮＴＩはデコーダ７へ
、またコード信号０ＮＴ２はデコーダ８へ各々供給され
ている。デコーダ７は、コード信号０ＮＴ１を、Ｎ、ビ
ットのデータに変換するすると共に、これらのデータの
各ビットを各々タイミング信号として並列に出力するも
のでめり、その詳細な構成は例えば第３図に示すように
なる。

この第３図において、デコーダ７は、例えば、コード信
号０ＮＴＩによってアクセスし得るＮ８個の番地を持つ
リードオンリーメモリ（以下、ＲＯＭと略称する）７＆
からなるもので、このＲＯＭ７ｍにおけるｈビットのア
ドレス入力端子Ａ１〜ムＮ□には、前記コード信号０Ｍ
Ｔｌが供給されている。

このコード信号０１Ｊ’ｌ’ｌによってアクセスされる
Ｏ１Ｉ地〜（Ｍ、−１）番地における各番地には予め決
められたＮ４ビツトのバイナリデータが各々記憶されて
いる。Ｄ１〜Ｄ　Ｎ、は０１１地〜（ｉａ、−ｚ　）番
地のうちの前記コード信号（７ＮＴ１によってアクセス
された番地のデータが出力されるデータ出力端子であり
、これらデータ出力端子Ｄｉ−ＤＭ４からタイミング信
号Ｔ８１〜’ｒ８Ｎ４が各々取り田されるようになって
いる。しかしてこのデコーダ７においては、前記コード
信号０ＭＴｌが変化し、ＲＯＭ７ｍの各番地が０１）地
→１番地→・・・→（Ｎ５−１）Ｉｆｊｔｌｌｌ→０智
地→・・・のように順次アクセスされれば、各データ出
力端子Ｄｉ−ＤＩ４４からは、ＲＯＭ７ｍの各番地に記
憶されているデータの各ビットに応じて、例えば第４図
に示すよりなＮ４ｆｌｉ類のタイミング信号Ｔ８１−Ｔ
ＡＮ、が出力され、これらタイミング信号ＴＳｌ−ＴＡ
Ｎ４は図示せぬバッファ等を介して第２図に示す出力端
子群９から送出される。次に、デコーダ８は、前記コー
ド信号Ｃ１１Ｔ２を、Ｍ、ビットの並列データに変換す
ると共に、これらデータの各ビットを各々タイミング信
号として並列に出力するものであり、その構成は、第５
図に示すようＫなる。第５図において、デコーダ８は、
例えば、；−ド信号０１ｉＴ２−ド信号０ＪＴ２が供給
され、また０番地〜（Ｍ。

−１）ｉ地の各番地には予め決められたＮ、ビットのデ
ータが各々記憶されている。この場合、これら各データ
における１ビツト目は、０〜ｎｈ査地だけが１１”とな
り、他の全ての番地においては１０″となっている。ま
たこれら各データにおけるｌ１１．ビット目は、前記カ
ウンタ６の計数値が前記水平同期信号Ｈ８ＹＮｌの最大
周期において発生し得るりｐツク信号０ＬＯＯＫの数よ
り偽かに大となった時点におけるコード信号ｃＮ’ｚｚ
によってアクセスされる番地（この番地を例えば（Ｍ、
−２）番地とする）だけが′″１″となり、その他の番
地においては１０″となっている。そして、ＲＯＭｇ＆
のデータ出力端子Ｄｉは図示せぬバッファ勢を介してｗ
、２図に示す出力端子１０に接続され、同ＲＯＭ８ｍの
データ出力端子ち〜Ｄ（九−１）は図示せぬバッファ等
を介して出力端子群１１に接続され、また同ＲＯＭｇｍ
のデータ出力端子ＤＮ。

は前記オアゲート３の他方の入力端子に接続されている
。

以上の部分にお、いて、今、ビデオ信号ＶよりＩＣＯが
供給されており、したがって同期分離回路２から第６図
の０）に示すような水平同期信号ｍが出”力されていれ
ば、この水平同期信号Ｈ８ＹＮｌ　によりカウンタ６が
初期化されてコード信号ＯＮ　Ｔ　１ｑ（ｌＩＴ２が零
を示すようになる。この時デコーダ８のＲＯＭｇａにお
いてはＯ１！−地がアクセスされ、出力端子１０からは
第６図の←）に示すようなタイミング信号ＴＳＳＩが出
力される（このタイミング信号ＴＳ８１は第２の水平同
期信号Ｈ８Ｙｌｉｌとして用いられる）。以後、カウン
タ６がクロック信号ＣシＯＯＸを順次計数してゆくと、
コード信号０ＮＴＩ、ｏｍ’ｒｚが示す値は零から一定
時間毎に順次増加して行く（この場合、コード０１ｉＴ
ｌの増加スピードの方がＯＭＴ：Ｚの増加スピードより
運くなる）。したがってこの間、出力端子群１からは例
えば第４図に示したようなタイミング信号ＴＳｌ−１８
１１，が出力され、また出力端子群１１からは例えば第
６図のし今に示すようなタイξングウンタ６の計数亀作
が進み、同期分離回路２からン夕６はこの時点で再び初
期化され、以後上述した場合と全く同様の動作が繰り返
される。したがって、この場合は、第６図の（イ）、←
）に示すように第１の水平同期信号Ｈ８ＹＮＩに完全に
四期した第２の同期信号Ｈ８ＹＮ２が発生され（ｒＷＪ
図の（イ）、（→に破線で示すパルスは水平同期信号Ｈ
８ＹＮＩ−の埼期が変動した場合を示す）、またこれら
同期信号Ｈ８ＹＩＩｌ、Ｈ８ＹＮ２の各周期内において
は、同期信！ｌ！ｆＨ８ＹＮｌに完全に同期して起動さ
れると共に、クロツク信号０ＬＯＯ！１０周期と、カウ
ンタ６からのコード信号ＯＮ’Ｉ’ｌ、０ＮＴ２の堆り
出し方と、ＲＯＭＴ＆、８＆の各番地に記憶されている
データとだけにより決まり、全く変動することがない各
種のタイミング信号ＴＳＩ−ＴＳＮ４、ＴＳ８２〜Ｔ　
８　Ｓ　（）Ｉ、−１）を取り出すことができる。

また以上の部分において、ビデオ信号Ｖ工Ｉ）ＩＣＯが
供給されていない場合は、カウンタ６は水平同期信号Ｈ
８ＹＮＩによっては初期化されないが、同カウンタ６が
水平同期信号Ｈ８ＹＮｌの最大周期よりも僅かに長い期
間計数動作を続けると、コード信号ＯＮ’Ｊ’２の示す
値がＲＯＭ８ｍにおける（Ｍ、−２）番地をアクセスす
る値に到達し、この時第６図のに）に示すようにタイミ
ング信号Ｔ　８８１１゜が出力されることになるから、
このタイミング―号ＴｓｓＪｃよってカウンタ６は初期
化されることになる。したがってこの場合は、ＶよりＩ
ＣＯ信号が供給されている場合よりも僅かに長い一定周
期で第２め水平同期信号Ｈ８ＹＮ２が出力されることに
なる。なお、この場合タイミング信号？Ｓｌ〜ＴＳＮ４
．？８Ｂ！　ＶＴ８Ｂ　（Ｎ、−１）は、ｖｚｐｘ。

（［４が供給されている場合と同様の動作に従って発生
される。

次に、カウンタ１２は、垂直同期信号０１周期内におけ
る水平同期信号の数を計数するに充分な計数容量を持つ
Ｈ６ビットのカウンタであり、このカウンタ１２のクロ
ック入力端子ＯＫには前記第２の水平同期信号ａｓｙＮ
ｉが供給され、クリア入力端子ａ′Ｌは前記オアゲート
４の出力端子に接続されている。またデコーダ１３は、
カシメ１２の出力端子群Ｑ＊＠ｈら出力される同カウン
タ１２のＭ〆ノット計数値をＮ、ビットのデータに変換
し、これらデータの各ビットをタイミング信号として並
列に出力するもので８槌、前記デコーダ７．８と同様Ｋ
ＲＯＭから構成されている。この場合、このデコーダ１
３におけるＲＯＭの１ビツト目は、０−ｎｙ１１地だけ
が＠１１′であり、また場ビット目は、カウンタ１２が
１垂直間期期間内にめるべき水平同期信号の数を計数し
た時点でアクセスされる番地だけが＠１”であり、その
他のビットに関する各番地には任意のデータが各々設定
されている。

そして、このデコーダ１３におけるＲＯＭの１ビツト目
のデータ出力は図示せぬバッフ７等を介して出力端子１
４へ供給され、同ＲＯＭのＮ７ビツト目のデータ出力は
前記オアゲート４の他方の入力端子へ供給され、同ＲＯ
Ｍのその他のビットのデータ出力は各々バッファ、等を
介して出力端子群１５へ供給されている。

しかして、これら、カウンタ１２、デコーダ１３、オア
ゲート４によれば、ビデオ信号■圃が供給されている場
合は、第１の垂直同期信号ＶＳＹＮＩに完全に同期した
第２の垂直同期信号ＶＳＹＮ２を出力端子１４から取り
出すことができ、また各垂直同期信号ＶＳＹＮｌに同期
して起動されると共にデコーダ１３において予め設定し
得る各種のタイミング信号を取り出すことができる。ま
たビデオ信号Ｖ工ｌｌｌ０が供給されていない場合にお
いても、第２の水平同期信号Ｈ９ＹＮ２が所定数計、数
される毎に第２の垂直同期信号ＶＢＹＭ２が出力され、
かつこれら垂直同期信号ＶＢＹＨ２の各周期内において
もＶよりＩＣＯ信号が供給されてい名湯台と同様の各種
タイミング信号を取り出すことができる。

以上の説明から明らかなように、この発明による信号発
生装置によれば、り四ツク発生回路、カウンタ、デコー
ダ、初期化回路を各々設け、クロック発生回路が発生す
るクロック信号をカウンタによって計数し、このカウン
タが出力する計数値をデコーダによって任意ビット数の
データに変換すると共に、これらデータの各ビットを各
々タイミング信号として並列に取り出し、かつ前記デー
タの特定ビットに対応するタイミング信号は前記カウン
タの計数値が第１の同期信号の最大周期内において発生
し得るクロック信号の数より備かに大となった時のみ具
となるようにし、このタイミング信号と第１の１川期信
号との論理和信号によって前記カウンタを初期化するよ
うにし、この初期化タイミングから所定時間幅を持った
信号を第２の同期信号として取り出すようにしたから、
第１の同期信号〈完全に同期した第２の同期信号を取り
出すことができると共に、これら同期信号の各周期内に
おいて、′１ｌＩＪ１の同期信号によって起動されると
共に、予め決められた周期あるいはタイミングパターン
を持ち、かつこれら周期あるいはタイミングパターンが
全く変動することがない各種のタイミング信号を得るこ
とができる。またこの発明によれは、第１の同期信号が
供給されていなくても、同第１の同期信号と略四様の一
定周期を持つ第２の同期信号を発生さ、せることができ
ると共に、これら第２の同期信号の各周期内においても
、同第２の同期信号と同時に発生開始されると共に周期
おるいはタイミングパターンが全く変動しない各種のタ
イミング信号を得ることができる。

またこの発明によれば、第１の同期信号が時々抜けるよ
うなことがあっても、全く抜けのない第２の同期信号を
得ることができる。

【図面の簡単な説明】

第１図はフェーズロック技術を用いた従来の信号発生装
置の動作を説明するためのタイムチャート、第２図は、
この発明の一実施例の構成を示す回路図、第３図は同実
−例におけるデコーダ７０詳細な構成を示す回路図、第
４図は同デコーダ７の動作を説明するためのタイムチャ
ート、第５図は前記実施例におけるデコーダ８の詳細な
構成を示す回路図、ＷＩＪ６図は同デコーダ８の動作を
説明する追めのタイムチャートである。 ３．４・・・・・初期化回路（オアゲート）、５・・・
・・クロック発生回路、６．１２・・・・・カウンタ、
７．８．１３・・・・・デコーダ。 出願人　日本楽器製造株式会社 ＣＮＴｌ 第４図 第６図 ４００−

Claims (1)

【特許請求の範囲】
1. ■外Ｓから供給される第１の同期信号より充分短かい周
   期のクロック信号を発生するクロック発生回路と、■前
   記クロック信号を計数するカウンタと、■前記カウンタ
   の計数出力を任意ビット数のデータに変換し、これらデ
   ータの各ビットを各々タイミング信号として並列に出力
   し、かつ前記データにおける特定ビットは、前記カウン
   タの計数値が前記第１の同期信号の各１周期内において
   発生し得る前記クロック信号の数より僅かに大となった
   時のみ対応するタイミング信号が真となる前記カウンタ
   の初期化信号として供給する初期化回路とを具備してな
   り、前記初期化信号が発生された時点から一定時間幅の
   信号を第２の同期信号として取り出すようにしたことを
   ％像とする信号発生装置。