JPS59107626A - 周波数コンパレ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、入力信号周波数が予め設定された１− しぎい値周波数を越えているか否かを比較判定する周波
数コンパレータ回路に関する。

従来の周波数コンパレータ回路には、例えば第１図に示
すように、モノステーブルマルチバイブレータ回路（以
下単に、モノマルチ回路と略１−）２と、平滑回路３と
、ヒステリシスを持つコンパレータ４とから構成したも
のがある。

上記モノマルチ回路２は、第２図に示す如く、入力信号
Ｖ　ｉｎの立ち上がりから一定時間の間“１″を出力づ
るものであり、このモノマルチ回路２の出力ｖ１は、平
滑回路３で平滑されて、同図に示すような平滑信号２ど
なる。従って、入力信号Ｖｍの周波数が高くなれば、上
記平滑信号Ｖ？の電圧もそれに伴って高くなる。

そして、−に記コンパレータ４で上記平滑信号Ｖ２の電
圧と＝１ンパレータ４のｅ端子に印加されている基準電
圧Ｖ３どの比較がなされ、上記平滑信号ｖ２の電圧が基
準電圧ｖ３を越えた場合に、コンパレータ４の出力Ｖ　
ｏｕｔが１″となる。

なお、上記基準電圧ｖ３は、比較基準となるし２− ぎい値周波数に対応して設定されるものである。

また上記平滑信号Ｖ２には、リップル成分が含まれてい
るため、抵抗Ｒ＋によって−１−記基Ｗ電圧を変化させ
てヒステリシス幅を梢たけることによって、平滑信号ｖ
２の電圧が基準電圧Ｖ　３　（’ｌ近にあるとぎに＼１
０ＵｔがＯＮ、ＯＦＦを繰り返りハンチング現象が起こ
ることを防１にしている。

しかしながら、上記のＪ：うな従来の周波数コンパレー
タ回路にあっては、アナログ式のコンパレータを用いて
、入力信号の周波数どしきい値周波数との比較を、それ
ぞれ電圧レベルに変換して行なう構成となっているため
、上記しきい値周波数に対応づる基準電圧の８９定が容
易ではなく、また変動が大きいし、ＣＲ式の平滑回路が
用いられているため、応答性が悪い等の不都合があり、
これらのことが回路全体の精度や性能向上を抑制Ｊる要
因となっていた。

この発明は上記の事情に鑑みてイγさねたもので、その
目的とするどころは、比較基準となるしきい値周波数の
設定が容易に行なえ、かつ応答性の良い周波数７１ンパ
レ一タ回路を提供づることにある。

本発明は上記目的を達成するために、入力パルス列の）
（］ンｌ−エツジまた【ｊリアＪ−ツジの何れか一方を
検出してエツジ検出パルスを出力づるエツジ検出回路と
、時間Ｊ−１ｔ’ｌｊと４ｒるクロック信号を発生ずる
クロック発振器と、前記エツジ検出回路からのエツジ検
出パルスｃ分周聞胎され、かつ前記クロック信号を分周
して一定パルス幅の基準周期パルスを形成りる分周回路
と、＋ＩｉＪ記ＪＡ準周期パルスの終了でリセツ１〜さ
れるとともに、前記エツジ検出パルスで歩進制御され、
かつ予め所定の論理を入力されたジットレジスタとを具
備してなることを特徴とするものである。

以下本発明の実施例を第３図以下の図面を用いて詳細に
説明覆る。

第３図は本発明に係る周波数］ンパレータ回路の一実施
例を示すブロック図である。同図において、り［エツジ
発振器１１は、時間基準となるクロック信号ＣＫを発生
するもので、このクロック信号ＣＫはＯＲ回路１２を介
して分周回路１３へ供給されている。

上記分周回路１３は、フリップフロップ４段で・構成さ
れており、上記クロック信号ＣＫの周波数を８分の１に
分周づるものであって、この分周回路１３の分周出力ｖ
６の周期Ｔによって入力信号Ｖｊｎの周波数との比較Ｍ
準となるしきい値周波数が決まる。上記分周出力ｖ６は
、上記ＯＲＮ路１２おＪ：び、２つのＤ型フリップフロ
ップ１６．１７のリセッ［−人力に供給されている。

また微分回路１４は、パルス列信号で入力される入力信
号’Ｊ　ｔｎを微分して、入力信号Ｖ１１１の立ち−に
がり毎にエツジ検出パルスＶ５を出力するものであり、
このエツジ検出パルスＶ５は、上記分周回路１３を構成
する各フリップフロップのリレット端子へ供給されてい
るとともに、インバータ１５を介して、上記り型フリッ
プフロップ１６．１７のクロック端子へ供給されている
。

そして、上記り型フリップフロップ１６のデータ端子に
は常時ＩＩ　Ｉ　Ｉ＋が印加されているとともにイの出
力ｖ７は、次段のＤ型フリップフロップ１５− ７のデータ端子へ入力されている。

前記微分回路１４は、例えば第４図に示ＴＩ−Ｊ：うに
、抵抗Ｒ１と］ンデン］Ｊ−Ｃ＋おＪ：びダイオードＤ
１で構成したもの、あるいは第５図に示−ＪＪ、うに、
２つのＤ型フリップフロップ１／１１，１／１２と、１
段目のＤハリフリップ゛フ［Ｉツブ１４１の■出）ｊｄ
おＪ：び２段目のＤ型フリップフロップ１４２のＱ出力
Ｑを入力とηるＮＯＲ回路１４３どから構成したもの等
、一般的に知られている構成のものを用いている。

上記第５図に示した微分回路は、各り型フリップフロッ
プ１４１，１４２のクロック端子にクロック信号φが供
給され、１段目のＤ型フリップフロップ１／１１のデー
タ入力端子に入力信＠Ｖ用が、２段目のＤ型フリップフ
ロップ１／１２のデータ入ノ〕端子に１段目のＤ型フリ
ップフロップのＱ出力が入力されることによって、各構
成部分の出力は第６図に示づ如くとなり、−ト記クロッ
ク信号φの１周期分の時間幅ｔ１の微分パルスＶ５が入
力信号Ｖ　ｉｎの立ち上がり毎に出力される構成となっ
て＝６− いる。

また、上記り型フリップフロップ１６．１７は、両者が
リセットされている状態で、上記微分回路１４からエツ
ジ検出パルスｖ５が１つ出力されると、まず１段目のＤ
型フリップフロップ１６のＱ出力Ｖ７が”　１　”どな
り、続いてもう１つ１−ツジ検出パルスＶ、が出力され
ると、２段目のＤ型フリップフロップ１７の出力Ｖ　ｏ
ｕｔも′１″となるシフ１〜レジスタである。

上記の如く構成された周波数＝１ンパ１ノータ回路にお
いて、第７図（ａ　）に示づように、周波数変動がある
パルス列の入力信号Ｖ　ｉｎが微分回路１４へ入ノ〕さ
れたとづると、微分回路１４からは、同図に））に示づ
如く上記入力信号Ｖ　ｉｎの立ち」、−かりに応答して
、入力信号Ｖ　ｍのパルス列周期に一致したＪ−ツジ検
出パルスＶ５が出力される。

１−記エッジ検出パルスｖ５が出力されると、上記分周
回路１３がリレン１〜されＣ１−での出力Ｖｂが＋＋　
０　＋＋となり、上記クロック信Ｑ　ＣＫがＯＲ回路１
２を介して分周回路１３へ供給されて、分周回路１３は
−に記りロック信弓ＣＫのノＪウン１〜を開始する。

イして、分周回路１３はｌ＝記クりック信号ＣＫを８パ
ルスカウンｌ−したときに、その出力Ｖ、が”　１　”
となり、これに伴ってクロック信号ＣＫは入力されなく
なってカラン１へが停止し、出力ｖ６は１″の状態で・
保持される。

このようにして、分周回路１３がクロック信号ＣＫを８
パルスカウントＪ−る時間Ｔが、前記しぎい値周波数に
対応づる周期（以下、しきい値周期どｓ？ｌる）に相当
づる〜しのとなる。

なお、上記微分回路１４のＴツジ検出パルスＶ５のパル
ス幅は、上記しきい値周期Ｔに比して充分短い値に設定
されている。

ここで、上記入ノｊ信号Ｖｉｎの周波数がしきい値周波
数より低い場合、Ｊなわち、入ツノ信号ｖ１１〕の周期
がしきい値周期−［Ｊ：り長い場合には、前記２段目の
［）型フリップフロップ１７の出力Ｖ　ｏｕｔを１１１
１１どするのに必要な２つのＴツジ検出パルスｖ５が出
力される間に、分周回路１３のカラン］〜が終了して出
力ｖ６が０″から′１″′になるため、第７図（（１）
に示？ｌ如く、上記エツジパルスににって１段目のＤ型
フリツプフ１］ツブ１６のＱ出力Ｖ７が゛１″となって
も、上記分周回路１３の出力Ｖ、がＩＩ　１　＋＋にな
った時点でリセツ１へされるため、次にエツジ検出パル
スが出力されても、再び１段目のＤ型フリップフロップ
１６のＱ出力Ｖ７が１″となるのみで、第７図（ｅ　）
に示１如く、２段目のＤ型フリップフロップ１７のＱ出
力■ｏ１．ｌｔは′Ｏ°′のままである。

他方、上記入力信号Ｖ　ｉｙ＋の周波数がしきい値周波
数より高い場合、すなわち入ノＪ信号Ｖｉｎの周期がし
きい値周期Ｔより短い場合には、エツジ検出パルス■５
によってカウントを開始した分周回路１３が、カウント
を終了する前に、再びエツジ検出パルスが出力されるた
めに、分周回路１３の出力、Ｖ　６は、１１０　！ｌの
状態が続ぎ、この状態の間は２つのＤ型フリップフロッ
プ１６．１７はリセッｌ−されないため、２つのエツジ
検出パルスＶ５が出力された時点で２段目のＤ型フリッ
プフロップ−〇− の出力Ｖ　ｏｕｔが１″になる。

イして、上記出力Ｖｏｕｔが′１″にイ【つだ後に、再
び入力信号Ｖ　ｉｎの周期がしきい値周期１−　、Ｊ：
りも長くなれば、分周回路１３の出力Ｖ［、がＩＩ　１
１１どなる時機が現れて、これによって出力Ｖｏｕｔは
０″に戻る。

このようにして、−１−配回波数コンパレータ回路は、
入力信号Ｖ１１］の周波数としきい値周波数との比較を
行なって、この比較結果によって出力ＶｏｕｔをＯＮ、
ＯＦＦ’ｊることができ、また、上記しきい値周波数は
、分周回路を構成覆るフリップフロップの段数を変える
のみで容易に可変設定することができる。

次に第８図は本発明の他の実施例を示１ブロック図であ
る。

同図に示づ周波数コンパレータ回路は、第３図に示した
前記実施例の周波数コンパレータ回路にヒステリシス機
能を持たせて、入力信＠　Ｖ　ｉｎの周波数がしきい値
周波数の付近で微変動する場合に、出力Ｖ　ｏｕｉがＯ
Ｎ、ＯＦＦを繰り返すハンチング現１０− 象を防＋Ｉ′ｒｊるようにしたものであり、このために
、１）ｆＩ記実施例の周波数コンパレータ回路の構成に
加えて、り［１ツク切換回路１８を段１）るどどｌ）に
、分周回路１３に替えて切換分周回路１９をｉＱ　ｌ−
Ｊた構成どなっている。

上記クロック切換回路１８は、インパーク２０ど２つの
ＡＮＤ回路２１．２２とからなり、出力Ｖｏｌｎが”　
ｏ　”のとき、ＡＮＤ回路２１を介してクロック信号Ｏ
Ｋが出力され、出力Ｖ　ｏｕｔが′１″のとぎ、へＮＯ
回路２２を介してりｎツク信号ＣＫが出力されるように
構成されている。。

また、上記切換分周回路１９は、フリップノロツブ２３
と、ＯＲ回路２４および３段フリップフロップ２５どか
ら構成されており、１−記り［１ツク切換回路１８のＡ
ＮＤ回路２１の出力θ１がクロック信号ＯＫどなった場
合には、ＯＲ回路２／Ｉを介して３段ノリツブフロップ
２５ヘク［］ツク信号ＧＫが供給され、ＡＮＤ回路２２
の出力θ２がクロック信号ＯＫとなった場合には、フリ
ツプフ［Ｊツブ２３ヘクロツク信号ＣＫが供給され、こ
れに、Ｊ：　７）（’　３段フリップフロップ２５ど合
わ１！て４段ノリツブフロップが形成されるように構成
されている。

従って、切換分周回路１９の出力Ｖ、の周期、７１−１
．ｆ　ワｊうしきい性周期は、上記３段フリップフロッ
プ°２５ヘクロツク（＃　号ＣＫが入力される場合に（
，１、上記り「ｌツク信号ＣＫの４パルスをカランｌ−
Ｊる時間Ｔ１どなり、」−にピノリップフＤツブ２３り
「１ツタ（８号ＣＫが人力される揚＾に（Ｊｌ、上記り
日ツクイ古号ＣＫの８パルスをカラン１−りる時１１ｆ
！ｌ１丁（Ｉｉｉ＋記実施例と同じ〉とイ蒙る。

上記の如＜（ｒ４成された周波数＝１ンパレータ回路に
［Ｉ３いて、入力信号Ｖ　ｍが入力されると、入力信号
Ｖｉｎの周期と上記しぎい性周期どの比較が行［’ｒわ
れ、このとき、最初は出力Ｖ［１Ｌ１１が′０″である
ため、しきい性周期は丁１どなる。

そして、入力信号ｖ；ｎの周期が上記しきい性周期Ｔ＋
Ｊ：りら知くなるど、出力Ｖｏｕｔは１′″どなる。こ
れに伴って、しきい竹屑＋１１７　＋、ｉ丁に切り換え
られることとなる。

これによって、今度μ人ツノ信号ｖｉ＋＋の周期と、前
記しきい伯周期Ｔ＋よりも若干良いしきい舶周期下どの
比較が行われることとなり、入）〕信〉コＶ１ｎの周期
が上記しぎい性周期ＴＪ、りも艮くなったときに出力Ｖ
ｏｕｔが０″どなる・ このような動作にＪ：って、第９図に示すＪ、うに、し
きい性用波数にヒステリシス幅を設けることができる。

なお同図中において入力信号Ｖ　ｉ＋１の周波数をｆ　
ｉｎで表しである。

また１、ヒ記しきい性用波数の可変設定は勿論、上記ヒ
ステリシス幅も、上記切換分周回路１つを構成するノリ
ツブフロップの段数を変えるのみで容易に苛変設定でき
る。あるいは、上記出力ＶＧＬＩＩのＯＮ、ＯＦＦ状態
に応答して、クロック信号ＯＫの周波数を切り換える構
成としても同様にして上記ヒステリシス幅を設【プるこ
とかできる。

なお、上記各実施例において、しきい性用波数の可変設
定は、分周回路または切換分周回路を構成するフリップ
フロップの段数を変えることの他、クロック発振器１１
から出力されるクロック信号１３− ＣＫの周波数を変えることによって−し容易に設定でき
ることは明らかである、。

また、上記分周回ｒ８Ｊ、ＩＣはｑ）換弁周回路を、プ
リセラ１〜カウンタで構成すれば、更にしきい性用波数
の可変設定が容易どなる。

上記のような周波数コンパレータ回路は、例えば車両の
車速かある設定速度（例えば１００　ｋｌｌｌ／ｂ　）
を越えた場合に、チャイムやブザー等の警報器やその他
の車載角荷を駆動させる装置に適用覆ることができる。

Ｊ−なりも、第１０図に示すごとく、スピードメータ３
０は、例えばトランスミッションの出力軸（図示略）に
連接されたフレキシブルワイヤ３１によってその出力軸
の回転を伝達し、このフレキシブルワイヤ３１の先端に
取り句けられた磁石３２を回転させ、この磁石３２の回
転によってスプリング３４で付勢された誘導板３３を回
動ざぜてスピードメータの指＆（３５を振らせる構造と
なっており、磁石３２に近接して設りられ、磁石３２の
回転にＪ：ってＯＮ、ＯＦＦするリードスイッヂ１４− ３５から、磁石３２の回転数、？Ｉなりら車速に比例し
たパルス列信号が出ツノされる構成どなっている。従っ
て、」二記す−トスイツ升３５の出力を−Ｆ記配回数コ
ンパレータ回路の入力信Ｑ　ｙ　、ｎど覆れば良い。

このどき問題どなるのは、上６１１フレキシブルワイヤ
３１の摩擦による誤動作である。これは、フレ４シブル
ワイｌ７３１は、一般にイの長さが２〜３ｍど艮・く、
屈曲した部分も多いため、摩擦によって捩じれが生じ、
この捩じれが戻る際に蓄えられた捩じれ力によってフレ
キシブルワイヤ３１が高速で回転してしまう。このため
、第１１図に示づ如く、上記捩じれ１ｕ帰時に、入力信
号ｖＩ１１の周波数がしきい竹屑波数を越えて、周波数
コンパレータ回路の出力ＶｏｕｔがＩＩ　Ｉ　ＩＩとイ
する場合がある。

このようなフレキシブルワイヤ３１の捩じれによる誤動
作を防止づるには、上記周波数コンパレータ回路に遅延
回路を付加でることによって解決できる。

イの一例を第１２図に示′？ｉｏこれは、上記周波数コ
ンパレータ回路ＦＣの出力ｖＯ［Ｉｔをデータ入力とす
るＤ型フリップフロップ４１ど、このＤ型フリップフロ
ップ４１のＱ出力Ｖ８をデータ入力と１６Ｄ型フリツプ
ノロツブ／Ｉ２と７３日ら構成されたシフ１−レジスタ
４０を遅延回路どして用い、２段目のｏ　ＩＩ’！フリ
ップフロツフ゛／Ｉ２のＱ出ノ］　Ｖ　９を最終出力ど
じたもので、上記２つのＤ型フリップフロップ４１．４
２のクロック入力には、−１ニ記フレキシブルワイ＼７
３１の捩じれ復帰によって出力Ｖ川が″１″となる時間
τよりも良い時間τｃｋを周期どづるクロック信号Ｃ］
〈２が供給されている。

これによって、第１３図に示す如く、−り記捩じれ復帰
にＪ：つて出力ＶｏｕｔがＩＩ　１１１どなった状態で
、上記クロック信Ｑ　ＣＫ　２が出力され、１段目のＤ
Ｑｌｌフリップフロップ／１１のＱ出力ｖ８が”　１　
”となっても、次のクロック信号が出力される前に上記
出力Ｖｏｕｔが“Ｏ″に戻るため、２段目のフリツプフ
［］ツブ４２のＱ出力Ｖ、はＯ″のままとなり、上記捩
じれ復帰にＪ：る゛′１″出力は除去される。

上記シフ１〜レジスタ４０の遅延時間（ま最大２τｃｋ
であり、除去できるパルス幅くりなわら捩じれ復帰によ
って出力Ｖｏｕｔが′１′”どなる１！１１間τ）は２
τｃｋまでの範囲である。

以上詳細に説明したように、この発明の周波数コンパレ
ータ回路にあっては、比較基準となるしきい竹屑波数の
設定が、分周回路を構成ηるフリップフロップの段数を
変えたり、クロック発振器のクロック信号の周波数を変
える等の操作で容易に行なうことができ、また大容聞の
コンデンηを使用づる平滑回路等を不要として、応答性
を良くづ−ることができる。

また、回路全体が論理素子やフリップフロップ等のデジ
タル素子で構成できるため、集積化が容易どなり、コス
トの低減、小形化を可能とづることかでき、車両搭載に
有利となる等の利点を右づる。

【図面の簡単な説明】

第１図は従来の周波数コンパ１ノータ回路を示刀ブロッ
ク回路図、第２図はイの主要出力波形を示１７− づ図、第３図は本発明に係る周波数コンパレータ回路の
一実施例を示タブｎツク図、第４図は同回路中の微分回
路の一例を示づ図、第５図は同微分回路の他の例を示η
図、第６図は第５図に示した微分回路の１要出力波形を
示づ図、第７図は第４図の回路の主要出力波形を示づタ
イミングチｒ−１・、第８図１よ本発明の他の実施例を
示ず７１１７９図、第９図１；１周回路のヒステリシス
Ｖｈ作を承り図、第１０図はスピードメータの慨１８構
成図、第１１図はフレ４シブルワイＸ７の捩じｆｌにＪ
：る周波数コンパレータの入出力波形の変化を示す図、
第１２図は本発明の更に）１１１の実施例を示り′ブロ
ック図、第１３図は同回路の動作を示づ主要出力波形図
である。 １１・・・・・・・・・・・・クロック発振器１３・・
・・・・・・・・・・分周回路１４・・・・・・・・・
・・・微分回路１６．１７・・・Ｄ型フリップフロップ
１９・・・・・・・・・・・・切換分周回路１８−

Claims (1)

【特許請求の範囲】
1. （１）入力パルス列のフロントエツジまたはリアエツジ
   の何れか一方を検出してエツジ検出パルスを出力するエ
   ツジ検出回路と； 時間基準となるクロック信号を発生づるクロック発振器
   と； 前記エツジ検出回路からのエツジ検出パルスで分周開始
   され、かつ前記クロック信号を分周して一定パルス幅の
   基準周期パルスを形成する分周回路と； 前記基準周期パルスの終了でりけツ１〜されるとともに
   、前記エツジ検出パルスで歩進制御され、かつ予め所定
   の論理を入力されたシフトレジスタとを具備することを
   特徴とする周波数コンパレータ回路。