JPS5911037A - Receiver - Google Patents

Receiver

Info

Publication number
JPS5911037A
JPS5911037A JP11865782A JP11865782A JPS5911037A JP S5911037 A JPS5911037 A JP S5911037A JP 11865782 A JP11865782 A JP 11865782A JP 11865782 A JP11865782 A JP 11865782A JP S5911037 A JPS5911037 A JP S5911037A
Authority
JP
Japan
Prior art keywords
circuit
clock
squelch
signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11865782A
Other languages
Japanese (ja)
Inventor
Susumu Uriya
瓜屋 晋
Toshiyuki Nishihara
西原 寿之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11865782A priority Critical patent/JPS5911037A/en
Publication of JPS5911037A publication Critical patent/JPS5911037A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present

Landscapes

  • Noise Elimination (AREA)

Abstract

PURPOSE:To make the operation of a squelch circuit stable, by providing an electronic switch between the clock input section of a sound frequency circuit including a switched capacitor filter and the output section of a clock generating circuit for intermitting a clock with a squelch control signal. CONSTITUTION:A sound signal at an intermediate frequency signal terminal 12 is demodulated at a demodulator 11, applied to a sound frequency circuit 1 including the switched capacitor filter and a sound signal 4 is outputted at a sound output terminal 5. The electronic switch 2 is provided between the clock input section 7 of the circuit 1 and the clock output section of the clock generating circuit 3 and a squelch control signal from a squelch signal input terminal 6 is applied to the switch 2. The clock from the generating circuit 3 is intermitted at the switch 2 with the squelch control signal from the terminal 6 so as to make the operation of the squelch circuit stable, allowing to miniaturize the squelch circuit and to attain the lower power consumption.

Description

【発明の詳細な説明】 一般に受信機においては,信号入力がないときに受信機
内部で発生する雑音をスケルチするだめのスケルチ回路
と,信号に含まれる雑音を消去するメヒめのフィルタ回
路とを具備している。しかしながら、従来の受信機では
,スケルチ回路とフィルタ回路とは別々に構成されてい
るため実装空間が大きくなるという欠点があった。又,
従来のスケルチ回路ではトランジスタによりスケルチ回
路に供給される電源をオンオフとしていたので回路の動
作が不安定になる吉いう欠点があった。
[Detailed Description of the Invention] Generally, a receiver has a squelch circuit that squelches noise generated inside the receiver when there is no signal input, and a filter circuit that eliminates noise contained in the signal. Equipped with However, in conventional receivers, the squelch circuit and the filter circuit are configured separately, so there is a drawback that the mounting space becomes large. or,
In conventional squelch circuits, the power supplied to the squelch circuit is turned on and off using a transistor, which has the disadvantage of making the circuit operation unstable.

本発明の目的は上記従来の欠点を解決した受信機を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a receiver that solves the above-mentioned conventional drawbacks.

本発明による受信機は,少なくとも庁声帯域用スイノチ
ドキャパシタフィルタと,N亥スイソチドキャ/Pンタ
フィルタを駆動するためのクロック発生回路と,該クロ
ック発生回路からのクロノク出力を断続するための電子
スイノチ表を具備している。そして、電子スイッチは,
スイソチドキャ・やシタフィルタのクロック入力部とク
ロック発生回路のクロック出力部の間に設けられ,受信
機内部で発生する雑音をスケルチするだめの制御信号に
より制向1されている。従って,本発明では,スイノチ
ドキャパンクフィルタが信号スケルチスイッチを構成し
ている。
The receiver according to the present invention includes at least a clock generation circuit for driving a switchback capacitor filter for the high frequency band, a clock generation circuit for driving the switchover capacitor filter, and an electronic circuit for intermittent clock output from the clock generation circuit. Equipped with Suinochi table. And the electronic switch is
It is provided between the clock input section of the switching filter and the clock output section of the clock generation circuit, and is controlled by a control signal for squelching the noise generated inside the receiver. Therefore, in the present invention, the suinotide capunk filter constitutes the signal squelch switch.

以下図面を参照して詳細に説明する。A detailed explanation will be given below with reference to the drawings.

第1図は従来の受信機に用いられているスケルチ回路の
構成を示した回路図である。図中20は回路への電源供
給端子、21は電源から29の差動増幅器への電源供給
をオンオフするだめのトランジスタ、22はコンデンサ
23〜28は抵抗。
FIG. 1 is a circuit diagram showing the configuration of a squelch circuit used in a conventional receiver. In the figure, 20 is a power supply terminal to the circuit, 21 is a transistor for turning on and off the power supply from the power supply to the differential amplifier 29, and 22 is a capacitor 23 to 28 is a resistor.

2≦)は信号を増幅またはトランジスタ2Jによシミ源
供給がオフされた際に信号回路を遮断するための差動増
幅器、30はスケルチ信号入力端子。
2≦) is a differential amplifier for amplifying the signal or for cutting off the signal circuit when the stain source supply is turned off by the transistor 2J, and 30 is a squelch signal input terminal.

311d:音声入力端子、32は音声出力端子を示して
いる。
311d: audio input terminal; 32 represents an audio output terminal.

第1図において、スケルチ信号により信号回路ミ を遮断し/−−ティング状態にする場合には、スケルチ
信号入力端子30に電源とほぼ同電位の入力電圧を供給
する。これによりトランジスタ21はオフ状態となり差
動増幅器29の電源供給が遮断されるため、差動増幅器
29は動作不能となり音声入力端子31と音声出力端子
32の間が電気的にし炉断される。この場合、信号しゃ
断量、すなわち信号減衰量を50 dB以上確保するこ
とは容易である。
In FIG. 1, when a squelch signal is used to cut off the signal circuit and bring it into a switching state, an input voltage having approximately the same potential as the power supply is supplied to the squelch signal input terminal 30. As a result, the transistor 21 is turned off and the power supply to the differential amplifier 29 is cut off, so that the differential amplifier 29 becomes inoperable and the connection between the audio input terminal 31 and the audio output terminal 32 is electrically disconnected. In this case, it is easy to ensure a signal cutoff amount, that is, a signal attenuation amount of 50 dB or more.

回路は次に記すような欠点を有している。即ち。The circuit has the following drawbacks. That is.

トランジスタ2Iにより電源をオンオフするために端子
31および32の直流電位がトランジスタ21のオンオ
フとともに変化することである。このような端子31お
よび32の電位変動はしばしば回路の正常動作を妨げる
方向に働くことが多い。
The DC potential of terminals 31 and 32 changes as the transistor 21 turns on and off because the transistor 2I turns the power on and off. Such potential fluctuations at the terminals 31 and 32 often work in a direction that interferes with the normal operation of the circuit.

例えばこの過渡的な電位変動が後段の増幅器のグイナミ
ノクレンノを縮少したり、丑だスピーカが接続されてい
る場合には、スケルチ回路動作時にクリック音を発生す
る等の影響を及ぼす。このような不都合を軽減するため
によく用いられる手段として、コンデンサ22が差動増
幅器の゛電源に伺加される。これは電源のオンオフがス
テップ的に変化せず、適当な時定数をもってゆるやかに
変化するように考え出された手段である。この手段は効
果的な面がある反面1時定数をもつためにスケルチ回路
の応答速度が限定されてしまうという欠点を生ずる。
For example, this transient potential fluctuation may reduce the noise level of the amplifier at the subsequent stage, or if a redundant speaker is connected, it may cause a clicking sound when the squelch circuit operates. A commonly used means to alleviate this disadvantage is to add a capacitor 22 to the differential amplifier's power supply. This is a means devised so that the power supply does not change on and off in steps, but changes gradually with an appropriate time constant. Although this means is effective, it has the disadvantage that the response speed of the squelch circuit is limited because it has a time constant of 1.

第2図は2本発明を用いた受信機の一部構成を示しだブ
ロック図である。中間周波信号端子12からの中間周波
信号は復調器11で復調された音声信号となる。この音
声信号は音声信号入力端子4よりスイノチドキャパシタ
フィルタ(以下SCFと略記す)を含む音声周波回路l
に入力される。
FIG. 2 is a block diagram showing a partial configuration of a receiver using the present invention. The intermediate frequency signal from the intermediate frequency signal terminal 12 becomes an audio signal demodulated by the demodulator 11. This audio signal is input from the audio signal input terminal 4 to an audio frequency circuit l including a suinotide capacitor filter (hereinafter abbreviated as SCF).
is input.

−・方、 SCFを駆動するだめのクロックは、クロッ
ク発生回路3によって発生きれ、スケルチ信号入力端子
6を有する電子スイッチ2を介して、音声周波回路1の
クロック入力部7から供給される。
- On the other hand, the clock for driving the SCF is generated by the clock generation circuit 3 and is supplied from the clock input section 7 of the audio frequency circuit 1 via the electronic switch 2 having the squelch signal input terminal 6.

スケルチ信号入力端子6かも入力する制御信号により電
子スイッチ2はオン、オフする。
The electronic switch 2 is turned on and off by a control signal input also to the squelch signal input terminal 6.

第3図は第2図の動作を説明するだめの波形図であり、
(a)は音声入力端子4から入力する入力信号、(b)
はスケルチ信号入力端子60制御信号、(C)は音声出
力端子5から出力する出力信号の一例を示している。入
力信号(a)は、音声帯域の信号に帯域外の雑音が重畳
されている。時間1o−1,において、1@、イスイッ
チ2は制御信号(b)によってオン状態になっている。
FIG. 3 is a waveform diagram for explaining the operation of FIG. 2,
(a) is an input signal input from the audio input terminal 4, (b)
(C) shows an example of the squelch signal input terminal 60 control signal, and (C) the output signal output from the audio output terminal 5. The input signal (a) is a voice band signal with out-of-band noise superimposed. At time 1o-1, switch 2 is turned on by the control signal (b).

この状態では、クロック発生回路3から発生するクロッ
クはそのまま音声周波回路1のクロック入力部7に入力
されており、入力信号(a)は、音声周波回路1のSC
Fによって帯域外の雑音が除去され、出力信号(C)と
なる。一方。
In this state, the clock generated from the clock generation circuit 3 is input as is to the clock input section 7 of the audio frequency circuit 1, and the input signal (a) is input to the SC of the audio frequency circuit 1.
Out-of-band noise is removed by F, resulting in an output signal (C). on the other hand.

時間t1〜t2において、電子スイッチ2は制御信号(
b)によってオフ状態となっている。この状態において
は、クロック発生回路3からのクロックが電子スイッチ
2で遮断され、音声周波回路1のクロック入力部7にク
ロックが供給されない。しだがって音声周波回路1のS
CFが動作せず、入力信号(a)は音声周波回路1の出
力にはあられれない。さらに時間t2以後では、上述し
た時間t。−tlと同様の動作する。
During time t1 to t2, electronic switch 2 receives control signal (
b) is in the off state. In this state, the clock from the clock generation circuit 3 is cut off by the electronic switch 2, and no clock is supplied to the clock input section 7 of the audio frequency circuit 1. Therefore, S of audio frequency circuit 1
The CF does not operate, and the input signal (a) is not available at the output of the audio frequency circuit 1. Furthermore, after time t2, the above-mentioned time t. - Operates the same as tl.

このように第2図のものは、フィルタの動作を行なうと
ともに制御信号によって音声信号を遮断できるスケルチ
回路をも有していることがわかる。
It can thus be seen that the device shown in FIG. 2 not only operates as a filter but also has a squelch circuit that can cut off the audio signal in response to a control signal.

上述のSCFは、電子スイッチ、演算増幅器および容量
から構成されており、 MOS +−ランノスタの回路
技術によって容易にIC化することができる。
The above-mentioned SCF is composed of an electronic switch, an operational amplifier, and a capacitor, and can be easily integrated into an IC using MOS+-Lannostar circuit technology.

SCFを動作するには、その電子スイッチを駆動するク
ロックが必要であるが、このクロックを供給するクロッ
ク発生回路の周波数安定度も良い。まだSCF Q I
 C化する際、容量の絶対値はかなりばらつくのである
が同一ウェハ上に容量の比を精度」、く実現できる。し
かも、 SCF K MOS トラン2スタを用いてい
るので消費電力を小さくできる。このように受信機の音
声帯域フィルタにSCFを使用することは、小型化、高
信頼化、省消費電力に役たつ。
To operate the SCF, a clock is required to drive its electronic switches, and the frequency stability of the clock generation circuit that supplies this clock is also good. Still SCF QI
Although the absolute value of capacitance varies considerably when converting to C, the capacitance ratio can be realized with high precision on the same wafer. Moreover, since two SCF KMOS transistors are used, power consumption can be reduced. Using an SCF in the audio band filter of the receiver in this way is useful for downsizing, increasing reliability, and saving power consumption.

まプξ2本発明におけるクロンク信号を断続するだめの
電子スイッチは、論理ケ゛−トとしては最も基本的な2
人カケ゛−ト1個で容易に構成でき。
Map ξ2 The electronic switch used to connect and disconnect the clock signal in the present invention is the most basic 2 as a logic gate.
It can be easily configured with a single staff member.

IC化にも適した回路である。This circuit is also suitable for IC implementation.

以上の説明で明らかなように2本発明によれば。As is clear from the above description, there are two aspects of the present invention.

従来のスケルチ回路のように動作が不安定になるという
ことはなく、受信機のフィルタ回路及びスケルチ回路の
小型化、経済化を計ることができるという効果がある。
Unlike conventional squelch circuits, the operation does not become unstable, and the filter circuit and squelch circuit of the receiver can be made smaller and more economical.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の受信機に用いられているスケルチ回路の
構成を示した回路図、第2図は本発明を用いた受信機の
一部構成を示したブロック図、第3図は第2図の動作を
説明するだめの波形図である。 記号の説明 1・・・スイノチドキャパシタフィルタを含む音声周波
回路、2・・・電子スイッチ、3・・クロック発生回路
、4・・・音声入力端子、5・音声出力端子。 6・・スケルチ信号入力端子、7・・・クロック入力部
。 11・・・復調器、12 中間周波信号端f、20・・
・電源供給端子、21・・電源オンオフ用トランノスタ
、22・コンデンサ、23〜28・・抵抗、29・・・
差動増幅器、30・・スケルチ信号入力端子。 31・・・音声入力端子、32 音声出力端子。
Figure 1 is a circuit diagram showing the configuration of a squelch circuit used in a conventional receiver, Figure 2 is a block diagram showing a partial configuration of a receiver using the present invention, and Figure 3 is a circuit diagram showing the configuration of a squelch circuit used in a conventional receiver. FIG. 3 is a waveform diagram for explaining the operation shown in the figure. Explanation of symbols 1...Audio frequency circuit including a suinotide capacitor filter, 2...Electronic switch, 3...Clock generation circuit, 4...Audio input terminal, 5.Audio output terminal. 6... Squelch signal input terminal, 7... Clock input section. 11... Demodulator, 12 Intermediate frequency signal end f, 20...
・Power supply terminal, 21...Transnostar for power on/off, 22.Capacitor, 23-28...Resistor, 29...
Differential amplifier, 30... Squelch signal input terminal. 31... Audio input terminal, 32 Audio output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 少なくとも音声帯域用スイッチドキャパシタフィル
タと、該スイノチドキャパシタフィルタを駆動するだめ
のクロックを供給するクロック発生回路と、前記スイノ
チドキャ・ぐシタフィルタのクロック入力部と前記クロ
ック発生回路のクロック出力部の間に設けられてスケル
チ用制御信号により前記クロック発生回路からのクロッ
クを断続する電子スイッチとを具備したことを特徴とす
る受信機。
1 At least a voice band switched capacitor filter, a clock generation circuit that supplies a clock for driving the switch capacitor filter, a clock input section of the switch capacitor filter, and a clock output section of the clock generation circuit. 1. A receiver comprising: an electronic switch provided between the clock generating circuit and the electronic switch that connects and cuts the clock from the clock generating circuit in response to a squelch control signal.
JP11865782A 1982-07-09 1982-07-09 Receiver Pending JPS5911037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11865782A JPS5911037A (en) 1982-07-09 1982-07-09 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11865782A JPS5911037A (en) 1982-07-09 1982-07-09 Receiver

Publications (1)

Publication Number Publication Date
JPS5911037A true JPS5911037A (en) 1984-01-20

Family

ID=14741986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11865782A Pending JPS5911037A (en) 1982-07-09 1982-07-09 Receiver

Country Status (1)

Country Link
JP (1) JPS5911037A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02128067A (en) * 1988-11-04 1990-05-16 Hitachi Plant Eng & Constr Co Ltd Integrated lifting method for scaffolding inside a boiler furnace

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02128067A (en) * 1988-11-04 1990-05-16 Hitachi Plant Eng & Constr Co Ltd Integrated lifting method for scaffolding inside a boiler furnace

Similar Documents

Publication Publication Date Title
US6040740A (en) Audio transient suppression device
JPH034606A (en) Amplifier circuit
JP2648126B2 (en) Low frequency amplifier
JPS5911037A (en) Receiver
EP0020778B1 (en) Amplifier circuit
JPS6336564B2 (en)
JPS5754409A (en) Signal interruption circuit
JPH0575364A (en) Audio signal amplifier circuit
JP3537571B2 (en) Audio signal amplifier circuit
JP3178494B2 (en) MOSFET power amplifier
JP3332131B2 (en) Standby / operation control circuit
KR900010906Y1 (en) Noise Reduction Circuit During Power-On & Off
KR860002760Y1 (en) Voice Muting Circuit in Large Output Amplifiers
JPS6112581Y2 (en)
JPH0526846Y2 (en)
KR920004062Y1 (en) Malfunction protection circuit for muting circuit
KR910000687Y1 (en) Audio amplifier with removing noise circuit of differential amplifier
JPS641780Y2 (en)
JPS5723306A (en) Amplifying circuit
KR920002124Y1 (en) Mode control circuit of sound equipment
KR890006632Y1 (en) Noise protection circuit of video cassette recorder
KR900008268Y1 (en) Switching circuit of voice signal
JPH0691376B2 (en) Shock noise prevention circuit of power amplifier circuit
KR900002153Y1 (en) Multing circuit for television
JPH0287799A (en) Speaker drive circuit device