JPS59114636A - マイクロプログラム・セルフ・ル−プ化処理方式 - Google Patents
マイクロプログラム・セルフ・ル−プ化処理方式Info
- Publication number
- JPS59114636A JPS59114636A JP57224690A JP22469082A JPS59114636A JP S59114636 A JPS59114636 A JP S59114636A JP 57224690 A JP57224690 A JP 57224690A JP 22469082 A JP22469082 A JP 22469082A JP S59114636 A JPS59114636 A JP S59114636A
- Authority
- JP
- Japan
- Prior art keywords
- control memory
- address
- instruction
- microprogram
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は、マイクロプログラム・セルフ・ループ化処理
方式、特にマイクロプログラム制御データ処理装置にお
いて、障害発生時に当該障害発生に関連したマイクロ命
令を繰返し実行せしめるよう構成し、例えば障害発生に
対応したマイクロ命令を実行する間の各部の信号波形を
自由に観測できるようにしたマイクロプログラム・セル
フ・ループ化処理方弐罠関するものである。
方式、特にマイクロプログラム制御データ処理装置にお
いて、障害発生時に当該障害発生に関連したマイクロ命
令を繰返し実行せしめるよう構成し、例えば障害発生に
対応したマイクロ命令を実行する間の各部の信号波形を
自由に観測できるようにしたマイクロプログラム・セル
フ・ループ化処理方弐罠関するものである。
ＣＢ） 技術の背景と問題点
マイクロプログラム制御データ処理装置におけるハード
ウェア障害についての発生原因追跡のために、その１つ
の手段として、障害が発生したマイクロプログラム環境
をソースのマイクロプログラムから抽出し、これをルー
プさせつつ信号波形を観測することが行われるｏしかし
、上記マイクロプログラム環境を抽出せしめるようにす
る従来の方法の場合には、 （１）尚該抽出されてルーズ化されて実行されている処
理が、上記障害発生時点とは別個の時点であるために、
上記ループ化された処理によって障害が再び発生する可
能性が大きく低下し、障害原因の追跡に役立つ可能性が
比較的低い。
ウェア障害についての発生原因追跡のために、その１つ
の手段として、障害が発生したマイクロプログラム環境
をソースのマイクロプログラムから抽出し、これをルー
プさせつつ信号波形を観測することが行われるｏしかし
、上記マイクロプログラム環境を抽出せしめるようにす
る従来の方法の場合には、 （１）尚該抽出されてルーズ化されて実行されている処
理が、上記障害発生時点とは別個の時点であるために、
上記ループ化された処理によって障害が再び発生する可
能性が大きく低下し、障害原因の追跡に役立つ可能性が
比較的低い。
（１１） また上記マイクロプログラム環境をつくっ
てはループ処理を行わせることから、ループ処理に新ス
テップを必要とし、このために信号波形を観測するに当
って、障害に対応している信号波形のみを正しく効率良
く観測しているか否かについて疑点が生じる。
てはループ処理を行わせることから、ループ処理に新ス
テップを必要とし、このために信号波形を観測するに当
って、障害に対応している信号波形のみを正しく効率良
く観測しているか否かについて疑点が生じる。
などの問題を含んでいる。
（０発明の目的と構成
本発明は、上記の点を解決することを目的としておシ、
いわば障害発生直後に゛当該処理ステップの下で自動的
にループ処理を行わせるように構成せしめ、もし障害が
発生ルた場合はｌステップでループ処理に入シ得るよう
にすることを目的としている。そしてそのため、本発明
のマイクロプログラム・セルフ・ループ化処理方式は、
マイクロプログラムが格納されてなる制御メモリ、該制
御メモリから読出されたマイクロ命令がセットされる制
御メモリ・データ・レジスタ、該制御メモリ・データ・
レジスタにセットされたマイクロ命令を解読してハード
ウェア制御を行う）・−ドウエア制御部、および上記制
御メモリに対するアクセス・アドレスがセットされる制
御メモリ・アドレス・レジスタを有し、上記制御メモリ
の内容を読出しては処理を進めると共に、成るマイクロ
命令に対応した処理にもとづく処理結果において障害が
発生した際に当該障害を検出する機能を有するマイクロ
グロダラム制御データ処理装置において、上記障害発生
時に当該障害発生に関連したマイクロ命令を上記制御メ
モリ・データ・レジスタに繰返し保持せしめるよう構成
し、尚該マイクロ命令を繰返し実行せしめるようにした
ことを特ばとしている。以下図面を参照しつつ説明する
０（６） 発明の実施例 図は本発明の一実施例構成を示す。図中の符号１は制御
メモリであってマイクロプログラムが格納されているも
の、２は制御メモリ・データ・レジスタであって制御メ
モリ１から読出されたマイクロ命令がセットされるもの
、３はノ・−ドウエア制御部であって制御メモリ・デー
タ・レジスタ２の内容を解読してノ・−ドウエア各部に
対する制御を行うもの、４は制御メモリ・アドレス・レ
ジスタであって制御メモリ１をアクセスするアクセス・
アドレスがセットされるもの、５はアクセス・アドレス
転送スイッチであって転送されてきたアドレスを選択す
るものを表わしている。
いわば障害発生直後に゛当該処理ステップの下で自動的
にループ処理を行わせるように構成せしめ、もし障害が
発生ルた場合はｌステップでループ処理に入シ得るよう
にすることを目的としている。そしてそのため、本発明
のマイクロプログラム・セルフ・ループ化処理方式は、
マイクロプログラムが格納されてなる制御メモリ、該制
御メモリから読出されたマイクロ命令がセットされる制
御メモリ・データ・レジスタ、該制御メモリ・データ・
レジスタにセットされたマイクロ命令を解読してハード
ウェア制御を行う）・−ドウエア制御部、および上記制
御メモリに対するアクセス・アドレスがセットされる制
御メモリ・アドレス・レジスタを有し、上記制御メモリ
の内容を読出しては処理を進めると共に、成るマイクロ
命令に対応した処理にもとづく処理結果において障害が
発生した際に当該障害を検出する機能を有するマイクロ
グロダラム制御データ処理装置において、上記障害発生
時に当該障害発生に関連したマイクロ命令を上記制御メ
モリ・データ・レジスタに繰返し保持せしめるよう構成
し、尚該マイクロ命令を繰返し実行せしめるようにした
ことを特ばとしている。以下図面を参照しつつ説明する
０（６） 発明の実施例 図は本発明の一実施例構成を示す。図中の符号１は制御
メモリであってマイクロプログラムが格納されているも
の、２は制御メモリ・データ・レジスタであって制御メ
モリ１から読出されたマイクロ命令がセットされるもの
、３はノ・−ドウエア制御部であって制御メモリ・デー
タ・レジスタ２の内容を解読してノ・−ドウエア各部に
対する制御を行うもの、４は制御メモリ・アドレス・レ
ジスタであって制御メモリ１をアクセスするアクセス・
アドレスがセットされるもの、５はアクセス・アドレス
転送スイッチであって転送されてきたアドレスを選択す
るものを表わしている。
通常の状態においては、アドレス・レジスタ４にアドレ
スＡ （Ａ）が保持されて制御メモリ１からアドレスＡ
（Ａ）に対応するマイクロ命令Ｉ （ｋ）が読出され
てデータ・レジスタ２にセットされたとするとき、当該
マイクロ命令Ｉ （ｋ）の内容が解読され該当する処理
が行われる。マイクロ命令Ｉ （Ａ）には次のマイクロ
命令が格納されている次アドレスＡ （ｋ ＋ １）が
記述されてあシ、上記マイクロ命令Ｉ （ｋ）に対応す
る処理の実行時に障害が発生しないものとするとき、図
示エラー信号ＨＷＥＲＲが論理「０」のままにあシ、ス
イッチ５を介してアドレス・レジスタ４に上記次アドレ
スＡ （Ａ ＋ ｉ）がセットされ、これによって制御
メモリ１がアクセスされる。即ち、次のステップにおい
て、次アドレスＡ（ｋ＋１）に対応した命令工（Ａ ＋
１）がデータ・レジスタ２に読出されてセットされる
。以下同様に繰返されて処理が実行されてゆく。
スＡ （Ａ）が保持されて制御メモリ１からアドレスＡ
（Ａ）に対応するマイクロ命令Ｉ （ｋ）が読出され
てデータ・レジスタ２にセットされたとするとき、当該
マイクロ命令Ｉ （ｋ）の内容が解読され該当する処理
が行われる。マイクロ命令Ｉ （Ａ）には次のマイクロ
命令が格納されている次アドレスＡ （ｋ ＋ １）が
記述されてあシ、上記マイクロ命令Ｉ （ｋ）に対応す
る処理の実行時に障害が発生しないものとするとき、図
示エラー信号ＨＷＥＲＲが論理「０」のままにあシ、ス
イッチ５を介してアドレス・レジスタ４に上記次アドレ
スＡ （Ａ ＋ ｉ）がセットされ、これによって制御
メモリ１がアクセスされる。即ち、次のステップにおい
て、次アドレスＡ（ｋ＋１）に対応した命令工（Ａ ＋
１）がデータ・レジスタ２に読出されてセットされる
。以下同様に繰返されて処理が実行されてゆく。
しかし、上記マイクロ命令Ｉ （ｋ）に対応する処理の
実行時に障害が発生したとするとき、図示エラー信号Ｈ
ＷＥＲＲが論理「１」となシ、スイッチ５はデータ・レ
ジスタ２の内容中からの次アドレスＡ （Ａ ＋１）で
なくアドレス・レジスタ４上のアドレスＡ （ｋ）を選
択してアドレス・レジスタ４にセットし、これによって
制御メモリ１がアクセスされる。即ち、次のステップに
おいても、元のアドレスＡ （＆）に対応したマイクロ
命令Ｉ （Ａ）がデータ・レジスタ２にセットされる。
実行時に障害が発生したとするとき、図示エラー信号Ｈ
ＷＥＲＲが論理「１」となシ、スイッチ５はデータ・レ
ジスタ２の内容中からの次アドレスＡ （Ａ ＋１）で
なくアドレス・レジスタ４上のアドレスＡ （ｋ）を選
択してアドレス・レジスタ４にセットし、これによって
制御メモリ１がアクセスされる。即ち、次のステップに
おいても、元のアドレスＡ （＆）に対応したマイクロ
命令Ｉ （Ａ）がデータ・レジスタ２にセットされる。
そして、マイクロ命令Ｉ （Ａｎ） Ｋ対応した処理を
行う。換言すると、信号ＨＷＥＲＲが論理「１ｊにある
とき、マイクロ命令Ｉ Ｃｋ）が繰返し実行される。
行う。換言すると、信号ＨＷＥＲＲが論理「１ｊにある
とき、マイクロ命令Ｉ Ｃｋ）が繰返し実行される。
この間にハードウェア各部の信号波形などが収集される
。信号ＨＷＥＲＲを論理「０」Ｋ戻せば、次アドレスＡ
（ｋ＋１）Ｋ対応した命令が読出される形となシ、通常
の処理と同じとなる。
。信号ＨＷＥＲＲを論理「０」Ｋ戻せば、次アドレスＡ
（ｋ＋１）Ｋ対応した命令が読出される形となシ、通常
の処理と同じとなる。
なお上記においてスイッチ５をもうけることを示したが
、データ・レジスタ２の入力段にスイッチをもうけて、
制御メモリ１から出される命令を無視せしめるようにし
てもよい。
、データ・レジスタ２の入力段にスイッチをもうけて、
制御メモリ１から出される命令を無視せしめるようにし
てもよい。
■ 発明の詳細
な説明した如く、本発明によれば、いずれのマイクロ命
令実行中に障害が生じても、いわばその時点に直ちに当
該マイクロ命令をループ化し当該命令を繰返し実行せし
めることが可能となる。
令実行中に障害が生じても、いわばその時点に直ちに当
該マイクロ命令をループ化し当該命令を繰返し実行せし
めることが可能となる。
このために、障害原因発見の可能性が大きく増大する。
図は本発明の一実施例構成を示す。
図中、１は制御メモリ、２は制御メモリ・データ・レジ
スタ、３はハードウェア制御部、４は制御メモリ・アド
レス・レジスタ、５はアクセス・アドレス転送レジスタ
を表わしている。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）
スタ、３はハードウェア制御部、４は制御メモリ・アド
レス・レジスタ、５はアクセス・アドレス転送レジスタ
を表わしている。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）
Claims (1)
- マイクロプログラムが格納されてなる制御メモリ、該制
御メモリから読出されたマイクロ命令がセットされる制
御メモリ・データ・レジスタ、該制御メモリ・データ・
レジスタにセットされたマイクロ命令を解読してハード
ウェア制御を行うハードウェア制御部、および上記制御
メモリに対するアクセス・アドレスがセットされる制御
メモリ・アドレス・レジスタを有し、上記制御メモリの
内容を読出しては処理を進めると共に、成るマイクロ命
令に対応した処理にもとづく処理結果において障害が発
生した際に当該障害を検出する機能を有するマイクロプ
ログラム制御データ処理装置にお込て、上記障害発生時
に当該障害発生に関連したマイクロ命令を上記制御メモ
リ・データ・レジスタに繰返し保持せしめるよう構成し
、当該マイクロ命令を繰返し実行せしめるようにしたこ
とを特徴とするマイクロプログラム・セルフ・ループ化
処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224690A JPS59114636A (ja) | 1982-12-21 | 1982-12-21 | マイクロプログラム・セルフ・ル−プ化処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224690A JPS59114636A (ja) | 1982-12-21 | 1982-12-21 | マイクロプログラム・セルフ・ル−プ化処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59114636A true JPS59114636A (ja) | 1984-07-02 |
Family
ID=16817704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57224690A Pending JPS59114636A (ja) | 1982-12-21 | 1982-12-21 | マイクロプログラム・セルフ・ル−プ化処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114636A (ja) |
-
1982
- 1982-12-21 JP JP57224690A patent/JPS59114636A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| JPS59114636A (ja) | マイクロプログラム・セルフ・ル−プ化処理方式 | |
| JPS62271153A (ja) | 共通バス構造における診断方式 | |
| JPS59112350A (ja) | プログラム監視制御方式 | |
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPS61290543A (ja) | エラ−発生装置 | |
| JPS648381B2 (ja) | ||
| JPS6248865B2 (ja) | ||
| JPS6286442A (ja) | デ−タ処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS6319040A (ja) | 情報処理装置 | |
| JPH0675789A (ja) | 情報処理装置 | |
| JPS60247752A (ja) | シンボリツクデバツガにおける中断点設定方式 | |
| JPS6242254A (ja) | チヤネルイニシヤライズ方式 | |
| JPH03100737A (ja) | 障害診断方式 | |
| JPS6278630A (ja) | 情報処理装置 | |
| JPH02125344A (ja) | 情報処理装置 | |
| JPS6379136A (ja) | マイクロプログラム制御装置 | |
| JPS58142453A (ja) | デ−タ処理装置 | |
| JPS6355645A (ja) | マイクロプログラム制御装置 | |
| JPH01276249A (ja) | ログアウト制御方式 | |
| JPH0231253A (ja) | ページフォールト処理方式 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS62274455A (ja) | マルチプロセツサシステム |