JPS5912147B2 - デジタル制御発振器 - Google Patents

Description

【発明の詳細な説明】 本発明は、ソナー送信機および受信機において、ソナー
により検出された目標物反射（ｔａｒｇｔｒｅｔｕｒｎ
）信号中の周波数誤差を補償するためのデジタル制御発
振器およびその応用に関するものである。

前記周波数誤差は、ソナー送信機および受信機自体の運
動によるドプラーシフト（ｄｏｐｐｌｅｒｓｈｉｆｔ）
に基づくものである。

ドプラーシフトは、ソナー送信機および受信機の運動方
向に関して余弦関数に従うために、この周波数誤差は、
種々のソナー受信機チャネルに対し異なっている。

本発明の目的は、コンピュータの供給データに応じて、
種々のソナー受信機チャネルにおける周波数誤差を補償
するのに必要なすべての周波数を同時に発生するデジタ
ル制御発振器を提供することにある。

本発明のデジタル制御発振器は、発生すべき周波数ｆｉ
＝−１＝に対する半周期Ｔｉ（ｉ＝１ｙＴＩ ２・・・ｎ）を記憶するメモリと、このメモリに接続さ
れたデジタルフィードバック回路と、制御装置と、残留
値カウンタとを具え、このフィードバック回路は、前記
メモリに接続された加算回路と、この加算回路に接続さ
れた減算回路と、この減算回路に接続され且つその出力
が前記の加算回路、制御装置および残留値カウンタに接
続されたメモリとからなり、前記のフィードバック回路
と制御装置は、メモリから取出された半周期をそれぞれ
タイムシェアリングに基づいて一定時間値τだけ繰り返
し減少させ、得られた残留値が、Δ１，１＝ＴｊＪｙｌ
τ〈τとなるとすぐに（ここにに１．１は整数である）
、前記残留値をタイムシェアリングに基づいて対応半°
周期Ｔｉだけ増加させ、このように増加されたそれぞれ
の値を一定時間値τだけ繰り返し減少させ、Ｔｉの増加
およびτの繰り返し減少の過程がｊ回行なわれた後には
残留値は、Δ１ｙＪ−Ｔｉ＋Δｉｔ’ｊ ｔ ｋｉ
司τと表わすことができ、かつ、ｋｉ、ｊは０くΔｉｊ
〈τが成り立つほどに大きく、前記デジタルフィードバ
ック回路をｎ個の残留値カウンタに接続し、これら各カ
ウンタは、残留値列Δｉ＋Ｊが供給され、残留値列から
１つの残留値が書込まれた後にカウンタのカウントダウ
ンにより一定値に達すると、カウンタに接続された回路
に１つの信号を供給し、この回路が供給されたこれら信
号を周波数ｆｉの方形波信号に変換し、さらに前記の制
御装置は、０くΔｉｔｊ＜τを確定すると、次の半周期
Ｔｉを前記デジタルフィードバック回路に供給させるこ
とを特徴とするものである。

コンピュータは、ソナー送信機および受信機が受ける横
揺れ運動の影響を考慮して、ソナー送信機および受信機
自身の運動に関するｎ個の異なる方向におけるドプラー
周波数成分から半周期Ｔ１（１”” １ ｐ ２ ｐ・
・・、ｎ）を決定する。

ソナー送信機および受信機が、周波数がｆｏｉ−ｆ ｚ
＋ｆ ｄ ７＋ｆ ｅｄ ｉのソナー信号の受信に適し
たｍ個の半径方向に向いた受信機チャネルを有する場合
には、ここに１＝１ｙ２ｙ・・・、ｍ、ｆｚはソナー送
信機の送信周波数、ｆｄｉは受信機チャネルｉにおいて
観察される目標物のドプラー周波数、ｆｅｄｌはソナー
送信機および受信機自身の運動による受信機チャネルｉ
におけるドプラー周波数であり、およびｍ個の受信機チ
ャネルのそれぞれが、周波数がｆｏｉのソナー信号を周
波数がｆｄｉのソナー信号に置き換える混合器を具えて
いる場合には、本発明デジタル制御発振器は、種種の受
信機チャネルに対して、すべての必要な混合周波数ｆｚ
＋ｆｅｄｉを発生する。

半周期は、次式で表わされる。

ここにｌ：１，２．・・・、ｎである。

また、ｍ個の受信機チャネルをｎ個のグループに減らす
ことができるのでｎ＜ｍが成り立つ。

以下、本発明を図面に基づいて説明する。

第１図は、ｍ個のソナー受信機チャネルの方向、および
これらチャネルがｎ個のグループにまとめられる状態を
示す。

この図では、ｍ−６０の場合を示している。

したがって、各受信機チャネルは６°の角度をカバーし
ている。

チャネル１は、矢印で示されるソナー送信機および受信
機の運動方向の方位と一致している。

このチャネルでは、ドプラーシフトは最大であり、他方
チャネル１でカバーされる６°の角度にわたるドプラー
シフトの変化は最小である。

チャネル１６は、ソナー送信機および受信機の運動方向
に垂直な方位に一致している。

前の場合とは対照的に、このチャネルでは。ドプラーシ
フトは最小であり、他方チャネル１６でカバーされる角
度にわたるドプラーシフトの変化は最大である。

ドプラーシフトが、ソナー送信機および受信機の運動方
向に関して余弦関数に従うので、前述のすべてのことは
明白である。

種々のソナー受信機チャネルによりカバーされる角度を
、ｎ個の新しい角度値にグループ化することができる（
この場合には２８のグループ）。

ここでは、これらの互いに変化する角度にわたるドプラ
ーシフトの変化は、受信機チャネル１６によりカバーさ
れる角度にわたるドプラーシフトの変化に近づく。

これは、新しい角度値１が受信機チャネル１．２，３，
４，５，５γ、５８，５９．６０でカバーされる角度を
有し、新しい角度値２が受信機チャネル６、γ、８でカ
バーされる角度を有する等の場合である。

６０個のソナー受信機チャネルで検出される目標物反射
信号の周波数誤差を補償するためには、２８だけのドプ
ラーシフトが決定される。

前記誤差は、ソナー発信機および受信機自身の運動によ
るドプラーシフトに基づくものである。

ソナー受信機の一部（チャネルｉ）を、第２図に示す。

入力信号の周波数はＪｏ・−ｆｚ＋ｆ ｄ・＋ｆｅｄｉ
１− １ である。

ここに、ｆｚはソナー送信機の送信周波数であり、ｆｄ
ｌは受信機チャネルｉで観察される目標物のドプラー周
波数であり、ｆｅｄＨはソナー送信機および受信機自身
の運動による受信機チャネルｉにおけるドプラー周波数
である。

入力信号を前置増幅器１で増幅し、混合器２によって低
周波数に変える。

最初の瞬時では、混合周波数ｆ ｍ ｉはｆ ｚ ＋ｆ
ｅ ｄ １に等しく、その結果混合器からの周波数は
ｆｄｌとなる。

この周波数は正あるいは負とすることができるので、検
出された信号をさらに処理するという点から見て、混合
周波数として、ｔ’ｍ・＝ｆｚ ＋ ｆ ｅ ｄ ＋＋
ΔｆＨｚを取ることが望ましい。

この場合には、Δｆ＝３２０Ｈｚである。

この値は、受は得るドプラーシフトに基づいている。

混合器からの信号は、ローパスフィルタ３を通過する。

フィルタ３を通過する信号の周波数は、ｆ ｏ −ｆ
ｍ＝ｆ ｄ ｉ−３２０Ｈｚ＞Ｏである。

この信号は、ソナーデータプロセッサでさらに処理され
る。

ここに示す受信機チャネル部は、６０倍の設計のもので
ある。

しかし、混合周波数の数を２８にまで減少させることが
できる。

たとえは、同一の混合周波数を、受信機チャネル１゜２
．３，４，５，５７，５８，５９，６０におけるすべて
の混合器に供給することができる。

２８のすべての周波数ｆｍｉは、デジタル制御発振器４
により与えられる。

コンピュータ（図示せず）は、発生されるべき周波数に
対応する半周期ＴＩ（１＝１ｙ２．”・、ｎ：ここにｎ
＝２８）を発振器４に供給する。

簡略するために、これら周波数をｆｍ で示す代りにｆ
ｉ−２Ｔｉ（１−１゜２、・・・、ｎ）で示す。

デジタル制御発振器のブロック線図を、第３図に示す。

コンピュータ（図示せず）により供給される半周期Ｔｉ
を、ライン５を経てメモリ６に供給する。

他方、付属アドレスを、ライン７を経て、制御装置８お
よびメモリ６に供給する。

コンピュータより供給される半周期は、一定の間隔で置
き換えられる。

すなわち、最も新しいドプラーシフト計算に適合させら
れる。

メモリ６を、デジタルフィードバック回路９に接続する
。

このフィードバック回路では、メモリから取出された半
周期のそれぞれが、タイムシェアリングに基づいて一定
時間値τだけ減少され、得られた残留値がΔ４，１−Ｔ
ｉ−ｋｉ、１τ〈τとなるとすぐに（ここにに１，１は
整数である）、これら残留値は、タイムシェアリングに
基づいて対応する半周期Ｔｉだけ増大される。

このように増大されたそれぞれの値は、一定値τだけ繰
り返し減少されて、これによりＴｉの増大およびτの繰
り返しての減少の過程がｊ回行なわれた後には、残留値
を次式で表わすことができる。

ここに、ｋ に対する値は、０くΔｉ？ｊ＜τが成り
立つほどに大きいものである。

デジタルフィードバック回路９は、加算回路１０、減算
回路１１、作業用メモリ１２を具えている。

ある半周期Ｔｉが、制御装置８により繰作されるスイッ
チ１３を経て、フィードバック回路９に供給されて加算
回路１０に受信されると、加算回路に存在する値は、Ｔ
ｉ−ｋｉ、１τ〈τとなるまでτだけ減少する。

τだけ減少した後にその都度得られる値、すなわちＴ
ｉ ｋ ｉ、１τは、作業用メモリ１２に与えられて、
加算回路１０を経て減算回路１１に再び供給される。

作業用メモリ１２からの値はまた、完全にあるいは部分
的に、制御装置８に供給される。

制御装置は、条件Ｔｉ’ｉ、＋τくτが満足されたかど
うかを確立する。

この条件が満足されると、値Ｔ１がスイッチ１３を経て
残留値Δ１．１ ＝Ｔ ｒ ｋ ＋ 、 １τに加算
され、減算の反復過程が再開される。

Ｔｉの加算およびτの繰り返し減算過程が１回行なわれ
たときに、残留値は次のように表わすことができる。

ここに、ｋ は０〈Δ１．ｊくτが成り立１ り
Ｊ つほとに大きいものである。

今までに述べた全過程は、すべての供給された半周期間
に“同時に“すなわちタイムシェアリングによって行な
われる。

したがって、作業用メモリ１２は常にｎ個の数Δ・
を有している。

ここに、ｌ””１ ｔ ２ ｔ・・・。９Ｊ ｎである。

これら数がΔｉ２．〈τとなるたびに、これら数は、デ
ジタルフィードバック回路９に接続された残留値カウン
タ１４ に供給される。

−ｎ 残留値Δ１２．は、制御装置８によってこれらカウンタ
へ分配される。

これらカウンタが一定値に達する、たとえば０までカウ
ントダウン（ｃｏｕｎｔ−ｄｏｗｎ）されたときに、カ
ウンタは、それぞれのカウンタに接続された回路にパル
スを供給する。

残留値カウンター４ に接続された回路は、１５
で示され、Σ分周器さして動作して周−ｎ 波数ｆｉを生じる。

デジタル制御発振器の動作を説明するためには、具体的
な数に基づいた例を以下に示す。

このためには、１つの半周期のみを考えれば十分である
。

Ｔ １＝５０．５７８１２５マイクロ秒、すなわち１２
ビツト１１００１０１００１０１で表わされるならば、
最上位ビットｂ１□−３２マイクロ秒、ｂ１□＝１６マ
イクロ秒、τ＝１６マイクロ秒である。

τの減少が３回行なわれた後は、Δ１，１−Ｔ、−３τ
−２．５７８１２５＜τとなる。

これはデジタル的には、Δ・ −００００１０１００
１０１１ツ − と表わすことができる。

ｂ１□およびｂｌｌの両方が０であるならば、Δｉ２．
くτとなる。

これは制御装置８において確立される。

このことは、値Ｔｉをメモリ６からスイッチ１３を経て
加算回路１０に再供給するようにする。

このとき加算回路１０は、値Ｔ１＋Δ１，１−１１０１
０１００１０１０を有している。

τの減少が３回行なわれた後は、Δ・ −Ｔｉ十Δ、
、１−３τ〈τが成り立つ。

１．２ これはデジタル的には、Δ、、 ２＝＝ ０００１０１
００１０１０と表わすことができる。

同様に、等と衣わされる。

これら残留値の一部は、カウンタ１４．に供給される。

ビットｂ、２およびｂｌｌは常に０であるため、これら
を省略することができる。

他方、残留値カウンタはす、＝１５．６２５ナノ秒の値
に相当する６４ＭＨｚの周波数で０までカウントダウン
しなければならないので、ビットｂ１＋ｂ２．ｂ３も省
略される。

残留値カウンタにビットｂ４−ｔｏを供給することによ
って、カウンタのカウントダウン周波数は８ＭＨｚとな
ることが必要である。

連続的に発生する残留値のビットｂ４−１０は、等であ
る。

これら値は、残留値カウンター４．に連続的に供給され
る。

次に、このカウンタは０にまでカウントダウンされて、
その後に、カウンタに接続された一分周器１５ｉのため
のクロックパルスとして用いられるパルスを発生する。

８ Ｍ Ｈｚの周波数で残留値００１０１００をＯにカ
ウントダウンするのに必要な時間だけ増大された３τの
時間の後に、すなわち５０．５００マイクロ秒の終了の
後に、カウンター４．は第１パルスを発生する。

残留値０１０１００１をＯにカウントダウンするのに必
要な時間だけ増大された６τの時間の後に、すなわち１
０１．１２５マイクロ秒の終了の後に、カウンター４．
は第２パルスを発生する。

残留値０１１１１０１だけ増大された９τの時間の後に
、すなわち１５１．６２５マイクロ秒の終了の後に、第
３パルスが発生する。

同様に、２０２．２５０マイクロ秒の終了の後に第４パ
ルスが発生し、２５２．８７５マイクロ秒の後に第５パ
ルスが発生し、３０３．３７５マイクロ秒の後に第６パ
ルスが発生し、残留値００１００００だけ増大された時
間６×３τ＋４τ＝２２τの後に、すなわち３５４．０
００マイクロ秒の終了の後に第７パルスが発生し、残留
値０１００１０１だけ増大された時間２２τ＋３τ−２
５τの後に、すなわち４０４．６２５マイクロ秒の終了
の後に、第８パルスが発生する。

これらパルスは、それぞれ５０．５００マイクロ秒、５
０．６２５マイクロ秒、５０．５００マイクロ秒、５０
．６２５マイクロ秒、５０．６２５マイクロ秒、５０．
５００マイクロ秒、５０．６２５マイクロ秒、５０．６
２５マイクロ秒等の相互間隔で、ｉ分周器１５ｉに供給
される。

この連続が続くと、２つの連続パルス間の時間の平均値
は５０５７８１２５マイクロ秒であり、残留値カウンタ
のビットｂ１゜ｂ２．ｂ３が省略されない場合には、平
均して同じ結果が得られる。

一分周器１５ｉによって発生さ１ れる周波数は、２Ｘ５ｏ、５□８□２５−９．８８６Ｋ
Ｈｚである。

【図面の簡単な説明】

第１図はｍ個のソナー受信機チャネルの方向およびこれ
らチャネルがｎ個のグループにまとめられる状態を示す
図、第２図はソナー受信機チャネルの一部を示すブロッ
ク線図、第３図は本発明デジタル制御発振器のブロック
線図である。 １・・・・・・前置増１福器、２・・・・・・混合器、
３・・・・・・ローパスフィルタ、４・・・・・・デジ
タル制御発振器、５，７・・・・・・ライン、６・・・
・・・メモリ、８・・・・・・制御装置、９・・・・・
・デジタルフィードバック回路、１０・・・・・・加算
回路、１１・・・・・・減算回路、１２・・・・・・作
業用メモリ、１３・・・・・・スイッチ、１４ ・
・・・・・残留値カラン−ｎ り、１５ ・・・・・・分周器。 −ｎ

Claims (1)

1. 【特許請求の範囲】 １ 発生すべき周波数ｆ・−一部に対応する半周ｔ
   ２Ｔ。 期Ｔｉ（ｉ＝１，２・・・ｎ）を記憶するメモリと、こ
   のメモリに接続されたデジタルフィードバック回路と、
   制御装置と、残留値カウンタとを具え、このフィードバ
   ック回路は、前記のメモリに接続された加算回路と、こ
   の加算回路に接続された減算回路と、この減算回路に接
   続され且つその出力が前記の加算回路、制御装置およ・
   び残留値カウンタに接続された作業用メモリとからなり
   、前記のフィードバック回路と制御装置は、メモリから
   取出された半周期をそれぞれタイムシェアリングに基づ
   いて一定時間値τだけ繰り返し減少させ、得られた残留
   値が、Δ＋１１＝Ｔｉ ｋ・、 τ〈τと１ なるとすぐに（ここにｋｌ ｙ １は整数である）、前
   記残留値をタイムシェアリングに基づいて対応半周期Ｔ
   ｉだけ増加させ、このように増加されたそれぞれの値を
   一定時間値τだけ繰り返し減少させ、Ｔｉの増加および
   τの繰り返し減少の過程が３回行なわれた後には、残留
   値は、Δｉ 、ｊ＝Ｔｉ＋Δｉｔｊ ｓ ｋｉｙＪ
   τと表わすことができ、かつ、ｋｉ、ｊはＯくΔｉ、」
   〈τが成り立つほどに大きく、前記デジタルフィードバ
   ック回路をｎ個の残留値カウンタに接続し、これら各カ
   ウンタは、残留値列Δｉ、ｊが供給され、残留値列から
   １つの残留値が書込まれた後にカウンタのカウントダウ
   ンにより一定値に達すると、カウンタに接続された回路
   に１つの信号を供給し、この回路が供給されたこれら信
   号を周波数ｆｉの方形波信号に変換し、さりに前記の制
   御装置は、０＜Δｉ、ｊくτを確定すると、次の半周期
   Ｔｉを前記デジタルフィードバック回路に供給さするこ
   とを特徴とするデジタル制御発振器。