JPS59135525A - 初期化プログラムロ−デイング方式 - Google Patents
初期化プログラムロ−デイング方式Info
- Publication number
- JPS59135525A JPS59135525A JP966083A JP966083A JPS59135525A JP S59135525 A JPS59135525 A JP S59135525A JP 966083 A JP966083 A JP 966083A JP 966083 A JP966083 A JP 966083A JP S59135525 A JPS59135525 A JP S59135525A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- initialization program
- data
- routine
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマイクロプログラム制御方式の情報処理装置に
係シ、電源投入時に初期化プログラムを主記憶装置にロ
ードする初期化ゾログラムローディング方式に関する。
係シ、電源投入時に初期化プログラムを主記憶装置にロ
ードする初期化ゾログラムローディング方式に関する。
この種の情報処理装置では、一般に第１図に示されるよ
うに初期化プログラムが固定記憶されているＲＯＭ Ｉ
Ｊを備えた初期化グログラムローダ（以下、ＩＰＬと
称する）１２が入出力機器の一つとして入出力バス１３
に接続されている。
うに初期化プログラムが固定記憶されているＲＯＭ Ｉ
Ｊを備えた初期化グログラムローダ（以下、ＩＰＬと
称する）１２が入出力機器の一つとして入出力バス１３
に接続されている。
このＩＰＬ １２から主記憶装置（以下、ＭＭと称する
）１４への初期化プログラムのローディングは次のよう
に行なわれる。まず電源が投入されると各種マイクロプ
ログラムが格納されている制御記憶１５の特定番地が指
定され、初期化プログラムローディングルーチン（以下
、ＩＰＬルーチンと称する）が起動される。マイクロプ
ロセッサ１６は当該ＩＰＬルーチンを実行し、ＩＰＬ１
２の機器アドレスとアドレス信号とを入出力パス１３の
それぞれデータラインＪ７、コントロールライン１８に
送出する。ＩＰＬ １２には機器アドレス検出回路１９
が設けられておシ、当該機器アドレス検出回路ノ９によ
ってマイクロゾロセッサ１６から転送された機器アドレ
スが自身のアト、レスに一致するか否かの検出が行なわ
れる。そして一致が検出されるとコマンドレジスタ２０
が有効となシ、続いてマイクロプロセッサ１６から転送
される初期化プログラムローディングを示すコマンドが
コマンド信号に応じて当該コマンドレジスタ２０にセッ
トされる。
）１４への初期化プログラムのローディングは次のよう
に行なわれる。まず電源が投入されると各種マイクロプ
ログラムが格納されている制御記憶１５の特定番地が指
定され、初期化プログラムローディングルーチン（以下
、ＩＰＬルーチンと称する）が起動される。マイクロプ
ロセッサ１６は当該ＩＰＬルーチンを実行し、ＩＰＬ１
２の機器アドレスとアドレス信号とを入出力パス１３の
それぞれデータラインＪ７、コントロールライン１８に
送出する。ＩＰＬ １２には機器アドレス検出回路１９
が設けられておシ、当該機器アドレス検出回路ノ９によ
ってマイクロゾロセッサ１６から転送された機器アドレ
スが自身のアト、レスに一致するか否かの検出が行なわ
れる。そして一致が検出されるとコマンドレジスタ２０
が有効となシ、続いてマイクロプロセッサ１６から転送
される初期化プログラムローディングを示すコマンドが
コマンド信号に応じて当該コマンドレジスタ２０にセッ
トされる。
これによ＃）、ＲＯＭＩＩのアドレスを指定するアドレ
スカウンタ２ノがリセットされる。次にマイクロプロセ
ッサ１６からリードコマンドかり−Ｆ信号と共に転送さ
れる。このリードコマンＰはコマンドレジスタ２０にセ
ットされる。これによシ出力ｆ−ト２ｊが開きアドレス
カウンタ２ノで指定されたＲＯＭ Ｊ １のアドレス位
置から読み出されるプログラムが入出力パス１３（のデ
ータライン１７）上に送出される。また、アドレスカウ
ンタ２ノは所定タイミングでカウントアツプされ、次の
アドレスを指定する。マイクロゾロセッサ１６は入出力
パス１３上のプログラムを渡り込み、メモリパス２３を
介してＭＭ１４に転送することによシ初期化プログラム
のローディングを行なう。
スカウンタ２ノがリセットされる。次にマイクロプロセ
ッサ１６からリードコマンドかり−Ｆ信号と共に転送さ
れる。このリードコマンＰはコマンドレジスタ２０にセ
ットされる。これによシ出力ｆ−ト２ｊが開きアドレス
カウンタ２ノで指定されたＲＯＭ Ｊ １のアドレス位
置から読み出されるプログラムが入出力パス１３（のデ
ータライン１７）上に送出される。また、アドレスカウ
ンタ２ノは所定タイミングでカウントアツプされ、次の
アドレスを指定する。マイクロゾロセッサ１６は入出力
パス１３上のプログラムを渡り込み、メモリパス２３を
介してＭＭ１４に転送することによシ初期化プログラム
のローディングを行なう。
このように従来の方式では、どんなに小規模のＩＰＬで
あっても、入出カバスインタフエースを必要とし、初期
化プログラムが固定記憶されているＲＯＭのほかに機器
アドレス検出回路、コマンドレジスタ、ＲＯＭに対する
アドレスカウンタ、出力ｒ−トなど各種の−・−Ｐウェ
アが必要となる欠点があった。
あっても、入出カバスインタフエースを必要とし、初期
化プログラムが固定記憶されているＲＯＭのほかに機器
アドレス検出回路、コマンドレジスタ、ＲＯＭに対する
アドレスカウンタ、出力ｒ−トなど各種の−・−Ｐウェ
アが必要となる欠点があった。
本発明は上記事情に鑑みてなされたもので、その目的は
、初期化プログラムのローディングのための特別のハー
ドウェアを用いることが不要となる初期化プログラムロ
ーディング方式を提供することにある。
、初期化プログラムのローディングのための特別のハー
ドウェアを用いることが不要となる初期化プログラムロ
ーディング方式を提供することにある。
本発明は初期化プログラムをＭＭ（主記憶装置）にロー
ドするためのＩＰＬルーチン（初期化プログラムローデ
ィングルーチン）が初期化プログラムをイミーディエッ
トデータとして分割所有するロードマイクロ命令群を含
むマイクロプログラムの形で格納されている制御記憶を
設け、上記ＩＰＬルーチンにおいて上記ロードマイクロ
命令中の上記イミーディエットデータを当該命令で指定
されたレジスタにローＰし、当該レジスタの内容を直接
または間接に上記ＭＭに転送して当該ＭＭに書き込むこ
とによシ、ＩＰＬルーチン中にイミーディエットｒ−夕
として分割配置された初期化プログラムをＭＭにロード
・するようにしたものである。 ゛ 〔発明の実施例〕 以下、本発明の一実施例を図面を参照して説明する。第
２図は本発明が適用されるマイクロプログラム制御方式
の情報処理装置の構成を示すもので、１０１はマイクロ
プロセッサである。
ドするためのＩＰＬルーチン（初期化プログラムローデ
ィングルーチン）が初期化プログラムをイミーディエッ
トデータとして分割所有するロードマイクロ命令群を含
むマイクロプログラムの形で格納されている制御記憶を
設け、上記ＩＰＬルーチンにおいて上記ロードマイクロ
命令中の上記イミーディエットデータを当該命令で指定
されたレジスタにローＰし、当該レジスタの内容を直接
または間接に上記ＭＭに転送して当該ＭＭに書き込むこ
とによシ、ＩＰＬルーチン中にイミーディエットｒ−夕
として分割配置された初期化プログラムをＭＭにロード
・するようにしたものである。 ゛ 〔発明の実施例〕 以下、本発明の一実施例を図面を参照して説明する。第
２図は本発明が適用されるマイクロプログラム制御方式
の情報処理装置の構成を示すもので、１０１はマイクロ
プロセッサである。
１０２は各種マイクロプログラムが格納されているＲＯ
Ｍ構成の制御記憶、１０３は当該マイクロプログラムの
一つであるＩＰＬルーチンである。
Ｍ構成の制御記憶、１０３は当該マイクロプログラムの
一つであるＩＰＬルーチンである。
このＩＰＬルーチン１０３は初期化プログラムをずｂ
イミーディエットデータとして例えば８ビット単位で分
割所有するロードマイクロ命令群を含むマイクロプログ
ラムでアシ、従来例で示したＩＰＬルーチンとは全く異
なる。但し、電源投入時に起動される点は従来例と同じ
である。１０４はマイクロゾロセッサ１０ノから制御記
憶１０２に対するアドレス（マイクロプログラムアドレ
ス、ＲＯＭアドレス）が導かれるＲＯＭアドレスライン
、１０５は制御記憶１０２から読み出されるマイクロ命
令をマイクロプロセッサ１０ノに導く例えば２０ビツト
のＲＯＭデータラインである。１０６は各種プログラム
、データなどが格納されるＭＭ（主記憶装置）、１０７
はマイク−プロセッサ１０ノとＭＭ１０６などを結合す
るメモリパスである。メモリパス１０７のデータライン
は例えば１６ビツト（２バイト）である。
割所有するロードマイクロ命令群を含むマイクロプログ
ラムでアシ、従来例で示したＩＰＬルーチンとは全く異
なる。但し、電源投入時に起動される点は従来例と同じ
である。１０４はマイクロゾロセッサ１０ノから制御記
憶１０２に対するアドレス（マイクロプログラムアドレ
ス、ＲＯＭアドレス）が導かれるＲＯＭアドレスライン
、１０５は制御記憶１０２から読み出されるマイクロ命
令をマイクロプロセッサ１０ノに導く例えば２０ビツト
のＲＯＭデータラインである。１０６は各種プログラム
、データなどが格納されるＭＭ（主記憶装置）、１０７
はマイク−プロセッサ１０ノとＭＭ１０６などを結合す
るメモリパスである。メモリパス１０７のデータライン
は例えば１６ビツト（２バイト）である。
第３図はＩＰＬルーチン１０３を構成する各種マイクロ
命令のフォーマットを示すものであシ、（、）はイミー
ディエットロードマイクロ命令、（ｂ）はイミーディエ
ットロジカルシフトマイクロ命令、（ｃ）はＯＲマイク
ロ命令、（ｄ）はＡＤＤマイクロ命令のフォーマ、トで
ある。図中、Ｌ、ＧＬＩ。
命令のフォーマットを示すものであシ、（、）はイミー
ディエットロードマイクロ命令、（ｂ）はイミーディエ
ットロジカルシフトマイクロ命令、（ｃ）はＯＲマイク
ロ命令、（ｄ）はＡＤＤマイクロ命令のフォーマ、トで
ある。図中、Ｌ、ＧＬＩ。
ＯＲ、ＡＤＤはこれら（ａ）〜（ｄ）の各マイクロ命令
のｏｐフィールド（オペレージロンフィールド、ファン
クションフィールド）の内容を記号で示したものである
。また、Ｄはディスティネーションレジスタ、Ｓはソー
スレジスタ、■はイミーディエットデータを示す。更に
Ｅは拡張部で、ＭＷ（メモリライト）の機能指定などが
可能なフィールドである。なお、上記（ａ）〜（ｄ）の
各マイクロ命令を記号命令（−一モニック）の形で表現
すると、イミーディエットマイクロ命令ハＬ Ｄ、Ｉ
となシ、イξ−ディエツトロジカルシフトマイクロ命令
はＧＬＩ Ｄ 、 Ｉ となる。このＧＬＩマイクロ
命令における工はシフト数を示す。
のｏｐフィールド（オペレージロンフィールド、ファン
クションフィールド）の内容を記号で示したものである
。また、Ｄはディスティネーションレジスタ、Ｓはソー
スレジスタ、■はイミーディエットデータを示す。更に
Ｅは拡張部で、ＭＷ（メモリライト）の機能指定などが
可能なフィールドである。なお、上記（ａ）〜（ｄ）の
各マイクロ命令を記号命令（−一モニック）の形で表現
すると、イミーディエットマイクロ命令ハＬ Ｄ、Ｉ
となシ、イξ−ディエツトロジカルシフトマイクロ命令
はＧＬＩ Ｄ 、 Ｉ となる。このＧＬＩマイクロ
命令における工はシフト数を示す。
また、ＯＲマイクロ命令はＯＤ、Ｉとな、ｐ、Ａｎｎマ
イクロ命令はＡ Ｄ、Ｉとなる。更にＯＲマイクロ命
令において拡張部ＥでＭＷ（メモリライト）指定されて
いる場合には、ＯＤ、Ｉ、ＭＷと表現される。
イクロ命令はＡ Ｄ、Ｉとなる。更にＯＲマイクロ命
令において拡張部ＥでＭＷ（メモリライト）指定されて
いる場合には、ＯＤ、Ｉ、ＭＷと表現される。
次に本発明の一実施例の動作を第４図のフローチャート
を参照して説明する。まず電源が投入されるとマイクロ
プロセッサ１０１は制御記憶１０２に格納されているＩ
ＰＬルーチン１０３の先頭アドレスを示すＲＯＭアドレ
スをＲＯＭアドレスライン１０４を介して制御記憶１０
２に出力する。これによＪ７１ＰＬケンノθ３の５１マ
イクロ命令が制御記憶１０２からマイクロアロセッサ１
０ノに読み出され、第４図のフローチャートに示される
ようにＩＰＬルーチンｉｏｓが開始される。このＩＰＬ
ルーチン１０３では、１ｆ−ｒイクロプロセッサ１０１
内の図示せぬＰＳＷ（Ｐｒｏｇｒａｍ ５ｔａｔｕｓ
Ｗｏｒｄ ）に初期化プログラムに対応したノログラム
ステータスをセットする処理（ステップＳ７）が行なわ
れる。次に、マイクロプロセッサ１０ノ内の図示せぬロ
ケ−シロンカウンタ（以下、ＬＯＣと称する）に、初期
化プログラムのプログラムスタート番地をセットする処
理（ステップＳ２）が行なわれる。そして、このプログ
ラムスタート番地に相当するＭＭＪＯ６のアドレス位置
より初期化プログラムを書き込む処理が次の手順で行な
われる。まず、上記プログラムスタート番地をマイクロ
プロセッサ１０ノ内の図示せぬメモリアーレスレジスタ
（以下、ＭＡＲと称する）にセットする処理（ステップ
Ｓ３）が行なわれる。次にＭＡＲで示されるＭＭ１’０
６のアドレス位置に書き込むべき初期化プログラムをマ
イクロプロセッサ１０ノ内の図示せぬメモリデータレジ
スタ（以下、ＭＤＲと称する）にセットし、しかる後Ｍ
ＤＨの内容をＭＡＲで示されるＭＭ１０６のアドレス位
置に書き込む処理（ステップ８４）が行なわれる。続い
てＭＡＲの内容を更新する処理（ステップ８５）が行な
われる。本実施例ではＭＭノ０６に対するデータ書き込
みは２バイト（１６ビツト）単位で行なわれるため、ス
テラ７’Ｓ５ではＭＡＲの内容は＋２される。以後、ス
テップＳ４．Ｓ５が繰シ返されることによ、９、ＭＭ１
０６の上記プログラムスタート番地から始まる所定領域
に、工ＰＬルーチン１０３の（イミーディエット）ロー
ドマイクロ命令群中にイミーディエットデータとして分
割配置されている初期化プログラムがロードされる。
を参照して説明する。まず電源が投入されるとマイクロ
プロセッサ１０１は制御記憶１０２に格納されているＩ
ＰＬルーチン１０３の先頭アドレスを示すＲＯＭアドレ
スをＲＯＭアドレスライン１０４を介して制御記憶１０
２に出力する。これによＪ７１ＰＬケンノθ３の５１マ
イクロ命令が制御記憶１０２からマイクロアロセッサ１
０ノに読み出され、第４図のフローチャートに示される
ようにＩＰＬルーチンｉｏｓが開始される。このＩＰＬ
ルーチン１０３では、１ｆ−ｒイクロプロセッサ１０１
内の図示せぬＰＳＷ（Ｐｒｏｇｒａｍ ５ｔａｔｕｓ
Ｗｏｒｄ ）に初期化プログラムに対応したノログラム
ステータスをセットする処理（ステップＳ７）が行なわ
れる。次に、マイクロプロセッサ１０ノ内の図示せぬロ
ケ−シロンカウンタ（以下、ＬＯＣと称する）に、初期
化プログラムのプログラムスタート番地をセットする処
理（ステップＳ２）が行なわれる。そして、このプログ
ラムスタート番地に相当するＭＭＪＯ６のアドレス位置
より初期化プログラムを書き込む処理が次の手順で行な
われる。まず、上記プログラムスタート番地をマイクロ
プロセッサ１０ノ内の図示せぬメモリアーレスレジスタ
（以下、ＭＡＲと称する）にセットする処理（ステップ
Ｓ３）が行なわれる。次にＭＡＲで示されるＭＭ１’０
６のアドレス位置に書き込むべき初期化プログラムをマ
イクロプロセッサ１０ノ内の図示せぬメモリデータレジ
スタ（以下、ＭＤＲと称する）にセットし、しかる後Ｍ
ＤＨの内容をＭＡＲで示されるＭＭ１０６のアドレス位
置に書き込む処理（ステップ８４）が行なわれる。続い
てＭＡＲの内容を更新する処理（ステップ８５）が行な
われる。本実施例ではＭＭノ０６に対するデータ書き込
みは２バイト（１６ビツト）単位で行なわれるため、ス
テラ７’Ｓ５ではＭＡＲの内容は＋２される。以後、ス
テップＳ４．Ｓ５が繰シ返されることによ、９、ＭＭ１
０６の上記プログラムスタート番地から始まる所定領域
に、工ＰＬルーチン１０３の（イミーディエット）ロー
ドマイクロ命令群中にイミーディエットデータとして分
割配置されている初期化プログラムがロードされる。
次に、上述したＩＰＬルーチンｉｏｓの実行について第
５図および第６図のマイクロプログラム例を参照して詳
細に説明する。第５図はマイクロプロセッサ１０１内部
のＰＳＷ 、 ＬＯＣ、ＭＡＲにデータをセットするだ
めのマイクロプログラム例で、第４図のステップＳ１．
８２．８３に対応するものである。このマイクロプログ
ラムは第５図から明らかなようにＬマイクロ命令と、Ｇ
ＬＩマイクロ命令と、Ｌマイクロ命令と、ＯＲマイクロ
命令の４マイクロ命令から成っている。
５図および第６図のマイクロプログラム例を参照して詳
細に説明する。第５図はマイクロプロセッサ１０１内部
のＰＳＷ 、 ＬＯＣ、ＭＡＲにデータをセットするだ
めのマイクロプログラム例で、第４図のステップＳ１．
８２．８３に対応するものである。このマイクロプログ
ラムは第５図から明らかなようにＬマイクロ命令と、Ｇ
ＬＩマイクロ命令と、Ｌマイクロ命令と、ＯＲマイクロ
命令の４マイクロ命令から成っている。
まず先行するＬマイクロ命令が制御記憶１０２から読み
出されると、マイクロプロセッサ１０ノはＤＪレジスタ
（Ｄフィールドで指定されるレジスタ）へ８ビツトのＩ
１データ（エフイールドで指定されるデータ）をセット
する。ここでＤＪレジスタはステップＳノの場合ＰＳＷ
であシ、ステラｆｓ２の場合ＬＯＣであシ、ステップＳ
３の場合ＭＡＲであるようにあらかじめプログラムされ
ている。同様に工１データは、７″ログラムステータス
、プログラムスタート番地、同じくプログラムスタート
番地の上位８ビツトである。
出されると、マイクロプロセッサ１０ノはＤＪレジスタ
（Ｄフィールドで指定されるレジスタ）へ８ビツトのＩ
１データ（エフイールドで指定されるデータ）をセット
する。ここでＤＪレジスタはステップＳノの場合ＰＳＷ
であシ、ステラｆｓ２の場合ＬＯＣであシ、ステップＳ
３の場合ＭＡＲであるようにあらかじめプログラムされ
ている。同様に工１データは、７″ログラムステータス
、プログラムスタート番地、同じくプログラムスタート
番地の上位８ビツトである。
Ｌマイクロ命令が実行されると、ＧＬＩマイクロ命令が
読み出される。マイクロプロセッサ１０ノはとのＧＬＩ
マイクロ命令によシ、上記ＤＩレジスタの内容を８ビツ
ト左シフトする。次に後続するＬマイクロ命令が読み出
されると、マイクロプロセッサ１０ノはこのＬマイクロ
命令によｐ、Ｄ２レジスタ（Ｄフィールドで指定される
レジスタ）へ８ビツトの工２データ（エフイールドで指
定されるデータ）をセットする。ここでＤ２レジスタは
マイクロプロセッサ１０１内部の例えばワーキングレジ
スタ（図示せず）の一つである。またＩ２データは、プ
ログラムステータス、プログラムスタート番地、同じく
プログラムスタート番地の残シ（下位）８ビツトで−あ
る。上記後続するＬマイクロ命令が実行されると、ＯＲ
マイクロ命令が読み出される。マイクロプロセッサノＯ
ノはＤルジスタ（Ｄフィールドで指定されるレジスタ）
の内容とＤ２レジスタ（Ｓフィールドで指定されるレジ
哀夕）の内容とを組み合せたデータ、すなわち工１デー
タとＩ２データとを組み合せた１６ビツトデータをＤＩ
レジスタにセットする。このように、第５図のマイクロ
プログラムを実行することによシ、Ｐｓｗへのプログラ
ムステータスのセット、ＬＯＧへのプログラムスタート
番地のセット、ＭＡＲへの同シくゾログラムスタート番
地のセットが行なわれる。なお、マイクロ命令内のエフ
イールドで指定できるデータ長がセットすべきデータの
データ長に一致するシステムであれば、１つのＬマイク
ロ命令だけでＰＳＷ、 ＬＯＣ，ＭＡＲにデータをセッ
トすることができることは勿論である。また、例えば３
２ビツト（６４ビツト）のデータをセットする場合には
、上述のＬマイクロ命令とＧＬＩマイクロ命令とを繰シ
返して、２４ビツト（５８ビツト）のデータセットを行
なった後に、上述した後続するＬマイクロ命令とＯマイ
クロ命令とを実行すればよい。
読み出される。マイクロプロセッサ１０ノはとのＧＬＩ
マイクロ命令によシ、上記ＤＩレジスタの内容を８ビツ
ト左シフトする。次に後続するＬマイクロ命令が読み出
されると、マイクロプロセッサ１０ノはこのＬマイクロ
命令によｐ、Ｄ２レジスタ（Ｄフィールドで指定される
レジスタ）へ８ビツトの工２データ（エフイールドで指
定されるデータ）をセットする。ここでＤ２レジスタは
マイクロプロセッサ１０１内部の例えばワーキングレジ
スタ（図示せず）の一つである。またＩ２データは、プ
ログラムステータス、プログラムスタート番地、同じく
プログラムスタート番地の残シ（下位）８ビツトで−あ
る。上記後続するＬマイクロ命令が実行されると、ＯＲ
マイクロ命令が読み出される。マイクロプロセッサノＯ
ノはＤルジスタ（Ｄフィールドで指定されるレジスタ）
の内容とＤ２レジスタ（Ｓフィールドで指定されるレジ
哀夕）の内容とを組み合せたデータ、すなわち工１デー
タとＩ２データとを組み合せた１６ビツトデータをＤＩ
レジスタにセットする。このように、第５図のマイクロ
プログラムを実行することによシ、Ｐｓｗへのプログラ
ムステータスのセット、ＬＯＧへのプログラムスタート
番地のセット、ＭＡＲへの同シくゾログラムスタート番
地のセットが行なわれる。なお、マイクロ命令内のエフ
イールドで指定できるデータ長がセットすべきデータの
データ長に一致するシステムであれば、１つのＬマイク
ロ命令だけでＰＳＷ、 ＬＯＣ，ＭＡＲにデータをセッ
トすることができることは勿論である。また、例えば３
２ビツト（６４ビツト）のデータをセットする場合には
、上述のＬマイクロ命令とＧＬＩマイクロ命令とを繰シ
返して、２４ビツト（５８ビツト）のデータセットを行
なった後に、上述した後続するＬマイクロ命令とＯマイ
クロ命令とを実行すればよい。
第６図はマイクロプロセッサ１０ノ内部のＭＤＲにデー
タをセットして当該ＭＤＲの内容をＭＭｊ０６に書き込
み（第４図のステラ７°Ｓ４に対応）、シかる後ＭＡＲ
の内容を更新（＋２）する（第４図のステラｆＳ５に対
応）だめのマイクロノログラ文例である。このマイクロ
プログラムは前述した第５図のマイクロプログラムト同
様のマイクロプログラム（Ｌマイクロ命令と、ＧＬＩマ
イクロ命令と、Ｌマイクロ命令と、ＯＲマイクロ命令の
４マイクロ命令）とＡＤＤマイクロ命令とから成ってい
る。明らかなように第６図における先行するＬマイクロ
命令、ＧＬＩマイクロ命令および−ＯＲマイクロ命令の
Ｄフィールドで指定されるレジスタはＭＤＲとなってい
る必要がある。また、１１．１２データは１回のデータ
転送でＭＭＪＯ６に書き込まれる初期化プログラムのそ
れぞれ上位８ビツト、下位８ビツトである。第６図のＯ
Ｒマイクロ命令の特徴は、拡張部ＥでＭＷ（メモリライ
ト）を指定していると３とである。このＯＲマイクロ命
令が実行されると、前述したＰＳＷ、 ＬＯＣ，ＭＡＲ
へのデータセットの場合と同様に工１データとＩ２デー
タとを組み合せた１６ビツトデータ（初期化プログラム
）がＭＤＲにセットされ、しかる後ＭＤＨの内容がＭＡ
Ｒで指定されるＭＭ１０６のアドレス位置に書き込まれ
る。そして、ＭＷ指定のＯＲマイクロ命令が実行される
と、ＡＤＤマイクロ命令が読み出される。このＡＤＤマ
イクロ命令のＤフィールドではＭＡＲが指定されている
。またエフイールドには「２」が設定されている。
タをセットして当該ＭＤＲの内容をＭＭｊ０６に書き込
み（第４図のステラ７°Ｓ４に対応）、シかる後ＭＡＲ
の内容を更新（＋２）する（第４図のステラｆＳ５に対
応）だめのマイクロノログラ文例である。このマイクロ
プログラムは前述した第５図のマイクロプログラムト同
様のマイクロプログラム（Ｌマイクロ命令と、ＧＬＩマ
イクロ命令と、Ｌマイクロ命令と、ＯＲマイクロ命令の
４マイクロ命令）とＡＤＤマイクロ命令とから成ってい
る。明らかなように第６図における先行するＬマイクロ
命令、ＧＬＩマイクロ命令および−ＯＲマイクロ命令の
Ｄフィールドで指定されるレジスタはＭＤＲとなってい
る必要がある。また、１１．１２データは１回のデータ
転送でＭＭＪＯ６に書き込まれる初期化プログラムのそ
れぞれ上位８ビツト、下位８ビツトである。第６図のＯ
Ｒマイクロ命令の特徴は、拡張部ＥでＭＷ（メモリライ
ト）を指定していると３とである。このＯＲマイクロ命
令が実行されると、前述したＰＳＷ、 ＬＯＣ，ＭＡＲ
へのデータセットの場合と同様に工１データとＩ２デー
タとを組み合せた１６ビツトデータ（初期化プログラム
）がＭＤＲにセットされ、しかる後ＭＤＨの内容がＭＡ
Ｒで指定されるＭＭ１０６のアドレス位置に書き込まれ
る。そして、ＭＷ指定のＯＲマイクロ命令が実行される
と、ＡＤＤマイクロ命令が読み出される。このＡＤＤマ
イクロ命令のＤフィールドではＭＡＲが指定されている
。またエフイールドには「２」が設定されている。
したがってとのＡＤＤマイクロ命令によｊ５、ＭＡＲに
２を加算し、その加算結果ＭＡＲ＋ ２をＭＡＲにセッ
トする処理（第４図のステツノ８５）が行なわれる。す
なわち、ＭＡＲの内容が、次の初期化プログラム（１６
ビツト）を書き込むべきＭＭ１０６内アドレスに更新さ
れる。なお、マイクロ命令内のエフイールドで指定でき
るデータ長がＭＭ１０６への書き込みデータ長に一致す
るシステムであれば、初期化プログラムのＭＭ１０６へ
の書き込みは、ＭＤＲに初期化プログラムをセットする
Ｌマイクロ命令と、ＭＡＲの内容のインクリメントを指
定するコマンド型命令であって、その拡張部ＥでＭＷを
指定するコマンド型命令とを用いるだけでよい。
２を加算し、その加算結果ＭＡＲ＋ ２をＭＡＲにセッ
トする処理（第４図のステツノ８５）が行なわれる。す
なわち、ＭＡＲの内容が、次の初期化プログラム（１６
ビツト）を書き込むべきＭＭ１０６内アドレスに更新さ
れる。なお、マイクロ命令内のエフイールドで指定でき
るデータ長がＭＭ１０６への書き込みデータ長に一致す
るシステムであれば、初期化プログラムのＭＭ１０６へ
の書き込みは、ＭＤＲに初期化プログラムをセットする
Ｌマイクロ命令と、ＭＡＲの内容のインクリメントを指
定するコマンド型命令であって、その拡張部ＥでＭＷを
指定するコマンド型命令とを用いるだけでよい。
以上詳述したように本発明によれば初期化プログラムを
イミーデイエットデータとして分割所有するロードマイ
クロ命令群を含むＩＰＬルーチンを制御記憶に持たせる
ことにより、初期化プログラムのローディングのだめの
特別の７・−ドウエアを不要とすることができる。
イミーデイエットデータとして分割所有するロードマイ
クロ命令群を含むＩＰＬルーチンを制御記憶に持たせる
ことにより、初期化プログラムのローディングのだめの
特別の７・−ドウエアを不要とすることができる。
第１図は従来例を示すブロック構成図、第２図は本発明
の一実施例を示すブロック構成図、第３図は上記実施例
で適用されるマイクロ命令のフォーマットを示す図、第
４図は動作を説明するだめのフローチャート、第５図お
よび第６図は上記フローチャートに関連するマイクロ！
ローダラム例を示す図である。 １０１・・・マイクロプロセッサ、１０２・・・制御記
憶、１０３・・・ＩＰＬ （初期化プログラムローディ
ング）ルーチン、１０６・・・主記憶装置（ＭＭ ）。
の一実施例を示すブロック構成図、第３図は上記実施例
で適用されるマイクロ命令のフォーマットを示す図、第
４図は動作を説明するだめのフローチャート、第５図お
よび第６図は上記フローチャートに関連するマイクロ！
ローダラム例を示す図である。 １０１・・・マイクロプロセッサ、１０２・・・制御記
憶、１０３・・・ＩＰＬ （初期化プログラムローディ
ング）ルーチン、１０６・・・主記憶装置（ＭＭ ）。
Claims (1)
- マイクロプログラム制御方式の情報処理装置において、
初期化プログラムをイミーデイエットデータとして分割
所有するロードマイクロ命令群を有する初期化プログラ
ムローディングルーチンを含む各種マイクロプログラム
が格納され、電源投入時に当該初期化プログラムローデ
ィングルーチンが起動される制御記憶と、上記初期化プ
ログラムローディングルーチンで上記ロードマイクロ命
令中の上記イミーディエットデータを当該命令で指定さ
れたレジスタにロードし、当該レジスタの内容を直接ま
たは間接に主記憶装置に転送して当該主記憶装置に書き
込む手段とを具備し、上記初期化プログラムローディン
グルーチン中に置かれた初期化プログラムが上記主記憶
装置にロードされるように構成されていることを特徴と
する初期化プログラムローディング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP966083A JPS59135525A (ja) | 1983-01-24 | 1983-01-24 | 初期化プログラムロ−デイング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP966083A JPS59135525A (ja) | 1983-01-24 | 1983-01-24 | 初期化プログラムロ−デイング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135525A true JPS59135525A (ja) | 1984-08-03 |
Family
ID=11726359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP966083A Pending JPS59135525A (ja) | 1983-01-24 | 1983-01-24 | 初期化プログラムロ−デイング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135525A (ja) |
-
1983
- 1983-01-24 JP JP966083A patent/JPS59135525A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6017539A (ja) | エミユレ−シヨン方式 | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPS645330B2 (ja) | ||
| CN113311931B (zh) | 一种方便iap的双复位向量8位mcu架构及其方法 | |
| JPS59135525A (ja) | 初期化プログラムロ−デイング方式 | |
| JPS6329868A (ja) | Ｄｍａコントロ−ラ | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPH0192843A (ja) | データ処理装置 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS59123936A (ja) | 移動制御方式 | |
| JPS62120542A (ja) | 情報処理装置 | |
| EP0280523A2 (en) | Computer system conversion apparatus | |
| JP2507789B2 (ja) | 仮想計算機の論理シミュレ―ション処理方式 | |
| KR100436003B1 (ko) | 디바이스드라이버적재방법 | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| JPS595354A (ja) | デ−タ処理装置 | |
| JPS6250854B2 (ja) | ||
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPS6217840A (ja) | 属性フラグによるマイクロプログラム制御方式 | |
| JPS5994288A (ja) | 自動ペ−ジサイズ選択方式 | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPS5936838A (ja) | インタフエ−ス制御方式 | |
| JPS6334644A (ja) | 機能レベルシミユレ−タ | |
| JPS5954091A (ja) | 電子計算機 | |
| JPH05181670A (ja) | マイクロプログラム方式計算機 |