JPS5913665Y2 - エンベロ−プ波形発生器 - Google Patents

Description

【考案の詳細な説明】 この考案は、テ゛イジタル技術を利用した電子楽器のエ
ンベロープ波形発生器に関し、特に立上り、立下りが不
規則に変化するエンベロープ波形信号を発生するエンベ
ロープ波形発生器に関する。

一般に電子楽器においては、鍵盤部の押鍵操作に伴ない
発生されるキーオン信号でエンベロープ波形発生器を駆
動してエンベロープ波形信号を発生させ、該エンベロー
プ波形信号で操作鍵に対応する楽音信号（音源信号）の
キーイングを行い、これにより所望の楽音を発生させる
ようになっている。

このようなエンベロープ波形発生器としては、従来から
種々の構成のものが存在するが、最近ではディジタル技
術を利用して所定の演算を実行することによりエンベロ
ープ波形信号を発生するようにしたエンベロープ波形発
生器が提案されている。

従来のこの種のエンベロープ波形発生器にあっては、演
算回路にて規則的な周期で所定値を加算または減算する
演算（たとえば＋１演算、−１演算）が実行される。

このためこの種のエンベロープ波形発生器から得られる
エンベロープ波形信号は、キーオンによりその最小レベ
ルから最大レベルまで時定数をもって規則的に立上り、
またキーオフによってその最大レベルから最小レベルま
で時定数をもって規制的に立下るような波形信号となる
。

ところで、ジャズやロックなどの演奏曲の場合、特に楽
音の立上りを強調し、歯切れのよい演奏音が得られるよ
うにすることが望ましい。

しかしながら上述した従来のエンベロープ波形発生器を
採用した電子楽器では、時定数をもって規則的に立上る
エンベロープ波形信号で楽音信号のキーイングを行って
いるため、発生楽音も時定数をもって規則的に立上るこ
とになり、楽音の立上りが不明瞭で歯切れがわるく、ジ
ャズやロックの演奏においては充分な演奏効果が得られ
なかつた。

この場合、エンベロープ波形信号の立上り時定数を非常
に短かくすることによって楽音の立上りをある程度強調
することは可能であるが、それでも充分満足のゆく演奏
効果は得られなかった。

この考案は上記の点に鑑みなされたもので、その目的と
するところは、立上り、立下りが不規則に変化するエン
ベロープ波形信号を発生するエンベロープ波形発生器を
提供し、これにより特に楽音の立上りが明瞭になり、ア
タック効果の強調された演奏音が得られるようにしたも
のである。

上記の目的を達成するために、この考案では、演算回路
、レジスタおよび演算制御回路とを設け、かつ前記演算
回路とシフトレジスタとの間の接続状態を、特定の少く
とも２ピツＩ・を相互に置換して接続するように構成し
、また前記演算回路に対して、キーオン信号の発生時か
ｔ、前記演算回路の演算結果信号または前記レジスタの
出力信号が１の所定値に達するまでの期間、前記出力信
号に対する加算動作（減算動作）を繰返し実行させると
ともに、キーオン信号の消滅時から前記演算結果信号ま
たは前記レジスタの出力信号が第２の所作定値に達する
までの期間、前記出力信号に対する減算動作（加算動作
）を繰返し実行させるようにし、これにより立上り、立
下りが不規則に変化するエンベロープ波形信号が得られ
るようになっている。

以下、図面を参照してこの考案の一実施例を説明する。

第１図において、アタックパルス発生器１から所定周波
数で発生されるアタックパルスＡＣＰ（このアタックパ
ルスＡＣＰのパルス幅は、後述スるクロックパルスφの
パルス幅と同一とする）は、アンドゲート２に入力され
る。

このアンドゲート２は、図示しない鍵盤回路から押鍵に
ともない発生されるキーオン信号ＫＯＮ（押鍵中は２値
論理レベル“１”信号）および後述する検出信号Ｘ１を
インバータ３により反転した信号Ｘ１によりゲート制御
される。

換言すればこのアンドゲート２は、後述するアタック期
間中動作可能となって前記アタックパルスＡＣＰを通過
させるもので、このときこのアタックパルスＡＣＰは、
オアゲート４を介して加算器５の２ビツト目の第１の加
算入力端Ａ２に送られる。

ディケイパルス発生器６から所定周波数で発生されるデ
ィケイパルスＤＣＰは、アンドゲート７に人力される。

この場合、テ゛イケイパルスＤＣＰの周波数は、前記ア
タックパルスＡＣＰの周波数と異なり、テ゛イケイパル
スＤＣＰの周波数の方がアタックパルスＡＣＰの周波数
より低く選ばれている。

またディケイパルスＤＣＰのパルス幅は、前記クロック
パルスφと同一で゛ある。

アンドゲート７は、前記キーオン信号ＫＯＮをインバー
タ８により反転した信号ＫＯＮおよび後述する検出信号
Ｘ２をインバータ９により反転した信号Ｘ２によりゲー
ト制御される。

換言すればこのアンドゲート７は後述するディケイ期間
中動作可能になって前記ディケイパルスＤＣＰを通過さ
せるもので、このときこのディケイパルスＤＣＰは、オ
アゲート４を介して加算器５の２ビツト目の第１の加算
入力端Ａ２に送られるほかに、３ビツト目〜８ビツト目
の第１の加算入力端Ａ３〜Ａ８に直接送られる。

また加算器５の１ピッｌ−目の第１の加算入力端Ａ１に
は、２値論理レベルの°０“信号が常時供給されている
。

更に加算器５の１〜８ビツト目の第２の加算入力端Ｂ１
〜Ｂ８には、この加算器５の出力端Ｃ１〜Ｃ８に接続さ
れるシフトレジスタ（容量：１ステージ・８ビツト）１
０の各ビットの出力端ＲＯ１〜ＲＯ８からの出力信号Ｃ
Ｌ１〜ＣＬ８が入力されている。

加算器５はその第１の加算入力端Ａ１〜Ａ８に入力され
る信号と第２の加算入力端Ｂ１〜Ｂ８に人力される信号
との加算演算を実行しその加算出力（８ビツトにより表
わされる加算値）Ｑは該加算器５の出力端Ｃ１〜Ｃ８か
ら出力されて前記シフトレジスタ１０に送られる。

ところで、エンベロープ波形信号Ｅの立上りおよび立下
りを不規則に変化させるために、この実施側では、加算
器５の１ビツト目の出力端Ｃ１をシフトレジスタ１０の
３ビツト目の入力端Ｒ■３に接続し、また加算器５の３
ビツト目の出力端Ｃ３をシフトレジスタ１０の１ビツト
目の入力端Ｒ■１に接続している。

加算器５の２ビツト目の出力端Ｃ２および゛４〜８ビッ
ト目の出力端Ｃ４〜Ｃ８は、それぞれシフトレジスタ１
０の２ピ゛ツト目および゛４〜８ビット目の各入力端Ｒ
１□、Ｒ■４〜Ｒ■８に接続されている。

この結果、前記加算値Ｑの１ビツト目と３ビツト目の内
容が互いに置換された信号Ｑ′が前記シフトレジスタ１
０に入力されることになる。

シフトレジスタ１０は入力した信号Ｑ′を一時記憶する
とともに、図示しない発振器から発生するクロツクパル
スφにより駆動されて前記信号Ｑ′を出力端ＲＯ１〜Ｒ
Ｏ８から並列８ビツトの信号ＣＬ１〜ＣＬ８として出力
するもので゛ある。

この信−号ＣＬ４〜ＣＬ８は上述したように加算器５に
帰還されるため、加算器５とシフトレジスタ１０とはア
キュムレータ１１を構成している。

また信号ＣＬ、〜ＣＬｌはエンベロープ波形信号Ｅと称
され、図示しない楽音形成回路に送出される。

シフトレジスタ１０から出力される並列８ビツトの信号
ＣＬ１〜ＣＬ８のうち信号ＣＬ２〜ＣＬ８がアンドゲー
ト１２に入力されている。

アンドゲート１２は、信号ＣＬ２〜ＣＬ８が全て２値論
理レベルの“１“信号のとき“ｌ“信号を出力する。

ここでアンドゲート１２の出力信号を信号Ｘ１とすると
、この信号Ｘ１は前記信号Ｑ′が値ｒ２５４Ｊに達した
ことを表わす検出信号である。

また前記信号ＣＩ、１〜ＣＬ８はともにノアゲート１３
に入力されている。

ノアゲート１３は信号ＣＬ１〜ＣＬ８が全て“０”信号
のとき“１”信号を出力する。

ここでノアゲート１３の出力信号を信号Ｘ２とすると、
この信号Ｘ２は前記信号Ｑ′が値「Ｏ」になったことを
表わす検出信号である。

次に第２図の動作波形図を参照して前記実施例の動作を
説明する。

アタックパルス発生器１およびテ゛イケイパルス発生器
６からは常時、アタックパルスＡＣＰおよびディケイパ
ルスＤＣＰがそれぞれ所定の周波数で発生している。

また鍵（キー）が押鍵される以前は、シフトレジスタ１
０の各ビットの出力信号ＣＬ１〜ＣＬ８の内容は全て“
０”信号となっている。

したがってアンドゲート１２の出力信号である検出信号
Ｘ１は“０”信号、ノアゲート１３の出力信号である検
出信号Ｘ２は“ｌ”信号となっている（第２図ｆ９ｇ参
照）。

更にキーオン信号ＫＯＮは第２図ｅに示すように“０”
信号である。

押鍵開始前における前記各信号Ｘ１．Ｘ２．ＫＯＮの上
述した出力状態によって、アンドゲート２，７はともに
不動作状態であるから、前記アタックパルスＡＣＰまた
はディケイパルスＤＣＰはそれぞれアンドゲート２，７
により阻止され、加算器５に入力されない。

この状態において鍵が押鍵されると、キーオン信号ＫＯ
Ｎが“１”信号となる。

このとき検出信号Ｘ１は“０”信号であるから、アンド
ゲート２が押鍵開始とともに動作可能となる。

なお、アンドゲート７はキーオン信号ＫＯＮが出力中（
“１”信号）は不動作のままである。

このためアタックパルスＡＣＰがアンドゲート２、オア
ゲート４を介して加算器５の２ビツト目の第１の加算入
力端Ａ２に入力されはじめる。

押鍵開始前において、加算器５の第２の各加算入力端Ｂ
１〜Ｂ８に入力される信号ＣＬ１〜ＣＬ８は上述したよ
うに“０゛信号である。

したがって押鍵開始後に最初に出力されるアタックパル
スＡＣＰが加算器５に加えられると、加算器５の加算値
Ｑは２進数表示で”０ＯＯＯＯＯＩＯＪ （１０進数：
２）となる（第２図時刻ｔ１）。

この時刻ｔ１における加算値Ｑのｌビット目、３ビツト
目はともに°“０゛信号であるから、シフトレジスタ１
０に入力される信号Ｑ′も”０ＯＯＯＯＯＩＯＪ （１
０進数：２）である。

シフトレジスタ１０に入力され一時記憶された信号Ｑ′
は並列８ビツトの信号ＣＬ１〜ＣＬ８としてシフトレジ
スタ１０から出力され、加算器５の第２の各加算入力端
Ｂ１〜Ｂ８に送られる。

次に、２発目のアタックパルスＡＣＰが加算器５に加え
られると（第２図時刻ｔ２）、加算値Ｑが２進数表示で
’０ＯＯＯＯ１００Ｊ （１０進数：４）となる。

この加算値Ｑの１ビツト目は°゛０”イ言号、３ビ゛ン
ト目は“ｌ”信号であるから、信号Ｑ′の１ビツト目が
“１”信号、３ビツト目がＯ”信号となり、この結果シ
フトレジスタ１０に入力される信号Ｑ′は、’０ＯＯＯ
ＯＯＯＩＪ （１０進数：１）となる。

このようにアタックパルスＡＣＰが加算器５に加えられ
るたびに、加算器５はその第２の加算入力端Ｂ１〜Ｂ８
に人力されている信号ＣＬ１〜ＣＬ８すなわち信号Ｑ′
に対して「＋２」する加算動作を実行することになる。

そして加算器５から出力されるあらたな加算値Ｑはその
１ビツト目と３ビツト目が置換されて信号Ｑ′として加
算器５に再び入力され、次に出力されるアタックパルス
ＡＣＰによる加算動作が実行されることになる。

そして時刻ｔ３において加算値Ｑが２５１（２進数：
ｒｌｌｌｌｌｏｌｌＪ）となり、シフトレジスタ１０に
入力される信号Ｑ′が２５４（２進数： ｒｌｌｌｌｌ
ｌｌｏＪ）となると、シフトレジスタ１０の出力信号Ｃ
Ｌ１〜ＣＬ８のうち信号ＣＬ２〜ＣＬ８がともに“１”
信号となり、したがってアンドゲート１２から検出信号
Ｘ１（“１”信号）が出力される。

（第２図ｆ参照）。

このためインバータ３の出力信号Ｘ１が“０”信号とな
ってアンドゲート２が不動作となる。

したがって、次に時刻ｔ４において発生するアタックパ
ルスＡＣＰはアンドゲート２により阻止され、加算器５
に加えられない。

このたｔこのときの加算値Ｑは２５４となり、また得ら
れる信号Ｑ′は２５１（２進数： ｒｌｌｌｌｊｏｌｌ
Ｊ）となる。

このため検出信号Ｘ１が再び“Ｏ”信号となってアンド
ゲート２を再び動作状態とさせる。

次に時刻ｔ。においてアタックパルスＡＣＰが発生する
と、こＣアタックパルスＡＣＰが加算器５に加えられる
力ら、このときの加算値Ｑは２５３（２進数：ｒｌｌｌ
ｌｌｌｏｌｊ）となり、したがって得られる信号Ｑも２
５３である。

この信号Ｑ′の２ビツト目は゛０゛信号であり、前記信
号Ｘ１は“０“信号のまま変イ［しない。

次に時刻ｔ６において発生するアタックかルスＡＣＰも
、アンドゲート２が動作中のため加舞器５に加えられ、
このときの加算値Ｑは２５５ （２ｍ数： ｒｌｌｌｌ
ｌｌｌｌＪ）となる。

したがってこのとき祠られる信号Ｑ′も２５５となるか
ら、前記信号Ｘ１が角び“１”信号に反転する。

このためこの時刻ｔ６辺降においてはアンドゲート２が
再び不動作となり、発生するアタックパルスＡＣＰが加
算器５に力［えられない。

第２図す、 ｃには、押鍵開始後から前記信号Ｑ′、
すなわちエンベロープ波形信号Ｅが最大値２５５に達す
るまでのアタック期間中、前言ｅアタックパルスＡＣＰ
の発生ごとにエンベロープ波形信号Ｅの大きさく振幅値
）が不規則に、すなわちアップダウンを繰返しながら徐
々にアップしてゆく過程が示しである。

すなわちエンベロープ波形信号Ｅの振幅値は押鍵開始後
、０→２→１→６→８→１０→９→・・・・・・→２４
６→２４８→２５０→２４９→２５４→２５１→２５３
→２５５と変化するものである。

なお、第２図ｄに示すように、前記エンベロープ波形信
号Ｅの振幅値の変化に対応して、前記加算値Ｑの内容も
０→２→４→３→８→１０→１２→・・・・・・→２４
３→２４８→２５０→２５２→２５１→２５４→２５３
→２５５とアップダウンしながら徐々にアップしてゆく
ものである。

このようにしてエンベロープ波形のアタック部分が形成
される。

また上述したようにして、検出信号Ｘ１が再び“１”信
号となると、加算値Ｑ （２５５）および信号Ｑ’ （
２５５）は、加算器５およびシフトレジスタ１０により
構成される前記アキュムレータ１１の循環動作によって
、これ以後のサスティン期間中その値が変化しない。

したがってエンベロープ波形信号Ｅの振幅値も前記値２
５５に保持され、この結果、エンベロープ波形のサステ
ィン部分が形成される。

鍵が離鍵され、キーオン信号ＫＯＮが第２図ｅに示すよ
うに“０”信号に反転すると、インバータ８の出力信号
ＫＯＮが“１゛信号となり、アンドゲート７が動作可能
となる。

なおアンドゲート２は前記サスティン期間中に続いて不
動作状態のままである。

アンドゲート７が動作可能となると、ディケイパルス発
生器６から発生するディケイパルスＤＣＰが、アンドゲ
ート７を介して加算器５の３〜８ビツト目の第１の加算
入力端Ａ３〜Ａ８に加えられ、更にオアゲート４を介し
て２ビツト目の第１の加算入力端Ａ２にも同時に加えら
れるようになる。

したがって離鍵後最初のディケイパルスＤＣＰが時刻ｔ
７にて発生すると、最大値２５５に保持されていた信号
Ｑ’ （信号ＣＬ１〜ＣＬ８）が「−２」されて加算値
Ｑが２５３（２進数：「１１１１１１０１」）となる。

このためにこのとき得られる信号Ｑ′も２５３となり、
シフトレジスタ１０に一時記憶される。

次いで２発目のテ゛イケイパルスＤＣＰが時刻ｔ８にて
発生すると、前記信号Ｑ’ （２５３）が「−２」され
て加算値Ｑは２５１（２進数： ｒｌｌｌｌｌｏｌｌ」
）となり、したがってこのとき得られる信号Ｑ′は２５
４（２進数：「１１１１１１１０」）となる。

同様にして、テ゛イケイパルスＤＣＰが発生するたびに
、加算器５に入力中の信号ＣＬ１〜ＣＬ８が「−２」さ
れてあらたな加算値Ｑが算出され、またこの加算値Ｑの
１ビツト目と３ビツト目が置換されて信号Ｑ′を得る動
作が繰返される。

このようにして、第２図す、Ｃに示すように、エンベロ
ープ波形信号Ｅの振幅値は離鍵後、不規則にアップダウ
ンしながら次第にその振幅値がＯに近付いてゆくもので
ある。

すなわち、エンベロープ波形信号Ｅの振幅値は、２５５
→２５３→２５４→２４９→２４７→・・・・・・→１
６→１４→９→１０→８→６→１→２→０と変化するも
のである。

なお、第２図ｄに示すように、前記エンベロープ波形信
号Ｅの振幅値の変化に対応して、加算値Ｑの内容も２５
５→２５３→２５１−２５２→２４７→・・・・・・→
１６→１１→１２→１０→８→３→４→２→０と不規則
にアップダウンを繰返しなから０に近付いてゆくもので
ある。

このようにしてエンベロープ波形のディケイ部分が形成
される。

信号Ｑ’ （信号ＣＬ１〜ＣＬ８）がＯとなると、ノア
ゲート１３から検出信号Ｘ２ （“１９９信号）が出力
され、次の押鍵に備えられる（第２図ｇ参照）。

なお、第２図ｆに示すように、検出信号Ｘ１は上述した
離鍵時において一度４４ｏ”信号となり、次いで信号Ｑ
′の内容が２５４となると再び“１”信号に反転し、更
に信号Ｑ′の内容が２４９となると“０９？信号となり
、これ以降は°“０”信号のままとなっている。

しかし、この信号Ｘ１のディケイ期間中の出力状態は、
上述した動作には影響しないものである。

上述した説明かられかるように、この実施例によって得
られるエンベロープ波形信号Ｅの振幅値はアタック期間
においてはアップダウンしながら次第に最大値に近付く
ものである。

またテ゛イケイ期間においては、アップダウンしながら
次第にその振幅値がＯに近付いてゆくものである。

したがってエンベロープ波形信号Ｅの立上りおよび立下
りがともに不規則に変化し、歯切れのよい楽音が得られ
るものである。

またこの実施例の場合、アタックパルスＡＣＰの周波数
がディケイパルスＤＣＰの周波数より高く選ばれている
から、特に立上りの歯切れがよい楽音を発生しうるもの
である。

第３図は立上り （アタック）部分のみが不規則に変化
するエンベロープ波形信号Ｅを得るようにした、第１図
の実施例の変形例を示す。

この変形例では、前記加算器５とシフトレジスタ１０と
の間にゲート回路１５が設けられ、他の部分の構成は上
述した第１図の実施例と同一である。

ゲート回路１５においては、キーオン信号ＫＯＮがアン
トゲ−１−１７，１８に入力され、このキーオン信号Ｋ
ＯＮによりアントゲ−） １７．１８がゲート制御され
る。

またキーオン信号ＫＯＮをインバータ２０により反転し
た信号ＫＯＮがアンドゲート１６゜１９に入力され、信
号ＫＯＮによりアンドゲート１６゜１９がゲート制御さ
れるように構成されている。

更にアントゲ−）１６．１８には加算値Ｑの１ビツト目
の信号（加算器５の出力端Ｃ１からの信号）が入力され
、またアンドゲート１７．１９には３ビツト目の信号（
出力端Ｃ３からの信号）が入力されている。

そしてアントゲ−）１６，１７の出力信号はオアゲート
２１を介してシフトレジスタ１０の１ビツト目の入力端
Ｒ１１に入力され、またアントゲ−） １８．１９の出
力信号はオアゲート２２を介してシフトレジスタ１０の
３ビツト目の入力端ＲＩ３に入力されている。

ゲート回路１５の前記構成により、キーオン信号ＫＯＨ
の発生中（“１”信号）であるアタック期間中において
はアントゲ−Ｈ７，１８が動作可能となり、またアント
ゲ−） １６．１９が不動作となっている。

したがってこのアタック期間においては、前記加算値Ｑ
の１ビツト目の信号がアンドゲート１８、オアゲート２
２を介してシフトレジスタ１００３ビツト目に送られ、
また加算値Ｑの３ビツト目の信号がアンドゲート１７、
オアゲート２１を介してシフトレジスタ１０の１ビ゛ン
ト目（こ送られる。

これにより、アタック期間においては、第１図の実施例
同様に加算値Ｑの１ビツト目と３ビツト目が互いに置換
されてシフトレジスタ１０に送られ、エンベロープ波形
信号Ｅの振幅値は不規則に変化するものとなる。

他方、キーオン信号ＫＯＮが出力されていない（“０”
信号）ディケイ期間においては、信号ＫＯＮが“１”信
号となり、したがってアンドゲート１６゜１９が動作可
能となり、またアンドゲート１７．１８が不動作となる
。

このためこのテ゛イケイ期間においては、前記加算値Ｑ
の１ビツト目の信号はアンドゲート１６、オアゲート２
１を介してシフトレジスタ１０の１ビツト目に送られ、
また加算値Ｑの３ビツト目の信号はアンドゲート１９、
オアゲート２２を介してシフトレジスタ１０の３ビツト
目に送られる。

これによりこのディケイ期間においては、加算値Ｑの１
ビツト目と３ビツト目の各信号が互いに置換されないか
ら、エンベロープ波形信号Ｅのディケイ部分の振幅値は
、デ゛イケイパルスＤＣＰ発生ごとに「−２」され、規
則的に減衰するものとなる。

なお、上述した各実施例において、加算器５の出力端Ｃ
１〜Ｃ８のうち何れの出力端を互いに置換させるかは任
意であり、また置換する出力端の数は２以上の何れであ
ってもよい。

また前記実施例のアタックパルス発生器１とディケイパ
ルス発生器６を１個のパルス発生器に換えることもでき
る。

この場合、置換したパルス発生器から全く不規則な周期
のパルス信号（ランダムパルス）を発生させるようにす
ると、エンベロープ波形信号の立上り、立下りは更に不
規則に変化するものが得られる。

勿論、前記アタックパルス発生器１、ディケイパルス発
生器６からも前記ランダムパルスを発生させるようにし
てもよい。

更に前記実施例中において説明したように、前記加算値
Ｑもアタック期間およびテ゛イケイ期間において不規則
に変化するから、この加算値Ｑを利用してエンベロープ
波形信号を発生させることも可能である。

また前記実施例において、発生されるエンベロープ波形
信号Ｅの最大振幅値を信号Ｑ’ （加算値Ｑ）の最小値
（全ビット“Ｏ”信号）に対応させ、他方最小振幅値を
信号Ｑ’ （加算値Ｑ）の最小値（全ビット“１”信号
）に対応させるようにした場合には、エンベロープ波形
信号Ｅのアタック部分を得る演算の際には減算動作を実
行し、他方ディケイ部分を得る演算の際には加算動作を
実行するように回路構成を変更する必要がある。

この考案は以上説明したように、立上りおよび立下りが
不規則に変化するエンベロープ波形信号を発生するエン
ベロープ波形発生器を提供したから、このエンベロープ
波形発生器を利用することにより、歯切れのよい楽音を
発生させることができ、ジャズやロックの演奏に好適と
なるものである。

またこの考案では、演算回路の出力線の配線を組立時に
おいて変更するだけの極めて簡単な方法により、立上り
や立下りが不規則に変化するエンベロープ波形が得られ
るから、従来のエンベロープ波形発生器にあらたな回路
を付加する必要は何らかなく、この点においても極めて
好都合となるものである。

【図面の簡単な説明】

第１図はこの考案の一実施例によるエンベロープ波形発
生器の回路構成図、第２図は同側の動作波形図、第３図
は前記第１実施例の変形例の要部の回路構成図である。 １．６・・・・・・パルス発生器、５・・・・・・加算
器、１０・・・・・・シフトレジスタ、２． ７．１２
・・・・・・アンドゲート、４・・・・・・オアゲート
、１３・・・・・・ノアゲート。

Claims (1)

【実用新案登録請求の範囲】
1. 演算回路と、レジスタと、演算制御回路とを備え、前記
   レジスタは、前記演算回路から出力される演算結果信号
   を一時記憶したのち該演算結果信号を出力するように構
   成され、前記演算回路は、前記レジスタの出力信号を入
   力し、該出力信号に対し所定の加算または減算動作を実
   行して複数ビットからなる前記演算結果信号を出力する
   ように構成され、前記演算制御回路は、前記演算回路に
   対して、キーオン信号の発生時から前記演算結果信号ま
   たは前記レジスタの出力信号が第１の所定値に達するま
   での期間、前記出力信号に対する加算動作（減算動作）
   を繰返し実行させるとともに、キーオン信号の消滅時か
   ら前記演算結果信号または前記出力信号が第２の所定値
   に達するまでの期間、前記出力信号に対する減算動作（
   加算動作）を繰返し実行させる制御を行なうように構成
   され、さらに、前記演算回路と前記レジスタとの間の接
   続状態を、特定の少くとも２ビツトを相互に置換して接
   続するようにしてなり、前記演算回路の演算結果信号ま
   たは前記レジスタの出力信号からエンベロープ波形信号
   を得るようにしたことを特徴とするエンベロープ波形発
   生器。