JPS59136797A - 楽音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は楽音発生装置に関し、特に、楽音波形の形状を
操作し時間的な変化を施して自然楽′器音を模擬する楽
音発生装置に関する。

従来例の構成とその問題点 従来、自然系Ｋｇ音を模擬するものとして、正弦波合成
方式を用いたもの、周波数変調方式を用いたもの、減算
方式（おもにアナログ処理でＶＣＯ。

ＶＣＦ、ＶＣＡなどを使用したもの。）を用いたものな
どが提示されているが、回路規模が大きくなシ夫現化が
困難なものとか、方式上の限界がめるという問題点を有
していた。

発明の目的 本発明の目的は、簡単な構成で自然楽器音を模擬すると
ともに、インターフェース処理や回路構成を簡単化でき
る楽音発生装置を提供するものである。

発明の構成 本発明の楽音発生装置は、少なくとも２つ以上の楽音波
形データとその楽音波形データを用いて合成波形を発生
する時に使用する制御データとを複数組と、上記複数組
のそれぞれの先頭番地とを同−データベース上に記憶す
るデータメモリ部と、発音音階を決定するノートクロッ
ク発生部と、上記ノートクロック弁生部の出力信号に基
づいて上記データメモリに格納してるる各種データを時
分割的に読み収るデータ読み出し部と、上記データαノ
？み出し部で読み出した各種データに基づいて合成波形
サンプルデータを求める波形計算部と、上記波形計算部
のディジタル出力信号をアナログ信号に変換する変換部
とを具備し、楽音波形を発生するように構成したもので
あり、楽音波形の形状を時間的に変化させて自然楽器音
に近い楽音波形全発生することができ、さらに、データ
メモリ部とデータ読み出し部とのインターフェース処理
が簡略化できるとともに、データメモリ部の回路構成も
簡略化できる。

実施例 以下本発明の一実施例全図面に基づいて説明する。まず
、本発明の原理について説明する。第１図に離散的に抽
出した楽音１周期の楽音波形を示す。発音開始時からの
時間経過と楽音波形との関係を下記に示す。

楽音波形　　　　　　　　　時間経過 Ａ　　　　　　　　　　　　　１０ｍ５３３　　　　　
　　　　　　　　　　　　　　　　　２５ｍｓ５０ｍ５ １）　　　　　　　　　　　　　３２０ｍ５Ｅ　　　　
　　　　　　　　　７２０ｍ５第１図からもわかるよう
に、時間経過と共に楽音波形の形状が変化している。本
発明は、楽音波形の時間的形状変化という点に看目し、
波形の形状に時間変化を施すことにより、自然楽器らし
い葉音を発生するものである。

データメモリの記憶内容についての説明第２図に発当開
始時から発音終了時までの楽音波形のエンベロープ包絡
状態の一例を示す。第２図に示したエンベロープ包絡の
発音開始時から発音終了時までをＩ分割（Ｉ＝０．１．
・・・、ｉ、・・・。

■−１）する。そして、各分割点から選択抽出した楽音
波形１膨油をそれぞれＮ分割する。第３図に選択抽出し
た楽音波形の一例を示す。抽出した１個の楽音波形１周
期をＮ分割して得たＮ個の波形サンプル値すなわち、Ｎ
ＸＩ個の波形サンプル値と、楽音を発生する時に使用す
る制御データ（本発明では、波形内挿を行なうための制
御データを考えている）とをデータメモリに記憶してお
く　。

波形内挿方法についての説明 波形内挿方法としては、■分配ｊして選択抽出したサン
プル波位置−ｉからｉ＋１　（ｎ＝ｏ、１，２゜・・・
、　Ｉ　−，１）の間を楽音波形１周期がΔｉ回くり返
して推移するものとし、波形サンプルＩ（Ｘ工、ｎ）ト
／　（Ｘ’ｔ＋＋　、　ｎ）との間に存在する仮想サン
プル値／　（Ｘｔ、　ｍ、　ｎ）を補間演算を用い仮想
的に仮想サンプル点の波形サンプル値を算出して近似１
直を求めようとするものである。補間式を下式に示す。

／”（Ｘ　＋　、　＋ｎ、　ｎ）＝　（ｆ（Ｘｉ＋　＋
　、　ｎ）　、　／（Ｘｔ、　ｎ））　Ｘ　”２＋ｆ（
Ｘｔ、、）・・・・・・・・・・・・・・・　（１）ｉ
は、■分割して抽出したサンプル位置で、波形ナンバで
ある。（ｉ＝ｏ’、１，２．中。

■−１） ｍは、波形ナンバｌからｉ　＋　１の間をＭ回繰り返し
推移している途中の位置を表わすものである。（ｍ＝０
．１，２．−、　Ｍ−１）１１は、楽音波形１周期をＮ
分割したサンプル位置で波ブト３サンプルナンドである
。

（ｎ＝０．１＋　２＋　・・・＋　Ｎ　　１　）第４図
（ａ）に（１）式を用いた補間例を示す。図“からもわ
かるように、仮形のつなぎ目で不連続が発生している。

この不連続点のレベル差が大きい場合は、不用なノイス
成分としてに感上問題となる場合かある。そこで、本実
施イタ１］では、（１）式に補正項を加えて第４図（ｔ
））に示すように不連続点の発生を防止している。（２
）式に仙正項を加えた補間式を示す。

ｆ（ｘ＋、ｍ、　ｎ）−（（／（Ｘｌ＋１．　、）−／
（ＸＬ、　ｎ）エンベロープの伺加方法についての説明
楽音の種類として、オルガン型エンベロープとピアノ型
エンベロープがある。第５図にオルガン型とピアノ型の
エンベロープを伺加した一例を示す。図中（ａ）はオル
ガン型、（ｂ）はピアノ型である。

この説明では、前述までと違いデータメモリに記憶して
いる波形は、発音終了時までの波形ではなく楽音の定常
部あるいは波形の形状が安定した所までを持ち、以後の
波形発生はデータメモリに記憶している最後の波形をく
り返し使用するものとする。

オルガン型の説明 第５図中Ａ点でキー信号がオン状態となると。

データメモリの波形データを用い波形内挿を行なって楽
音を合成する。そして、Ｂ点まで時間が進むと最終波形
データとなり、以後最終波形がくり返し発生する。その
後、６点でキー信号がオフ状態になると、エンベロープ
信号は減衰特性となり、出力波形は減衰することになる
。

ピアノ型の説１明 第５図中Ａ点でキー信号がオン状態となると、データメ
モリの波形データを用い波形内挿を行なって楽音を合成
する。そして、Ｂ点まで進むと最終波形データとなり、
以後最終波形データをくり返し使用するとともに、エン
ベロープ信号が減衰特性状態となり、出力波形は減衰特
性に対応して減衰して行く。

音程の発生方法についての説明 音階の決定については、１２音階に相当するクロック他
彊を発生する。オクターブ関係については、データメモ
リに記憶している楽音波形１局期のサンプル数をかえる
ことによりオクターブ関係の音程を発生している。

Ｃ０音を５１２サンプルとすると、音階クロック信刊は
、８２．７０８Ｈｚ　Ｘ　５１２サンプル’＝　１６．
７４　ＫＨｚとなる。

第１表に音階クロック周波数を、第２表に波形サンプル
数とオクターブ関係について示す。

次に本発°明の一実施１シリについて図面を参照しなが
ら貌、明する。第６図は本発明の楽音発生装置を採用し
た′午子楽器のブロック図である。（６０１）は鍵盤部
（ＫＢ）、（６０２）は音色タブレットスイッチやビブ
ラート効果のオンオフスイッチやグライド効果のオンオ
フスイッチなどにより構成される操作部（ＴＡＢ　）、
（６０８）ｉ、？中央処理装置（ＣＰＵ）　テ、コンピ
ュータなどに用いられているものと同様のもの、（６０
４）は読み書き可能な記憶装置（ランダムアクセスメモ
リでＲＡＭと呼ぶ）　、　（６０５）　ハＣＰＵ（’６
０８）の動作を決定するプログラムが格納された読み出
し専用記憶装置（リードオンリーメモリでＲＯＭと呼ぶ
）、（６０６）は楽音の合成を行なうための波形サンプ
ルデータや波形内挿を行なうための制御データなどを記
憶しているＲＯＭである。（６０７）はＲＯＭ　（６０
６）に記憶している波形サンプルデータや制御データを
用いて楽音を発生する楽音発生部、（６０８）はサンプ
リングノイズを除去するフィルタ、（６０９）は電気晋
響変換器である。

鍵盤部（６０１）　、操作部（６０２）　、　ＣＰＵ　
（６０８）、ＲＡＭ　（６０４）、ＲＯＭ　（６０５）
　（６０６）　、楽音発生部（６０７）はデータバス、
アドレスバスおよびコントロール線で結合されている。

このようにデータバスとアドレスバスとコントロール線
とで結合する方法そのものは、ミニコンピユータやマイ
クロコンビュ第　　１　　表 ／ＭｃＫ＝　８．０００９６ＭＨｚ 第　　　２　　　表 −タを中心とした構成方法として公知のものである。デ
ータバスとしては８〜１６本位用いられ、このバス線上
をデータが一方向でなく多方向に時分割的に送受（Ｎさ
れる。アドレスバスも複数本たとえば１６本用意され、
ｆｉｌ　７％はＣＰＵ　（６０８）がアドレスコードを
出力し、他の部分がアドレスコードを受は取る。コント
ロールＮ１通常メモリ・リフニスＭＲＥＱはメモリを読
み丑）きすることを示し。

ｌ０ＲＱは入出力装置Ｆｊ（１１０）の内容を取り出し
することを〉おし、Ｒ１）はメモリやＩｌｏからデータ
を読み出すタイミンクを示し、　ＷＲはメモリやＩｌｏ
にデータを４ムき込むタイミングを示す。このようなコ
ントロール線を用いたものとしては、ザイログ社のマイ
クロプロセッサＺ８０があげられる。

次に第６図のｉＪ＝子栗器の動作について述べる。

鍵盤部（６０１）は、複数の鍵スィッチを複数の群に分
けて、群内のａスイッチのオン／オフ状態を一括してデ
ータバスに送ることができるように構成される。たとえ
ば６１鍵の鍵盤の場合、６鍵（半オクターブ）ずつの１
０　ｉ’ｔと１鍔三の１群の１１群に分け、各群にアド
レスコードを１つずつ割りつける。

アドレスラインに上記各群のうちの１つを示すアドレス
コードが到来し、信号ｌ０ＲＱと信号−面一が印加され
ると、鍵盤部（６０１）はそのアドレスコードを解読し
て、対応するｈ「円のキースイッチのオン／オフを示す
６ビツトまたは１ヒツトのデータをデータバスに出力す
る。これらは、テコーダ、ハスドライバおよび若干のつ
゛−ト回１俗を用いて構成することができる。操作部（
６０２）のうち、タブレットスイッチについては、鍵盤
部（６０１）と同様の構成をとることができる。

ＣＰＵ　（６０３）はその内部にあるプログラムカウン
タのコードに対応するＲＯＭ　（６０５）のアドレスか
ら命令コードを読み取り、これを解読して算術演算、論
理演算、データの読み込み９、と書き込み、プログラム
カウンタの内容の変更による命令のジャンプなどの作業
を行なう。これらの作業の手順はＲＯＭ（６０５）に書
き込まれている。まずＣＰＵ　（６０８）はＲＯＭ（６
０５）より鍵盤部（６０１）のデータを取６込むための
命令を読み取り、鍵盤部（６０１）の各錘１のオン／オ
フを示すコードを各群ごとに取り込んで行く。そして、
押鍵されている鍵コードを、楽音発生部（６０７）の楢
゛限のチャネルに割り当て鍵コードに対応する宋音発生
データを送出する。

次にＣＰＵ　（６０８）は操作部（６０２）よりデータ
を取り込むだめの一群の命令を順次ＲＯＭ　（６０５）
から読み取り、これらを解読して操作部（６０２）に対
応するアドレスコードとコントロールに号ｌ０ＲＱとＲ
Ｄを出力し、データバスに操作部（６０２）のスイッチ
の状態を表現１するコートを出力さセ、　ＣＰＵ　（６
０３）内に読み込む。ＣＰＵ　（６°０３）内に読み込
んだデータに基づいて、音色の選択や所定の効果制御デ
ータの生成を行ない、ＲＯＭ　（６０６）に音色選択デ
ータ、楽音発生部（６０７）に効果制御データを送出す
る。

なお、押鍾毛れている鍵コードを楽音発生部（６０７）
の有限のチャネルに割り当ててゆく方法そのものは、ジ
ェネレータアサイナ機能として公知のものである。

楽音発生部（６０７）ではＣＰＵ　（６０Ｂ）から供給
された楽音発生データに基づいて、楽音合成データＲＯ
Ｍ　（６０６）から所定の波形サンプルデータや制御デ
ータを取り込み波形内挿処理を行なって楽音波形を発生
し、フィルタ（６０８）を介して電気音響変換器（６０
９）から楽音を発生゛させる。なお、楽音発生部（６０
７）の内部処理としては前述に説明したとおりである。

第７図にＣＰＵ　（６０３）から楽音発生部（６０７）
にデータを供給する場合のタイムチャートを示す。アド
レスバスにＩ１０ボートアドレスを、データバスに楽音
発生データや効果制御データなどをそれぞれ供給する。

そして、コントロール信号Ｉ　ＯＲＱとＷπ−が論理ロ
ウレベル（以下１０′と略す）から論理ハイレベル（以
下′１′と゛略す）へ変化するタイミングで、Ｉ１０ボ
ートアドレスで指定されているチャネルにデータバスの
内容をラッチする。

次に、楽音発生部（６０７）に供給される各種のデータ
についての説明を行なう。

第８表にＩ１０ボートアドレスと各種データの内容を示
す。Ｉ１０ボートアドレスは１６進表示となっている。

Ｉ１０ポートアドレス（００）＋ｓから（ｏ７）＋ｓに
対応するデータは、楽音発生デー多で８チャネル分すな
わち、８音分の発生が可能となっている。

Ｉ１０ボートアドレス（０８）＋６はサステインデータ
で、第５図で説明したエンベロープ他桁の減衰特性を指
定するものである。１１０ホードアドレス（ＯＢ）＋Ｓ
はエンベ℃】−ブ特性かピアノ型の時に有効となるダン
バデータで、サステインデータと同様エンベロープ信号
の誠哀特性を指定するものである。

Ｉ１０ボートアドレス（ＯＡ　）　＋６はビートデータ
で。

２楽音発生トの周波獣のずれを指定するものである。Ｉ
１０ボートアドレス（ＯＢ）１６は効果制御データで、
ビブラートオン／オフ信号やグライドオン／オフ信号な
どで＠成している。

第４表に楽音発生データの構成内容を示す。ビット位置
ＤＱからＤ３は音階周波数を指定するノートクロック指
定データである。ビット位置Ｄ４〜Ｄ６は発生音域を指
疋する波形サンプル数指定データである。ビット位置Ｄ
７は鍵スィッチのオン／オフ第　　　８　　　表 オン時は１′となる。

第５表に波形サンプル数指定データＳＤＱ　−ＳＤ２の
コード内容とそのコードで指定される波形１周期のサン
プル数を示す。波形サンプル数指定データＳＤは（００
０）２から（１１１）２　　までの８種類の波形サンプ
ル格が指定できるようになっており、本実施例では、５
１２　”ｌンプルから４サンプルまでを指疋している。

ぜ）６表にノートクロック指定データＮＤ□−ＮＤ３で
表わされるコードの内在と、そのコードで指定さ才する
千旨定音階の１力係を示す。

紀７衣に効果ｓｌ’１１伸：データの槁成内容を示す。

ビット位置Ｄｏはビブラートオン／オフ信号ＶＩＢで。

操作部（６０２）内のビブラートオン／オフスイッチが
オフの時′θ′、オンの、　Ｉ　１＃となる。

ビット位置Ｄｌはティレイビブラートオン／オ、。

フ信号）３ＶＩＢで、ディレィビブラート効果制御信号
であり、操作部（６０２）内のディレィビブラートオン
／オフスイッチがオフの時″１０′、オンの時第　　　
４　　　表 第５表 第　　６　　表 ′″１′となる。

ビット位置Ｄ２はグライドオン／オフ信号ＧＬで、操作
部（６０２）内のグライドスイッチがオフの時５０′オ
ンの時′ｈ１′・となる。

ビット位置Ｄ８はオルガン型／ピアノ型指定信号ＯＰＳ
で、エンベロープ特性を指定するものであり、オルカン
型の８５’ｏ’、　　ピアノ型の時′″１′となる。

ビット位置Ｄ４はダンパオン／オフ信号ＤＭＰで、エン
ベロープ特性がピアノ型の時のみ荷動となるもので、ダ
ンパオフの時１０′、オンの時′１′となる。

ビット位ｆｌｔＤｓはジェネレータアサイナ動作モード
信号ＣＡＭで、１鍵で楽音発生チャネルを２チヤネル使
用する場合の指定信号であり、　ＧＡＭ信号が′″０′
の場合、１糺１チヤネル使用（８音発生）となり、′１
′の場合、１鍵２チヤネル使用（４晋発。

生）となる。

第８図は楽音発生部（６０７）の構成図である。第８図
において、（８０１）は主発振器、（８０２）は楽音第
　　７　　表 発生部（６０７）の動作内容を制御するシーケンサ、（
ｓｏｓ）はＣＰＵ　（６０８）から供給される各種のデ
ータをラッチする入力レジスタ部、（８０４）はタイマ
ー、（８０５）は比較レジスタ部、　　（８０６）は発
音すべき周波数に対応する周波数データを発生する周波
数ブタプロセッサ（以下ＦＤＰと略す）、（８０７）は
前述で説明した（２）式の波形内挿処理を行なう波形デ
ータプロセッサ（以下ＷＤＰと略す）、（８０Ｂ）は楽
音合成データＲＯＭ　’（６０６）から波形、サンプル
データや制御データなどを読み込むデータ・リード・プ
ロセッサ（以下ＤＲＰと略す）　、（８０９）は所定の
パルス幅のパルス信号を生成する読み出しパルス形成部
、（８１０）はＷＤＩ）　（８０７）　、ＤＲＰ　（８
０Ｂ）などに演算処理要求を行なう計算要求フラグ発生
部、（８１１）はディジタル信号をアナログ信号に変換
するディジタル／アナログ変換器（以下ＤＡＣと略す）
。

（８１２）は１チヤネル逼りアナログスイッチ２つとコ
ンデンサ１つとで構成されており、アナログ信号を保持
するアナログバッファメモリ部、（８１８）は積分器で
ある。

上記構成において、（８０４）　（８０５）　（８０６
）　（８１０）は発音音ト・ヒ？を決定するノートクロ
ック発生部を構成し、その出力信号に基づいて、データ
読み出し部である１）ＲＰ　（８０８）か楽音合成デー
タＲＯＭ　（６０６）からＩｒ定のデータを読み出す。

また、入力ｔ／レジスフ部８０８）　、比較レジスフ部
（８０５）　、　ＦＤＰ　（８０６）　、　ＳＳ″ＤＰ
　（８０７）　、　ＤＲＰ　（８０８）、計算妙求フラ
グ・）；を生部（８１０）ばシーケンサ（８０２）によ
って処理を行なう手１１１食が決められている。

ＣＰＰＵ　（６０８）から所定のチャネルたとえばチャ
ネル１に楽音発生データが供給されると、シーケンサ（
８０３）で決めら−れている所定のタイミングで入力レ
ジスタ部（８０３）からＥＤＰ　（８０６）　、ＷＤＰ
　（８０７）。

ＤＲＰ　（８０８）に楽音発生データが供給される。そ
うすると、Ｉ）ＲＰ　（８０８）において、業者合成デ
ータＲＯΔ１　（６０６）からＨｑ６サンプルデータと
制御データと制御データを読み取る。そして、（２）式
に示した／（Ｘｉ、ｎ）をデータＷＤ＋とし、／（Ｘ；
十＋、ｎ）をデータＷＤＩｌとしてＷＤＰ　（８０７）
に供給する。さらに、読み取った制御データに基づいた
（２）式に示した内挿係数の分子項をデータＭＬＰとし
てＷＤＰ　（８０７）に供給する。また、最終波形デー
タになると最終波形データを指示するＷＥＦ信号をＷＤ
Ｐ　（８０７）に供給する。

ｗＤＰ　（８０７）では、ＤＲＰ　（８０８）から供洛
されたデータＷＤ　Ｉ　、　ＷＤＩ　、　ＭＬＰを用い
、（２）式の波形ン辺しス処理を行なってＤＡＣ（８１
１）に供給する。そして、　ＤＡＣ（８１１）において
、　ＷＤＰ　（８０７）から供給されたディジタル信号
をアナログ信号に変換し、アナログバッファメモリ部（
８１２）にアナログ信号として供給し、チャネル１に対
応するコンデンサ６荷が蓄えられる。

一方、　ＦＤＰ　（８０６）では、入力レジスタ部（Ｓ
Ｏａ）から供給された楽音発生データに基づいた周波数
データが生成され、比較レジスタ部（８０５）のチャネ
ル１に対応するレジスタに供給される。そして、比較レ
ジスタ（８０５）に供給さｎたデータとタイマー　（８
０４）から供給されている時間データとの比較処理を行
ない、一致が検出できると一致パルスを読み出しパルス
形成部（８０９）と計算要求フラグ発生部（８１０）に
供給する。

そうすると、読み出しパルス形成部（８０９）で所定の
パルス幅のｔｔＪｂみ出し信号が生成され、アナログバ
ッファメモリ部（８１２）に供給される。アナログバッ
ファメモリ部（８１２）内のチャネル１に対応するコン
デンサに蓄えられている電荷は読み出し信号によって積
分器（８１８）に流れ込む。

計算要求フラグ発生部（８１０）では、次波形サンプル
すなわち、仮想サンプル点／（Ｘｉ、□、ｎ＋１）を求
めるための計算要求フラグを発生し保持する。

そして、その後再び処理タイミングがチャネル１となる
と、針切要求フラグが発生しているので前述メ同様に波
３１ｅ内仲処理が行なわれ、アナログバッファメモリ部
（８１２）内のコンデンサに電荷が蓄えられる。以後、
計算要求フラグに対応して波形内挿処理が行なわれ、楽
音波形を発生することになる。

なお、コンデンサに窮える電荷は、／（Ｘｉ、ｍ、ロー
Ｉ）と今回求めた波形サンプル値Ｊ’　（Ｘｒ、　１１
１．ｎ　）との差分に相当する。そして、積分器（８１
８）によって今回求めた波形サンプル値ｔ”ＣＸｘ、　
ｍ、、ｎ　）が復元されることになる。アナログバッフ
ァメモリ部（８１２）と積分器（８１８）周辺の動作に
ついては、特願昭５７＝１２６４１８１’−波形読み出
し装置」に述べである。

第９図はシーケンサ（８０２）の−具体例のブロック図
、である。図中、（９０１）は２相りロック信号φ１と
信号φ２とを発生する２相りロック発生部、（９０２）
は１チャネル当りの動作シーケンスを決める１１進カウ
ンタ、（９０８）は現在演算処扉を行なっているチャネ
ルコードを発生するカウンタ、（９０４）は動作手順が
記憶されているＲＯＭ、（９０５）はデコーダである。

第１０図にシーケンサ（８０２）のタイミングチャート
図を示す。

主発振器（８０１）からマスタクロック（ＭＣＫ）信号
が２相りロック発生部（９０１）に供給される。２相り
ロック発生部（９０１）では、第１ｏ図１に示すような
２相りロック信号φ１、φ２を発生する。信号φ１は１
１進カウンタ（９０２）とカウンタ（９０８）に供給さ
れている。

１１進カウンタ（９０２）は４ビツト構成となっており
、信号φ１がθ″′から５１へ鷹化するタイミングでカ
ウントアツプ処理が行なわれ、出力信号が（１１１１）
２となり、次にカウントアツプを行なうと（０１０１）
２にセットされる。この結果、ｌｌ進カウンタ（９０２
）の出カイｒ）句は１１の麩″態、すなわち（０１０１
）。

〜（１１１１）、とｌ（る。これを命令ステップ信号と
して使用する。

カウンタ（９０８）は３ビツトｔｊ＃　Ｊｊ”、、とな
っており、１１カウンタ（９０２）の出力信号が（１１
１１）２から（０１０１）、へ変化するたびにカウント
アツプ処理が行なわれる。この結果、カウンタ（９０８
）の出力信号は８の状態、すなわち（０００）２〜（１
１１）、となる。

これをチャネルコードとして使用する。

ＲＯＭ　（９０４）は１１進カウンタ（９０２）から供
給される命令ステップ信号に績づいた命令コードを読み
出し、デコーダ（９０５）に供給する。デコーダ（９０
５）はｉ＜ＯＭ　（９０４）から供絡された命令コード
を解読して処理制御信号を各部に供給する。

この結果、１チャンネル当りの計算時間は２．７５μｓ
となり、１１の命令ステップで各演算処理を行なうこと
になる。そして、２２μｓごとに計算タイし）ングが返
されることになる。

ｉ１１図にアナログバッファメモリｍ　（８１２）の−
具体例の構成図を示す。図中、（１１０１）は入力端、
（１１０２）は出力端、（１１０８）〜（１１０８）は
アナログスイッチ、Ｃ５〜Ｃ８はコンデンサである。

アナログスイッチ（１１０８）　（１１０５）　（１１
０７）のケート入力に供給されている信＋’ｒ　ＡＷ　
１〜ＡＷ３はＷＤＰ（８０７）から供給されている。ま
た、アナログスイッチ（１１０４）　（１１０６）　（
ｏｏｓ）のゲート入力に供給されている信号ＡＲＩ〜Ａ
Ｒ８は読み出しパルス形成部（’８０９）から供給され
ている。

ＤＡＣ（８１１）で変換されたアナログ信号は入力端（
１１０１）に印加されアナログスイッチ（１１０８）（
１１０５）　（１１０７）に供給される。そして、チャ
ネル１に対応するデータであれば、アナログスイッチ（
１１０８）のみオン状態となり、入力端（１１０１）に
印加されたアナログ信号に相当する電荷がコンデンサＣ
１に蓄えられる。

その後、チャネル１に対応する読゛み出しパルスＡＲＩ
が読み出しパルス発生部（８０９）からアナログスイッ
チ（１１０４）のゲート入力に供給されると、コンデン
サＣ１に蓄えられている電荷が出力端（１１０２）を介
して、ｂ４分器（８１８）に供給される。

アナログスイッチ（１１０８）　（１１０５）　（１１
０７）はＷＤＰ（８０？）の動作タイミングに同期して
いるので、同時に複数個オン状態にならない。アナログ
スイッチ（１１０４）　（１１０６）　（１１０８）は
音階周波数に同期してオンするようになっているため、
複数個同時にオン状］蓄となりうる。

第１２図は楽音発生部（６０７）の内部動作タイミング
チャートである。第１２図には４チャネル分のタイミン
グを示した。

図中の略記号の説明 ＣＲＦは、各チャネルごとの計算要求信号である。

そして、要求開始時点が比較レジスタ 部（８０５）から供給される一致信号と同期している。

すなわち、音階周波数に 同期することとなり、たとえば、Ｃ音 階であれば５９．７４μｓごとに発生する。

ＣＬＣは、波形演算タイミングを示す。

ＤＡＣは、ＤＡＣ（８１１）を介してアナログバッファ
メモリ（８１２）　内のコンデンサに電荷を蓄えるタイ
ミングを示す。

ＯＴＣは、アナログバッファメモリ（８１２）　内のコ
ンデンサに砧えられている重亜を積分 器（８１８）に供給するタイミングであり、ＣＲＦと同
様に、音階周波数に開明して発生している。

チャネル１のタイムチャートについて説明する。

チャネル１に朴１当才る囮コ系タイミングはシーケンサ
（８０２）で発生しているチャネルコードによって決ま
っており、図にも示しであるように、２２μｓごとに７
）（算タイミングが発生している。

■・・・信号ＣＲＦ１がチャネルコード１の途中で発４
ヒする。発生したタイミングでは波形内挿処刑を行なわ
ない。

■・・・イπ号ＣＲＦ　ｌが発生すると同時に信号ｏＴ
ｃ１が発生シ、アナログバッファメモリ（８１２）　内
０）コンデンサＣ３の電荷が積分器（−８１８）に供給
される。

信号ＯＴＣのパルス幅は２μｓ程度である。

■・・・チャネルコードが再び１となると、波形サンフ
ルデータなどのべみ込み処理や波形内挿処理や周波数デ
ータの更新処理などを行なう。

■・・・チャネル１の温点処理か終了すると、他桁・Ｄ
ＡＣｌか発生し、　ＤＡＣ（８１１）を介してコンデン
”）ＪＣ，に吊荷が替えられる。

■・・・チャネル１の萌算処理か終了すると、信号ＣＲ
Ｆ　ｌをリセットして計算要求を解除する。

■・・・酪述の■と同様に、信号ＣＲＦ　ｌか再び発生
するタイミングで、前述の■のタイミンクでコンデンサ
Ｃ１に蓄えられた電荷か積分器（Ｓｔａ）に供給される
。

以少、上述と回ａに、信号ＣＲＦが発生するたびに、１
回の仮想波形サンプル値算出処理が行なわれ、信号ＣＲ
Ｆの発生タイミング、すなわち音階同期に同期して波形
算出結果が積分器（８１８）に供給される。

演算サイクルと音階周期の関係は、最小音階周期内に同
一チャネルの演算タイミングが２回と演算結果をアナロ
グバッファメモ９部（８１２）　内のコンデンサに電荷
を蓄えることか出来ればよい。すなわち、最小音階周期
内に１０チャネル分に相当する演算タイミングを設けれ
ばよい。

音階周期の発生方法についての説明 第１８図に、ＦＤＰ　（８０６）から比較レジスタ部（
８０５）に供給する周波数データの推移を示す。タイマ
ー（８０４）は１０ビツトの２進カウンタで措成、シて
おり、出力状態を１６進表示で表わすと、（０００）＋
６　から（８ＦＦ）＋６まで順次カウントアツプを行な
い、（ａｐＦ）　＋６から丙び（０００）＋６となり、
（ｏｏｏ）＋ａから（３ＦＦ　）　＋６が主発振器（Ｓ
Ｏｔ）から供給される信号ＭＣＫに基ついてくり返され
る。すなわち、タイマー（８０４）のくり返し周期Ｔｖ
ｔは下式のようになる、 Ｔｎ　＝　２”Ｘ□　　　　　　曲・曲面・曲　（３）
／Ｒ（ＣＫ ＝　　１２７．９８μＳ タイマー（８０４）の出力データ推移状態を第″１８図
中のタイマー出力データとして記載しである。

音階周期の発生方法としては、タイマー（８０４）の出
力信号とＦＤＰ　（８０６）から供給された周波数デー
タとの比較を行ない、一致が検出できれば一致パルスを
比較レジスタ部（８０５）から送出する。その一致パル
スの発生周期が発音すべき音階の音階周期となる。

第１３図に示したように、周波数データを更新すること
によりノートクロック信号が発生できる。

すなわち、下式に示すような演算処理をＦＤＰ（８０６
）で行なう。

ＮＦ　Ｄ　＝　ＭＯＤ　（ＯＦ　Ｄ　十Ｐ　Ｄ　、　Ｔ
Ｄｍａｘ　）　　　−−−”・（４）ＮＦＤは、新しい
周波数データである。

ＯＦＤは、更新前の周波数データである。

ＰＤ　は、死生音階によって決まっている音階データで
ある。

ＴＩ）ｍａｘは、タイマー（８０４）の出力状態数であ
る。

本実施例の場合’ｒＩ）ｍａｘは２゛６すなわち１０２
４である。

第８表に１２音階に対応する音階データＰＤを示す。

第１４図は、ＦＤＰ　（８０６）の−具９体例の構成図
である。第１４図において、（１４０１）はセント尺度
で表わした音階データ（ＣＰＤとする）を発生するセン
ト音階データ発生部（以下ＣＰＤ発生発生路す）で、セ
ント音階データを記憶しているＲＯＭで構成しており、
ノートクロック指定データ（ＮＤ）と波形サンプル数指
定データ（ＳＤ）とオルガン型、／ピアノ型指定信号（
ＯＰＳ）に基づいたＣＰＤを選択発生するようになって
いる。（１４０２）はビートデータを選択するビートデ
ータゲート、（１４０８）はビブラート信号を発生する
ビブラート信号発生部、（１４０４）はグライド信号を
発生するグライド信号発生部、（１４０５）はセント尺
度で表わされた周波数値を周波数に正比例する周波数デ
ータに変換する指数変換器、　（１４０６）は演算部、
（１４０７）はラッチ（ＡＬとする）　、　（１４０８
）はラッチ（ＢＬとする）、（１４１１）はゲートであ
る。（１４１２）　（１４１８）　（１４１４）はノく
スラインで、（１４１２）がＦＡパス、（１４１８）が
ＦＢババス第　　　８　　　表 数字表現は１０進数である。

（１４１４）がＦＣバスである。

なお、ビートデータＣＢＤ　、　　ビブラートデータＣ
ＶＤ　、グライ゛ドデータＣＧＤもセント尺度で表わし
ている。

各種データの構造 セントピッチデータ（ＣＰＤ　） １１ヒツト構成で、上位４ビツトで１２背階平均律を表
わし、下位７ビツトで生竹１宵を１２８　’４分した各
点を表わしている。

ビートデータ（Ｃ’ＢＤ）、ビブラートデータ（ＣＶＤ
　）、グライド信号タ（ＣＧＩ）） 各ビット横取は８ビツトで、２の■）ｊ数表現を用い、
半音階を１２８等分した分解能を拘する。そして、正負
のビート成分、ビフラート成分、グライド成分を汝わし
でいる。

ビブラート信号発生部（１４０３）の説明第２２図はビ
ブラート信号発生部（１４０８）の−具体例の構成図を
示す。図中、（２２０１）はビブラートデータＣＶＤを
記憶しておくビブラートＲＯＭ、（２２０２）はビブラ
ートＲＯＭ（２２０１）から記憶しであるビブラートデ
ータを読み出す、ｔこめのアドレスデータを格納するヒ
フラードアドレスレジスタ、（２２０３）はデイレイビ
ブラート効果の時に用いるシフタ、（２２０４）は信号
Ｒ１）ＣＶＩＪによりシフタ（２２０８）の出力信号（
ビブラートデータＣＶＤ　）をＦＢババス供給するケー
ト、（２２０５）は入力レジスタ１（８０８）から供給
されている信′Ｆ＋ｌ（Ｄ、信号ＶＩＢ　、信号ＤＶＩ
Ｂとシーケンサ（８０２）から供給されている信号ＣＨ
Ｃに基づいてビブラート信号発生部（１４０８）の動作
条件を設定する条件設定部、（２２０６）はケート、（
２２０７）はゲー１−１（２２０８）はＡＮＤゲートで
ある。

レジスタ（２２０２）に格納するアドレスデータは１４
ビツトｇｉ　俄、となっており、下位１１ビツトをビブ
ラート信号ＯＭ　（２２０１）のアドレスデータとし、
上位３ヒツトをシフタ（２２０３）のシフトデータとし
ている。シフタ（２２０８）はシフトデータに基づいて
ビブラートＲＯＭ　（２２０１）から供給されているビ
ブラートデータＣＶＤの振幅を制御するものである。シ
フトデータＶＳ　ＦＤとシフタ（２２０８）の出力デー
タ０５ＦＤとの関係は次のとおりである。。

ＶＳＦＤに（０００）２・・・０５ＦＤ−（００）＋ａ
、　Ｖ　Ｓ　−Ｆ　Ｄ＝　（００，１）２−Ｏ５ＦＤ　
＝　（ＣＶＤ／６４）、ＶＳＦＤ−（０１０）２・・・
０５ＦＤ　＝　（ＣＶＤ／８２）％・・・・・・、ＶＳ
ＦＤ＝　（１１０）。

・・・０５ＦＤ−（ＣＶＤ／２　）、ＶＳＦＤ　＝　（
１１１）２・・・Ｏ５Ｆ、Ｄ＝（ＣＶＤ） 条件設定部（２２０５）は次のような動作条件設定を行
なう。

ビブラートオフ ビブラートオン／′オフ他桁ＶｉＢが′０′の場合であ
り、ゲート（２２０６）の出力を強制的に常時（００）
＋６とする。そうすると、シフタ（２２０３）のシフト
データは常時（０００）ｔとなる。この結果、　シフタ
（２２０８）の出力データは（００）＋６となる。すな
わち、ビブラートデータＣＶＤがＭ’ｒ　ｌ’Ｊ　（０
０）、＋６となる。

ビブラートオフ ビブ信号トオン／オフ伯号ＶＩＢが１＃で信号ＤＶＩＢ
力２０′の場合、ビブラートオフ状態となる。レジスタ
（２２０２）に格納しているアドレスデータをゲート（
２２０６）を介してゲート（２２０７）とシフタ（２２
０Ｂ）に供給する。なお、アドレスデータの上位８ビッ
ト、すなわちシフトデータを強制的に（１１１）２とす
る。そうすると、ゲート（２２０４）の入力にはビブラ
ートＲＯＭ　（２２０１）の出力（ビブラートデータＣ
ＶＵ　）かそのまま供給されることくこなる。

テイレイヒフラート ビフラートオン／オフ信号ＶＩＢとディレィビブラート
オン／オフ信号ＤＶＩＢかｌ＃の場合、デイレイビフラ
ート状１謹となる。８チヤネルのキ・−オン／オフ［ハ
号ＫＤがす、べてオフ状態からい１−れか１つのキーオ
ン／オフ信号ＫＤがオン状１舐となると、アドレスデー
タを（ｏ　ｏ　ｏ　）　＋ｓに設定するように、ゲート
（２２０６）を制御１する。そうすると、シフタ（２２
０８）において、ビブラート信号１周↓υ」ごとに、ビ
ブラートデータＣＶＤの振幅側ａ　（０，ＣＶＤ／６４
．ＣＶＤ／８２．　ＣＶｌ）／１６　、　ＣＶＤ／８゜
ＣＶＬ）／４　、　ＣＶＩ）／２　、　ＣＶＤ　）が行
なわれる。そして。

シフトデータか（１１１）２　　となるとビブラートオ
ン状態と同様にシフトデータを強制的に（１１１）。

とする。

レジスタ（２２０２）に格納しているアドレスデータは
、シーケンサ（８０２）から供給されている信号ＲＤＶ
ＡＤによってゲート（２２０７）を介してＦＢババス供
給される。

演算部（１４０６）でｌＩｎ１：処増されたアドレスデ
ータは、信号ＷＲＶＡＤによって信号φ２の立上りエッ
チで、ＦＣ’バスからレージスタ（２２０２）に櫨：ｌ
（＋４される。

また、４８号ＲＤＣＶＤによって、ビブラートＲＯＭ（
２２０１，）に、済納しであるビブラートデータ　ＣＶ
　Ｄがシフタ（２２０８）　、ゲート（２２０４）を介
してＦＢババス供給さルる。

グライド信号発生部（１４０４）の説明グライド信号発
生部（１４０４）も、ビブラート信号発生部（１４０８
）と旧１棟にグライドデータを記憶しておくグライドＲ
ｏｂイと、そのグライドＲＯＰＪから所定のグライドデ
ー々を読み出すためのグライドアドレスレジスタと、発
生制龜Ｉを行なう制＠器とから構成している。

動作モードとしては、グライドオフとグライドオンの２
挿封」がある。

グライドオフ 侶’　＠　Ｇ　Ｌ　カ″′ｏ′のユξ・合グライドオフ
状態となる。グライドデータＣＧＤ　ｌ、ｉ：　’４ｔ
ｋｈ　（ｏｏ）ｔｇ　（！：　’、ｒ　ル。

グライドオン 信＠ＧＬかゞ１′の・メ合り、ライトオン状態となる。

コ市７ｉＧよくつ（１られているクライト効果と同様な
ものである。すなわち、８チヤネルのキーオン／オフ（
Ｐ、”ｔ＋　Ｋ　Ｄかすべてオフ状態からいずれか１チ
ヤネルのキーオン／オフ信号ＫＤがオンになるとクライ
トＲＯＭからグライドデータＣＧＤか１次・み出される
。そして、所定な時間が経過するとＰ［ひグライドデー
タＣＧＤは（ｏＯ）＋ａとなる。

指数変（４器（１４０５）の説明 指数変玖器（１４０５）は、セント尺度のデータを周波
数に正比例するＩ面波数データＥＤに変換する変換デー
タを記憶した変換ＲＯＭを１戯している。

本実施例では、セント尺度上の周波数データＣＦＤの上
イ立４ビット（ビット位置７〜１０）をアドレスデータ
とするＥＸＩ”ＲＯＭと、ビット位置０〜１００１１ビ
ツトをアドレスデータとする△Ｅ′ｘＰ・ＲＯＭとを用
意している。

そして、演算部（１４０６）で加算処理されたセント尺
度との周波数データＣＦＤを信号ＷＲ，ＥＸＰによって
格納するレジスタと、そのレジスタに格納されているデ
ータをアドレスデータとする上述したＥＸＰ−ＲＯＭ、
△ＥＸＰ−ＲＯＭと、信号ＲＤＥＸＰ、ＲＤ△ＥｘＰに
よってＥＸＰ・ＲＯＭ、△ＥＸＰ−ＲＯＰＪに格納して
いるデータをそれぞれＦＡババスＦＢハスに供治するケ
ートから構成さねている。

ＥＸＰ−ＲＣ）Ｍは１００セント間隔の周波’７；Ｈ，
，ｔ　データ１６語を記憶しており、△ＥＸＰ−ＲＯＭ
は１００セント内を２７すなわち１２８分割して０．７
８セント間隔に対応する１５　Ｘ　１２８　＝　１９２
０点の差分周波数データを記憶している。

節１５図はＥＤＰ　（８０６）のデータ処理手順を示す
処理流れ図であり、下記に示す演算処理を行なって日周
波数データＯＦＤから新局波数データＮＦＤを算出し、
比較レジスタ部（８０５）に供給している。

■、ＣＰＤ＝＝ＣＰＤ＋ＣＶＤ ■、ＣＰＤ＝ＣＰＤ＋ＣＧＤ ■、ＣＰＤ−ＣＰＵ＋ＣＢＤ’ ■、ＰＤ　　＝ＥＸＰ（ＣＰＤ）＋△ＥＸＰ（ＣＰＤ）
■、ＮＥＤ＝ＯＦＤ＋ＦＤ 次に第１４図の動作について説明を行なう。ＦＤＰ（８
０６）はシーケンサ（８０２）から送られてくる処理命
令信号によって朗算処理を行なってし）る。

間琺処理シーケンスの流れを第９表に示す。第９表に示
す命令ステップを順次実行すること番こより、第１５図
で脱り“１した処理が実現され新局波数データＮＦＤｆ
ｆ−’ｌ出することになる。

り）９表に記載している記号の説明は次の通りである。

ＡＬは、ＦＡババス供給されたデータを信月φ２の立下
りエッヂでラッチするもの。

ＢＬは、Ｐ′Ｂハスに供給さｎｌこデータを倍刊φ２の
立下りエッヂでラッチするもの。

ＣＲＡＬは、ラッチＡＬを信号φ２の′１′でクリヤす
る命令 ＡＤＤ’ｌは、ＦＡ　（１４０９）のキャリー人力に′
１′を加える命令。

ＴＣＡは、　ＦＡ’（’１４０９）で演算処理した結果
をＦＡババス供給する命令。

ＲＤＣＰＤは、ＣＩ）Ｄ発生部（１４０１）でゲ１生す
るセントピッチデータＣＰＤをＦＡババス供 給する命令。

ＲＤＣＢＤは、ビートデータケート（１４０２）のケー
トを開いてＦＢハスにビートデータ ＣＨＤを供給する命令。

ＲＤＣＶＤは、ビブラート信号発生部（１４０３）で発
生するビブラートデータＣＶＤをＦＢハ スに供給する命令。

ＲＤＣＧＤは、グライド信号発生部（１４０４）で発生
するグライドデータＣＧＤをＦＢハスに 供給する命令。

ＲＤＥＸＰハ、指数変換器（１４０５）内で変換Ｌ／　
ｒニー　ＥＸＰ（ＣＰＤ　）をＦＡババス供給する命令
。

Ｒ１）△ＥＸＰは、指数変換器（１４０５）内で変損し
たΔＥｘＰ（ＣＰＤ）をＦＢハスｌｉＣ供給スル命令。

ＲＤ　Ｆ　Ｄは、比較レジスタ部（８０５）から日周波
数データＯＦＤを読み出してＦＢハスに 供給する命令。

ＲＤＶＡＤは、ビブラート信号発生部（１４０８）内に
あるビブラートカウンタの内容をＦＢハ スに供給する命令。

ｒ＜／ＤにＡＤは、クライト信号ヴｉｉＩ：！Ｅ、部（
１４０４）内にあるクライトカウンタの内容をＦＢハス に供給する命令。

〜Ｖ　ｌ＜　■Ａ　Ｉ）は、ＦＡ（１４０９）で胡算し
た結果をビブラート信号弁主部（１４０８）内のビブラ
ートデータに信号φ２の立上りエッ ヂで≠）き込む命令。

ＷＲＧＡＤは、ＦＡ　（１４０９）で演算した結果をグ
ライド信号発生部（１４０４）内のグライドカウンタに
４１□号φ２の立上りエッチで書き込む命令。

′ｒＴＲドｘＰハ、ＦＡ　（１４０９）　テ演舞シタ結
果を指数変換部（１４０５）に信号φ２の立上りエツ、
ヂで書き込む命令。

ＷＲＦＤは、ＦＡ（１４０９）で演算した結果を比較レ
ジスタ部（８０５）に信号φ２の立上りエッヂで居き込
む命令。

なお、第９図に示したシーケンサ（８０２）内の１１進
カウンタ（９０２）で発生している１１の状態は、第９
表に示した命令ステップ１〜１１に対応している。

信号ＣＡＭ、（ジェネレータアサイナ動作モード信号）
による動作内容の説明 信号ＣＡＭ−″１０′の場合、１ｍｌチャネル動作とな
る。この場合、ヒートデータＣＢＤは強制的（００）の
状態となる。すなわち、ビート効果を付加しない。

信号ＧＡＭ＝’ｌ’の場合％１鉦２チャネルアサイン動
作となる。この場合、１チヤネルと５チヤネル、２チヤ
ネルと６チヤネル、３チヤネルと７チヤネル、４チヤネ
ルと８チヤネルを同一楽音データとする。そして、１チ
ヤネル〜４チヤネルに使用するビートデータＣＨＤを強
制的に（００）’＋ｓとし、５チヤネル〜８チヤネルに
使用するビートデータＣＨＤをＣＰＵ　（６０Ｂ）から
供給されたビートデータを用いることにより、ビート効
果を発生することができる。

以上のように、複数の比較器を用い、比・収データを演
算処理して求めるようにしているので、高速動作の分局
器を複数イ固（チャネル数分）並列に設ける必要がなく
１回路規模が小さくできる。

さらに、信号ＧＡＭを用いて、チャネル１〜４はヒート
データＣＨＤ　＝　（ＯＯ）＋ａとし、チャネル５〜８
のビートデータＣＢＤをＣＰＵ　（６０８）から供給さ
れたビートデータを用い、チャネル１とチャネル５、チ
ャネル２とチャネル６、チャネル３とチャネル７、チャ
ネル４とチャネル８を同一楽音発生データとすることに
より複雑゛な周辺回路を付加することなく、ビート効果
を容易に実現できる。

さらに、グライド信号発生部（’１４０４）内のグライ
ドアドレスカウンタをチャネル分用意するだけでチャネ
ル独立のグライド効果を付加することができる。

第１６図は比較レジスタ部（８０５）の−具体例を示す
ｈ’＋”ｒ成因である。図中、（１６０１）　（１６０
２）　（１６０８）は周波数データレジスタＦＤＲｌ〜
ＦＤＲｇで、８チヤネル分用意している。（１６０４）
　（１６０５）　（１６０６）はゲートＧＴ１〜ＧＴ８
で、８チヤネル分用意している。

（１６０７）　（１６０８）　（１６０９）は比較器、
（１６１０）　（１６１１）はデコータ、（１Ｇりはア
ンドケートである。

タイマー（８０４）の出力信号ＴＭｏ〜ＴＭ９は比較器
（１６０７）〜（１６０９）に共）ｉｉｌに供給されて
いる。そして、ＦＤＰ　（８０６）で′は出された粗周
波数データＮＥＤはレジスタＦＤＲ１〜ＦＤＲｇの入力
にＦＣバスからそれぞれ供給され、信号Ｗ　ＲＦ　Ｄと
信号ＣＬＲＦ　　（計算安来フラグ信号）かともに′１
′の場合、所定のレジスタＦＤＲに新局波数データＮＦ
Ｄが督き込まれる。

すなわち、計算要求が発生している時だけデータを書き
込むこととなる。

また、　ＦＤＰ（８０６）で旧周波数データＯＦＤが必
要になると、イハ号ＲＤ　Ｆ　Ｄがテコーダ（１６１０
）に供給され、ＧＴ１〜ＧＴ３の所定のゲート開き、旧
周波数データＯＦＤをＦＢババス供給する。

第１５図で説明した。データ処理手段における新しい周
波数データＮＦＤがＷＲ１〜ＷＲ８に従ってレジスタＦ
ＤＲｌ〜ＦＤＲ３のいずれかに書き込まれ、その後、　
ＲＤＩ〜ＲＤ８に従ってゲートＧＴＩ〜ＧＴ８を経て読
み出されるときは、新局波数データＮＦＤが日周波数デ
ータＯＦＤとして、ＦＢババス供給されることになる。

一方、比較器（１６０，７）〜（１６０９）では、タイ
マー（８０４）からの信号ＴＭｏ〜ＴＭ９とレジスタＦ
ＤＲ１〜ＦＤＲ８に記憶されている周波数データＦＤ　
との比較を行ない、一致が検出できたら、一致信＠Ｎｃ
ｌ〜ＮＣ８として出力する。

第１７図は計算要求フラグ発生部（ｓｌｏ）の−具体例
を示す構成図である。図中、（１７０１）〜（１７１０
）はＮＡＮＤゲート、（１７１１）はデコーダ、（１７
１２）〜（１，７１９）はＲＳフリップフロップ（Ｒ５
ＦＦ）、（１７２０）はセレクタ、　（１７２１）はＤ
型フリップフロップ６（ＤＦＦ）である。

比較レジスタ部（８０５）から供給される一致信号ＮＣ
Ｉ〜ＮＣ３をＮＡＮＤゲート（１７０１）〜（１７０８
）でそれぞれ主弁搬器（８０１）から供給さ鶴ている信
号Ｍ　ＣＫとの論理演算を行ない、その結果をＲ５ＦＦ
（１７１２）〜（１７１９）の各入力茗に供給する。一
致信号が′１′（比較器で一致を検出）とな−ると、Ｒ
５ＦＦの入力間に４０１が供給されて出力Ｑは１１′と
なり、第１２図で説明した計算要求信＠　ＣＲＦが１′
となる。

セレクタ（１７２０）で演算タイミングに対応する信号
ＣＲＦを選択し、ＤＦＦ　（１７２１）の入力りに供給
する。そして、シーケンサ（８０２）から供給されてい
る制御データの中の信号ＷＲＣＬＦが５１′となると、
信号φ２の立下りエッヂでＤＦ’Ｆ　（１７２１）にセ
レクタ（１７２０）で選択した計算要求信＠　ＣＲＦを
ラッチさせ、計算要求フラグ信号ＣＬＲＦとして出力さ
れる。

計算要求が発生していれはフラグ信号ＣＬＲＦは′１′
そうでなければフラグ信号ＣＬＲＦは′″０″となる。

（ｇ号ＷＲＣＬＦの発生するタイミングは、命令ステッ
プ１で発生する。すなわち、演算処理の先頭で針脚要求
の刹無を判定することになる。

その後、命令ステップ１１のタイミングになると、シー
ケンサ（８０２）から供給される制御データの中の１つ
であるリセット（クリヤ）信号ＣＲＣＬＦ　　が供給さ
れる。そうすると、フラグ信号ＣＬＲＦが１１′の場合
、　ＮＡＮＤゲート（１７０９）の出力信号は′″０′
となり、チャネルコードＣＨＣでデコーダ（１７１１）
によって選択されたＲ８ＦＦ　（１７１２）〜（１７１
３）の所定の入力ｋに５０′を供給し、Ｒ５ＦＦをリセ
ット（出力Ｑ　＝　％　ｏ　Ｉ　）する。この動作は、
嬉１２図で旨−明した計算要求信−ＱＣＲＦをリセット
するタイミング■に対応している。

データ・リード・プロセッサＤＲＰ　（８０８）の詳細
な説明 まず、楽音合成データＲＯＭ（６０６）　（以復データ
・バンク（ＤＢＫ　）と称する）のデータフォーマット
について説明する。

第１８図はＩ）ＢＫ　（，６０６）のデータ構成図であ
る。

アドレス（００００）　ｕから１２８語の領域に、以後
に続く合成データの先頭位置を示す先頭アドレスを格納
している。合ｔＪｋデータは制御データと波形データと
で構成されている。制御データは波形間のくり返し回数
指定データと最終波形フラグデータとで構成されている
。

くり返し数同泌・拒“定データについて説明する。

出を簡略化する方法として以下のようにしている。

（１）　　（２）式ではＮｍ十ｎ項の増分値が１であっ
たが、内挿係斂の分子の一分１１ばをαとする。

（３）　Ｎ１Ｎα項を２１６と固定化する。

この結果、ピｊ挿係数は、（Ｎｍ＋ｎ　）Ｑ！／　２”
　　となり、１／２，１６項は右シフト操作を行なうだ
けでよく。

ＭＮ項を求める必要かなくなり、内挿係数の算出が容易
になる。第１０表にくり返し指定データ、増分値α、波
形１周期のサンプル数と、くり返し回数の関係を示す。

なお、くり返し数指足データが（Ｆ）＋６であれば。

最終波形を示す最終波形フラグ（信号ＷＥ、Ｆ）として
用いている。

ＤＢＫ　（６０６）の制御データ領域は波形枚数に関係
なくｘ２ｓｇとして固定化している。また、制御データ
１語は１６ビツト槽成であり、次のように、４ヒツトづ
つの４グループにくり返し指定データを分けている。

ヒツト位置０〜８　・・・Ｃ、Ｃ＃、　Ｄ音ヒツト位璽
４〜７　・・・Ｄ”、　Ｅ　、　Ｆ音ビット位置８〜１
１　　・・・Ｆ＃、Ｇ、Ｇ〜ビット位置１２〜１５・・
・Ａ　、　ｐ”、　Ｂ音乙のようにすることにより、音
階によって制御データを異なるように設定でき、１オク
ターブ内同−波形データを使用しても、楽音の立上り時
間や、波形形状の変化時間を一定にすることが可能とな
る。波形データは１語１６ビツト構成のＰＣＭデータで
ある。

第１９図はＤＲＰ　（８０８）の−具体例を示す構成図
である。図中、（１９０１）は楽音合成データＲＯＭ（
ＤＢＩ＜）　（６０６）か、ら所定の合成データを読み
出す７ＦＬ／スフ’−タヲＷｒ納するＤＢＫアドレスレ
ジスタ、（１９０２）は楽音合成データＲＯＭ　（ＤＢ
Ｋ　Ｘ６０６）から合成データをＤＲＰ　（８０８）の
内部に取り込むＤＢＫ人カバカバッファ１’９０８）は
ＤＢＫ（６０６）に格納している先頭アドレスを読み取
るためのアドレスデータを出力する参照先頭アドレスケ
−１−、（１９０４）は／（Ｘｉ、、）に相当する波形
サンプルに値を格納する波形データメモリ■、（１９０
５）は／（Ｘ；＋＋、　ｎ）に相当する波形サンプル値
を格納する波形データメモリ…、（１９０６）は内挿係
数の分子に相当する（Ｎｍ’＋ｎ）αを格納する係数デ
ータメモリ、、（１９０７）は先頭アドレスレジスタ、
（１９０’８）は内挿係数の（Ｎｍ＋ｎ）α１の増分値
αを生成する増分生成部、（１９０９）は波形１周朗内
のサンプルナンバｎを格納する波形サンプルナンバメモ
リ、　（１９１０）　＋、を波形ナンバ１を格納する波
形ナンバメモリ、　（１９１１）はオフセットデータケ
ート、　（１９ｉ２）は累積レジスタ（ＡＣＣ）　、　
（１９１，８）はフルアダー、ラッチ、やキャリフラグ
レジスタなどで構成している演算部、（１９１４）は演
算部（１９１８）内のラッチＡＬにデータを供給するＤ
Ａパス、（１９１６）は演算部（１９１８）内のラッチ
ＢＬにデータを供給するＤＢババス（１９１６）は演算
部（１ｓｔ８）で行なう演算結宋を各レジスタに供給す
るり、Ｃバス、　（１９１７）はＤＢＫ人カバカバッフ
ァ９Ｇ２）の出力を波形データメモ！Ｊ　Ｉ　（１９０
４）などに供給するＤＢＫバスである。

次に各部の構成について説明する。波形データメモリＩ
　（１９０４）、波形データメモリｌ　（１９０５）は
、それぞれＤＢＫ　（６０６）から読み取った波形デー
タをシーケンサ（８０２）から供給されている制御デー
タの中の信号ＷＲＷＩ）　Ｉ　、　ＷＲＷＤ　Ｉによっ
て一時格納しておくレジスタＲ（ＷＤＩ）、Ｒ（ＷＤＩ
）と、３チャネル分の波形データを記愉する１６ビツト
×８語のメモリＭ（ＷＤＩ）、Δ４（ＷＤＩ）で構成さ
れている。

通常、メモリは睨みｉＳシ状態となっており、シーケン
サ（８０’２）から供給されているチャネルコードＣＨ
Ｃに基づいたチャネルの波形データＷＤＩ％ＷＤＩＩを
ＷＤＰ　（８０７）に供給している。

そして、シーケンス（８０２）からの制御データの中の
信号ＷＲＲＡ、Ｍによって、メモリは書き込み状態とな
り、レジスタＲ（ＷＤＩ　＞、Ｒ（ＷＤＩ　’）に格納
している波形データをチャネルコードＣＨＣに基づいた
メモリの所定のアドレスに書き込む。

係数データメモリ（１９０６）は、演算部（１９１８）
の演算結果をシーケンサ（８０２）から供給されている
制御データの甲の信号Ｗ　ＲＭ　Ｄによって一時格納し
ておくレジスタＲ（ＭＤ）と、８チャネル分の係数デー
タを記憶する１６−ビット×８語のメモリＭ（ＭＤ）と
、メモリλｉ（ＭＤ・）の出力データを信号ＲＤＭＤに
よってＩＪＢバスに供給するゲートで構成している。

連記、メモリは読み出し状態となっており、シーケンサ
（８０２）から供給されているチャネルコードＣＨＣに
基づいたアドレスの係数データ（〜ｆ（ＭＤ））を、上
述のゲートとＷＤＰ（８０７）に供給している。

そして、ｆ、　月ＷＲＲＡＭによって、メモリは蒼き込
み状態となり、レジスタＲ（ＭＤ）に格納している新係
数データをチャネルコードＣＨＣに基づいたメモリの所
定のアドレスに書き込む。

先頭アトＬ／　７．　Ｌ／　’）　７．夕（１９０７）
　ハ、ＤＢＫ　（６０６）から耽み取った先頭番地をシ
ーケンサ（８０２）からの制御データの中（以下同じ）
の信＠ＴＤＡによってＤＡババス供給するゲート１と、
信号ＷＲＴＡＤによって読み取った先頭番地を一時格納
するレジスタＲ（′ＦＡＤ）と、信号ＲＤＴＡＤによっ
てレジスタＲ（ＴＡＤ）に格納している元頭番地／ｅＤ
Ｂバスに供給するケート２からＫＦ４　ＵＱしている。

増分生成部（１９０８）は、ＤＢＫ（６０６）から読み
取った１ｌｒｉ制御テータを信号ＷＲＲＥ　ｆ’によっ
て一時格納するレジスタＲ（ＲＥＰ）と、入力レジスタ
ｍ（ｓｏａ）から供給されているノートクロック指定デ
ータＮＤにジ＆づいてレジスタＲ（ＲＦＰ）に格納して
いる制御ｕｌｌテーデーら所定のくり返し指定データを
選択する選択器と、選択器で選択したくり返し数指定デ
ータを第１０表に小しｔ、：増分値αに変換する変換器
と、最終鼓形フラグを検出して最終波形フラグＷＥＴ（
５１′〕を出力する検出器と、信号ＲＤＲＥＰに、Ｌつ
て変換器の出力データ（増分値α）をｌ）Ａ　バスに供
給するケートとで構成している。

波形サンプルナンバメモ’）　（１９０９）は、演算部
（１９１３）の（ｆｉＷ、結果（新波形サンプルナンバ
ｎ）をイ、勇号ＷＲＷＳＮによって一時格納しておくレ
ジスタＲ（ＷＳＮ　）と、８チャネル分の波形サンプル
ナンバｎを記憶する１６ヒツト×８語のメモリＭ（ｗＳ
Ｎ）と、ｉモ！Ｊ　Ｍ（ＷＳＮ）　ｔＤ出力テデーを信
号ＲＤＷＳＮによってＤＢババス供給するゲートとで構
成している。連記、メモ！ＩＭ（ＷＳＮ）は読み出し状
諧：となっており、シーケンサ（８０２）から供給され
ているチャネルコードＣＨＣに基づいたチャネルの波形
サンプルナンバｎを上述のゲートに供給している。

ソシテ、信号ＷＲＲＡＭ？ｉｍよッ”’Ｃ）　モリＭ（
ＳＶＳＮ）は書き込み状態となり；レジスタ１よ（ｗｓ
Ｎ）に格納している新波形サンプルナンバｎをチャネル
コードに基づいたメモリの所定のアドレスに殆・き込む
。

波形ナンバメモリ（１９１０）は、演算部（１９１３）
の演算結果（新波形ナンバｉ）を信号ｗＲｗＮＤによっ
て一時格納しておくレジスタＲ（ＷＮＤ）と、８チャネ
ル分の波形ナンバｉを記憶する１６ビツト　×８語のメ
モリＭ（ＷＮＤ）と、メモリＭ（ｗＮＤ）の出力データ
（波形ナンバ）を入力レジスタ部（８０３）から供給さ
れている波形サンプル数指定データＳＤに基づいてシフ
ト処理（ｉＸサンプル数）を行ない、波形ナンバアドレ
スＷＮＡを出力するシフタ部と、信号ｒ＜　Ｄ　Ｗ　Ｎ
　Ｄによってメモリの出力データをＤＢババス供給する
ケート１と、信号ＲＤＷＮＡによってシフタ部の出力デ
ータをＤＢババス供給するケート２と、波形サンプル数
指定データＳＤに対応するサンプル数データを発生する
サンプル数発生器と、信号ＲＤＮＷＳによってサンプル
数発生器の出力データをＤＢババス供給するゲート３と
で構成している。

１ｆｌｊ　’、’ｊ’９メモリΔ１（ＷＮＤ）は読み出
し状態となっており、シーケンサ（８０２）から供給さ
れているチャネルコー１〜ＣＨＣに基づいｔ７チヤネル
の波形ナンバｉを上述のケート１とシフタ部に供給して
いる。

ソシテ、（ｉｐ、号ＷＲＲＡＭ　ｋ：　ヨッテ、メモ’
、ＩＭ（ＷＮＤ）は書き込み状態となり、レジスタＲ（
ＷＮＤ）に格納している新波形ナンバｉをチャネルコー
ドに基づいたメモリの所定のアドレスに書き込む。

累積レジスタ（ＡＣＣ）　（１９１２）は、演算部（１
９１８）の演算結果を信号ＷＲＡＣＣによって一時格納
しておくレジスタＲ（ＡＣＣ）と、信号ＲＤＡＣＣによ
ってレジスタＲ（ＡＣＣ）に格納しているテークをＤＡ
ノくスに供給するゲートとで構成している。

第２３図は演算部（１９１８）の−具体例を示す構成図
である。（２８０１）は信号φ２の立下りエッヂでＤＡ
ババス内容を記憶するラッチＡＬであり、信号ＤＣＲＡ
Ｌでクリヤされる。（２８０２）は信号φ２の立下リエ
ッヂでＤＢババス内容を記憶するラッチＢＬ、（２８０
８）はキャリ入力（ＣＩ）とキャリ出力（ＣＯ）とを有
する１６ビツト加算器（ＦＡ）　、　（８２０４）はＦ
Ａ（２８０８）のキャリ出力信号を信号Ｗ　ＲＢ、４　
Ｄによって格納するキャリフラグレジスタ、（２８０５
）は信号ＴＣＡによってＦＡ　（２８０８）の出力デー
タをＤＡババス供給するゲート、　−（２ａ６ｅ）はＦ
Ａ　（２８０８）の出力データをＤＣバスに供給するケ
ート、（２１０７）はｌ）Ｃバスにデータ（００００）
１ｇを供給するゲート、　（２８０８）は入力レジスタ
部（ｓｏ８）から供給されているキーオン／オフ信号Ｋ
Ｄと信号ＲＤＦＬＧとチャネルコードＣＨＣとを入力と
し、チャネルごとに独立にキー信号がオフ状態からオン
状態に変化するタイミングを検出して検出信号を出力す
るオン／オフ検出部、　（２８０９）〜（２８１１）は
ＡＮＤゲート、（２８１４）（２８，１５）　（２８１
６）はＯＲケートである。

増分生成部（１９０８）から供給゛されて０る最終波形
フラグ信号）〜ＥＦと信号ＲＤ　Ｎ　Ｗ　Ｓと力≦とも
蓋こゞ１′の場合、　ＡＮＩ）ケート（２８０９）の出
力信号をよ′１′となり、ラッチＢＬ　（２８０２）を
リセ゛ソ卜する。信号ｗ　Ｅ　Ｆとイ；−）＠ＷＲ１ｖ
ｌＤかともニ’　１　’　０）　ｊＪ＋合、ＡＮＤゲ−
）　（２８１２）の出力信号は′１′となり、ＤＣノ〈
スをこはケート（２８０７）からのテーク（θｏ　ｏ　
ｏ　）　、、カニ供給される。

オフセットデータケート−（ユ９１１）で発生するオフ
セットデータは１０進数で２５６であり、６１１ｍデー
タの格納領域に相当する。

ＬＩＲＰ　（８０８）もＦＤＰ　（８０６）と同様番こ
、シーケンサ（ｓｏ２）から供給される制御Ｍ号に基づ
０て下達する演算処理をｂなう、。

■　Ｄ　Ｄ　Ｋに格納しである先頭アドレスＴＡＤを睨
み取る。

人力レジスタ部（８０８）から供給されて０る楽音発生
データ（ＮＤ、ＳＤ）をシーケンサ（８０２）力）ら供
給されている（Ｌ８　ＲＤ　ＲＴ　ＡによってＤＣバス
に供給する。そして、ＤＣバス上の信号ＮＤ、ＳＤを信
号ＷＲＤＢＫによってＤＢＫアドレスレジスタ（１９０
１）に格納し、ＤＢＫ　（６０，，６）に供給する。Ｄ
ＢＫ（６０６）から読み出した先頭アドレスデータＴＡ
Ｄを信号ＷＲＴＡＤによって先頭アドレスレジスタ（１
９０７）のレジスタＲ（ＴＡＤ　）に格納する。

■　くり返し数指定データの読み込み処理。

読み込んだ先頭アドレスデータＴＡＤと波形ナンバメモ
！ｊ　（１９１０）に格納している波形ナンバ１との加
算処理（”ｌ’ＡＤ　＋　ｉ　）を演算部（１９１８）
で行ない、加ｕ結果をＤＢＫアドレスレジスタ（１９０
１）に格納し、ＤＢＫ　（６０６）からくｂ返し数指定
データを読み取り、増分生成部（１９０８）のレジスタ
Ｒ（ＲＥＰ）に格納する。

■　波形サンプル／（Ｘｉ、ｎ）の読み取り処理。

先頭アドレスレジスタ（１９０７）に格納した先頭アド
レスデータＴＡＤとオフセットデータ（２５６）＋。

との加算処理（ＷＡＤ　ｌ　＝　ＴＡＤ　＋　２５６　
）を演算部（１９１８）で行ない、加算結果をＡＣＣ（
１９１２）のＲ（ＡＣＣ）に格納する。ＡＣＣ（１９１
２）に格納したアドレステークＷＡＤ１と波形サンプノ
°レナンバメモＩＪ　（１９１０）にｒ６１Ｆ’４して
いる波形サンプルナンバ１１との加算処理（ＷＡＤＩ−
〜ＶＡＤ１＋ｎ）を演算部（１９１８）で行ない加算鞘
体、をＡＣＣ（１９１２）に格納する。そして、　ＡＣ
Ｃ（１９１２）にｍ＝しであるアドレステーク〜；ＡＤ
１’と波形ナンバｉを波形サンプルＲ６定テータＳＤに
基づいてシフト処理したデータ（ｉＸサンプル数；ｉ＝
０．１，２．・・・、１−１）との用１￥、Ｉ処川！　
（ＷＡＤ’ｌ　’　−ＷＡＤ　１’　＋ｉ　Ｘサンプル
数）を７Ａ　＊　ｉｌ＜　（１９１８）で行ない、加算
結果をＡＣＣ、（１９１２）とＤ　Ｂ　Ｉ（アドレスレ
ジスタ（１９０１）に格納し、ＤＢＫ　（６０６）から
／（Ｘ；、ｎ）に相当する波形サンプルテークを読み取
り波形メモリＩ　（１９０４）内のレジスタＲ（ＷＤ＋
）に格納する。

■　波形サンプル／（Ｘｉ＋＋、・）の読み取り処理。

ＡＣＣ（１９１２）に格納したアドレステークＷＡＤ　
ｌ’°と波形サンプル数指定データＳＤで指定している
波形サンプル数ＮＷＳ（波形ナンバメモリ（１９１０）
内で発生）との加１理（ＷＡＤ　２　＝　ＷＡＤ　ｌ’
　＋ＮＷＳ）を演算部（１９１８）で行ない加算結果を
ＤＢＫアドレスレジスタ（１９０１）ニ格納し、ＤＢＫ
　（６０６）から／（Ｘ＋十＋、、）に相当する波形サ
ンプルデータを読み取り波形メモリｌ　（１９０５）　
ＩＡＩのレジスタＲ（ＷＤＪＩ）に格納する。

■　波ｔ＋ｑサンプルナンバｎの更新処理。

波形サンプルナンバｎとシーケンサ（８６２）から供給
される信号ＤＡＤＤ　ｌとの加昇処理（ｎ　＝ｎ＋１　
）を演算部（１９１８）で行ない、波形サンプルナンバ
メモリ（１９０９）内の波形ナンバレジスタＲ（ＷＳＮ
）に格納する。

■　内挿係数（Ｎｍ十ｎ）αの更油処理。

係数データメモ’）　（１９０６）に格納している内挿
係数（（Ｎｍ＋ｎ）α）と増分生成ｉ　（１９０８）で
発生している増分値αとの加算処理を演算部（１９１８
）で行ない、加算結果を係数データメモ！Ｊ　（１９０
６）内にある係数データレジスタＲ（ＭＤ）　Ｌｃ格納
すると共に、加算結果がオーバフォローした場合演算部
（１９１８）内にあるキャリーフラグレジスタＣＦを′
１′にセットする。

■　波形ナンバｉの更新処理。

波形ナンバメモリ（１９１０）に格納している波形ナン
バｌと上述■で説明したキャリーフラグレジスタＣＦの
内在との加算処理（ｉ＝ｉ＋ｃＦ）を演算部（１９１８
）で行ない、波形ナンバメモ！Ｊ　（１９１０）内にあ
る波形ナンバレジスタＲ（ＷＮＤ）に格納する。

■　レジスタＲ（ＷＮ’Ｄ）、Ｒ（ＷＳＤ）、Ｒ（ＭＤ
）、Ｒ（ＷＤＩ）、Ｒ（ＷＤＩＩ）　ニ格納シｒ：各種
５’　−タラチャネルコードＣ１］Ｃで指定されたそれ
ぞれのメモリ領域へのテーク転送処理。

命令ステップ１１のタイミングで、シーケンサ（８０２
）から供給さＩするイぎ号ＷＲＲＡＭに基づいてデータ
転送処理１が行なわれる。なお、計算要求フラグ信号Ｃ
ＬＲＦが′０′の場合には転送処理を行なわないように
している。なぜならば、新しい波形サンプルの算出を行
なわないためである。第１１表にＤＲＰ　（８０８）の
演算シーケンスを示す。

第１１表に示す命令ステップを順次実行することにより
、上述■〜■で説明した処理が実現される。

なお、第４表で説明したキーオン／オフ信号ＫＤが１０
′から１１′に変化した最初の処理はイニシャル処理と
して上述のような条件設定を行なう。

イニシャル処理を指示する信号〔′１″′〕は、第２８
図に示した演算部（１９１８）内のオン／オフ検出部（
２８０８）で発生する。

■波形サンプルナンバｎ　”　（ｏｎｔｏ設定。

第１１表に示した命令ステップ７のタイミングで信号Ｗ
　ＲＷ　Ｓ　、Ｎが演算部（１９１８）に供給される。

そうすると、ＡＮＤゲー）　（２８１０）の出力信号は
′１′となり、ゲー）　（２８０６）　（２Ｊ３０７）
の制御入力に′１′が供給される。この結果、ＤＣバス
には（００００）＋ｓが供給され、波形サンプルナンバ
メモリ（１９０９）内ノＬ／　シＸ　タＲ（ＷＳＮ）　
ニ（００００）、、を格納する。

■波形ナンバ１＝（０）＋ａ段設定 第１１表に示した命令ステップ１ｏのタイミングで、信
号ＷＲＷＮＤが演算部（１９１８）に供給される。

そうすると、ＡＮＤゲート（２８１１）の出力信号は％
１＃となり、ゲート（２８０６）　（２８０７）の制−
人力に５１′が供給される。この結果、ＤＣバスには（
００００）　１ｅが供給され、波形ナンバメモリ（１９
１０）内のレジスタＲ（Ｗｌ〜Ｄ）に（００００）１６
を格納する。

上述の（Ｊ）、■の処理によって、キーオン／オフ信号
ＫＤかオフからオンに父上するたびに、波形ナン・＼ｉ
と波形サンプルナンバｎとが初期設定さ　、れる。

また、　ＤＢＫ　（６０６）から読み込んｔどくり返し
指定テークが（Ｆ）、。すなわち、最終波形フラグＷＥ
Ｆならば、上述のような条件設定を行なう。

０律Ｊ　；ｉＧ’係数の／）ｆ子項（Ｎｍ十ｎ　）　α
＝　（０）＋。設定。

第１１表に示した命令ステップ９のタイミングで信号〜
Ｎ　ＲＭ　Ｄが演算部（１９１３）ＰＩ３のＡＮＤゲー
ト（２８１２）に供鞄される。そうすると、ＡＮＤゲー
ト（２８１２）の出力信号は１１＃となり、ゲート（２
８０６）（２８０７）の制御入力に５１′供給される。

この結果、ｏｃババス−は（００００）１６が供給され
、係数レジスタメモリ（１９０６）内のレジスタＲ（Ｍ
Ｄ）に（ｏｏｏｏ）＋ｓを格納する。

■波形サンプル数ＮＷＳ　＝（０）ｌ。設定。

第１１表に示した命令ステップ７のタイミングで信号Ｒ
ＤＮＷＳが演算部（１９１８）内のＡＮＤゲート（２８
０９）に供給される。そうすると、ＡＮＤゲート（２８
０９）の出力信号は′１′となり、ラッチ　ＢＬ（２８
０２）の格納状態をクリヤ（００００）＋ａする。この
結果、波形サンプル／（Ｘ工＋１．。）を読み込むため
のＤＢＫ　（６０６）のアドレスデータは波形サンプル
／（Ｘｉ、ｎ）を読み込んだアドレスデータと等しくな
る。

上述■、■の設定によって、最終波形データとなると、
実質的に波形Ｐ３搾処理を行なわず、最終波形データを
くり返し便用することになる。

第１１表に示した信号についての説明 上述する信号はシーケンサ（８０２）から供給される。

ＲＤＯ５Ｄは、オフセットデータ（２５６）をＤＡババ
ス供給する。

ＲＩ）ＡＣＣは、ＡＣＣ（１９１２）内のレジスタＲ（
ＡＣＣ）に格納しているデータをＤＡババ ス供給する命令。

ＲＤＲＥＰぼ、増分生成部（１９０８）内で生成された
増分値αをＤＡババス供給する命 令。

ＲＤＷＳＮは、波形サンプルナンバメモリ（１９０９）
内のメモリＡｔ（ＷＳＮ）から％’Ａみ出されている波
形サンプルナンバｎ をＤＢババス供給する命令。

ＲＤＷＮＤは、波形ナンバメモリ（１９１０）円のメモ
リＭ（ＷＮ’Ｄ）から読み出されている波形ナンバ１を
ＤＢババス供給す る命令。

ＲＤＷＮＡは、波形ナンバメモリ（１９１０）内にある
シフタ部で発生している波形ナン バアドレス（ＷＮＡ　）をＤＢババス供給する命令。

ＲＤＴＡＤは、先頭アドレスレジスタ（１９０７）内の
レジスタＲ（ＴＡＤ　）に格納している先頭番地をＤＢ
ババス供給する命 令。

ＲＤＮＷＳは、波Ｊ１つナンバメモリ（１９１０）内の
サンプル数発生器で発生しているサン プル敗をＤＢババス供給する命令。

ＲＤ　Ｍ　ｉ）　　は、係勿データメモリ（１９０６）
内のメモＩＪ　３１（ｂｌ　Ｄ　）から読み出されてい
る係数データをＤＢババス供給する 命令。

Ｒ１）ＲＴＡは１人力レジスタ部（８０８）から供給さ
すしている楽音発生データ（ＮＤ、　ＳＤ）をＬ）Ｃバ
スに供給する命令。

Ｗ　Ｒｌ）Ｂ　Ｋは、Ｉ）Ｃハス上のデータをＤＢＫア
ドレスレジスタ（１９０１）内のレジスタＲ（ＤＢｆ（
）に格納する命令。

ＷＲＡＣＣハ、ＤＣＣパス〇）　チータラＡＣＣ（１９
１２）内のレジスタＲ（ＡＣＣ）に格納す る６α令。

〜′ＲＷ　Ｓ　Ｎは、ＤＣＣパスのデータを波形サンプ
ルナンバメモリ（１９０９）内のレジスタＲ（ＷＳＮ）
に格納する命令。

ＷＲＭ　Ｄ　　は、ＤＣバス上のデータを係数データメ
モリ（１９０６）内のレジスタＲ（ＭＤ　）に格納する
命令。

ＷＲＷＮＤは、ＤＣバス上のデータを波形ナンバメモリ
（１９１０）内のレジスタＲ’（ＷＮＤ）に格納する命
令。

ＴＤＡは、先頭アドレスレジスタ（１９０７）にＤＢＫ
から読み込んだ先頭番地をＤＡババ ス供給する命令。

’Ｉ’　ＣＡは、ＤＣバス上のデータをＤＡババス供給
する命令。

ＤＣＲＡＬは、演算部（１９１３）内のラッチＡＬ、（
２８０１）をクリヤする命令。

ＤＡＤＤＩは、演算部（１９１Ｂ）内のＦＡ　（２８０
８）にキャリ入力信号（＋１）を供給する命 令。

ＲＤＦＬＧは、演算部（１９１８）内のオン／オフ検出
部（２８０Ｂ）に新キーオン／オフ信号ＫＤを取り込む
命令。

ＷＲＲＡＭは、波形データメモリｌ　（１９０４）内の
レジスタＲ（ＷＤＩ）、波形デー、タメモリｌ　（１９
０５）内のレジスタＲ，（ＷＤＩ）、係数データメモリ
（１９０６）内のレジスタＲ（ＭＤ）、　　波形サンプ
ルナンバメモリ（１９０９）内のレジスタＲ （Ｗ’ＳＮ）、波形ナンバメモリ（１９１０）内のレジ
スタＲ（ＷＮＤ　）に格納しているデータを、それぞれ
のメモリ Ｍ（ＷＤＩ）、Ｍ（ＷＤｌｆ）、Ｍ（ＭＤ）、ｋ＋（Ｗ
ＳＮ）、Ｍ（ＷＮＤ）　　に書き込む賭金。

以上のように、データメモＩＪ（ＤＢＫ）に合成データ
（波」１＆データ、制紙データ）の先頭番地を格納する
ことにより、回路構成を複雑化することなく、データメ
モリ円のデータ内容操作だけで異なる波形データの選択
ができ、異なる楽音を容易に発生することができる。

さらに、複数組の制御データ（くす返し数指定データ）
を用意し、合成する場合には、所定の制御データを藏択
して使用するようにしているため、音階によって制御デ
ータを異なるように設定することができ、１オクターブ
内同−波形データを使用しても；楽音の立上り詩画や、
波形形状の変化時間を一定にすることかできる。

さらに、同一データベース上に波形データ、制御データ
と先頭番地とを格納し、時分Ｊｌ的に各種データを読み
取るようにしているので、データメモ！Ｊ　（ＤＢＫ）
の回路構成が商略化できるとともに、データメモリとＤ
ｌｉＰ　（８０８）とのインターフェース処理が簡略化
できる。

波形データプロセッサＷＤＰ　（８０７）の詳細な説明
第２０図は■’Ｄｒ　（８０７）の演算処理の流れ図で
ある。ＷＤＰ　（８０７）の演算処理として、４種類の
７ｉｉＪ算がある。

■波形内挿演算を行なって仮想波形サンプル１直ｆαＸ
ｉ、ｍ、ｎ）を求める。

■仮想波形サンプル値ｆ／′（ｘ＋、ｍ、ｎ）とエンベ
ロープデータＥＤとの乗算を行ない、エンベロープ付加
波形サンプル値／　（Ｘｉ、　ｍ、　ｎ、　ｑ、　ｒ　
）を求める。

■前回求めたエンベロープ相加波形サンプル値旧／　（
Ｘ　ｉ、　Ｉｌｌ、　ｎ、　ｑ＋　’　）と今回求めた
エンベロープ付加波形サンプル値新／”（Ｘｉ、　ｍ、
　ｎ、　ｑ、　ｒ　）との差分演算を行なって差分波形
サンプル値Ｄ／　（Ｘ＋、　ｍ、　ｎ、　ｑ、　ｒ　）
を求める。

（４＞エンベ占−プアータＥＤの更新を行なう。

次ニ、エンベロープデータＥＤとエンヘローフ付加万ン
五について説明する。

エンベロープデータＥＤは２０ヒツトで構成されている
。上位４ビツトを１＜ＤＵ（Ｑ）、下位１６ビツトをＥ
ＤＬ（、Ｒ）とする。

エン−へローブデータＥＤＯ更ヤｉ方法は、新ＥＤ＝旧
Ｅｌ）＋ΔＦ：１）と−う７ｊＯ昇処理を行なって求め
る。

増分エンベロープデータ△ＥＤは、　ＣＰＵ　（６０８
）から入力レジスタ部（ｓａｇ）に供給されたサスティ
ンデータＤＳｔＪＳあるいは、ダンパーデータＤＤＭＰ
を使用する。サスティンデータ、ダンパーデータの選択
は、オルソ３ン型エンベロープ、ピアノ型エンベロープ
およびキーオン／オフ信号に基づいて使い分けを行なう
。

エンベローブイ」加波形サンプル値を求める演算式を次
式に示す。

ｔａｘｉ、。、。）　・・・・・・・・・　（５）ｑ　
＝　９．、１　、２　、・・・、Ｑ−１（Ｑ＝２’、）
ｒ＝０　、１　、２、−、Ｒ−１（Ｒ＝２”　）エンベ
ロープデータＥＤを単調増加すなわち、新ＥＤ＝旧ＥＤ
＋△ＥＤ（一定）とし、（５）式を火打することにより
、指数特性の減衰（立下り）エンベロープが付加できる
。また、単詭識少、すなわち新ＥＤ＝旧ＥＤ−△ＥＤ（
−Ｅ＞とすることにより、指数特性の立上り（アタック
）エンベロープを付加することができる。このような処
理を行なうことで、指数特性のエンベロープを発生せず
に、演算だけで求められ、エンベロープデータＥＤの生
成が簡単な構成で冥現できる。

第２１図はＷＤＰ（８０７）の−具体例を示す構成図で
ある。図中（２１０１）は波形データゲートｌ　、　（
２１０２）は波形データゲートＱ　ｂ’　（２１０８）
はエンベロープデータＥＤの増分値を発生するエンベロ
ープ増分発生部（△ＥＤ発生部）、（２１０４）は旧波
形サンプル１１［Ｉ　／′（Ｘｉ、　ｍ、　ｎ、　ｑ、
　−）を記憶している旧波形データメモリ１都、（２１
０５）はエンベロープデータＥＤを記憶しておくエンベ
ロープデータメモリ部（ＥＤメモリ部）　（２１０６）
は乗算部、　（２１０７）は（５）式に示した１／２ｑ
あるいは１／２ｑ＋１の演算を行なうシフタ部、（２１
０８）はフルアダー、ラッチやキャリーフラグレジスタ
などで構成している演算部、（２１０９）は差分波形サ
ンプル値１）４Ｘｔ、　ｍ、　ｎ、　ｑ、　ｒ）を格納
するアウトプットバッファレジスタ（ＯＢＲ’）、（２
１１０）はアナログバッファメモリ部（８１２）内のア
ナログスイッチ（１１０８）〜（１１０７）　（コンデ
ンサ０１〜Ｃ８に電荷を蓄えるためのスイッチ）（第１
１図）のオン／オフを制御する青き込みパルス発生部、
　（２１１１）は演算部（２ｔｏｓ）内のラッチＡＬに
データを供給するＷＡババス（２１１２）ば演算部（２
１０８）内のラッチＢＬ　にデータを供給するＷＢババ
ス（２１１８）は演翼部（２１０８）で行なった演算処
理結果を６ｕジスタに供給するＷＣバスである。

次に各部の構成内容について説明する。△ＥＤ発生部（
２１０Ｂ）　１よ増分データ△ＥＤとしてサスティンデ
ータＤＳＵＳとダンパーデータＤＤＭＰのどちらか一方
を選択する選択器と入力レジスタ部（８０３）から供給
されているキーオン／オフ信号Ｉ＜　Ｄ、オルガン型／
ピアノ型指定梱号ＯＰＳとダンパーオン／オフ信号ＤＭ
Ｐから辿択信号を生成する制御器と、信号ＫＤ、信号Ｏ
ＰＳ、信号ＤＩＶ・ＩＰとＤＲＰ　（８０８）内の増分
生成部（１９０８）から供給されている最終波形フラグ
信号ＷＥＦから仮想キーオン／オフ信号を生成し仮想キ
ー信号ＥＡＤＧを出力する仮想キー信号発生器とから構
成している。第１２衣に増分データ△ＥＤの選択山谷と
仮想キー信号ＥＡＤＧの発生状態を示す。

第７表に示した信号ＯＰＳが１０′、すなわちオルガン
型指定の場合、仮想キー信号ＥＡＤＧは、キーオン／オ
フ信号ＫＤのオン（４１′）、オフ（ゝ０′）状態と等
しくなる。

信号ＯＰＳが５１′、すなわちピアノ型指定の場合。

仮想キー信号ＥＡＤＧは下達の状態となる。

■信号Ｗ　Ｅ　Ｆが５０′の場合 （ａ）信号ＤＭＰ　（第７表に示したダンパオン／オフ
信号）が′０′の場合、仮想キー信号ＥＡＤＧは４オン
′状態となる。

（ｂ）信旬ＤＭＰがゞ１′の場合、仮想キー信号ＥＡＤ
Ｇは、キーオン／オフ信号ＫＤのオン、オフ状態と等し
くなる。

■信号ＷＥＦが′１′の場合 信号１）ＲＩＰ、キーオン／オフ信号ＫＤの状態に関係
なく、仮想キー信号ＥＡＤＧはオフ状態となる。

信号ＷＥＦか１１′となり最終波形データをくり返し用
いて、持続音の楽音を発生する場合、オルガン型指正で
あれば、オルガン型の楽音特性と等しくなり問題は調相
じない。

ピアノ型指定となると、楽音特性は減衰特性とする必要
があり、信号ＷＥＦ＝’ｌ’となり、最終波堰データを
くり返し用いて持続音を発生しても。

仮；ｔ、１ギ一信号ＥＡＤＧをオフ状態と。して、減衰
エンベロープ特性を付加して強制的に楽音特性を減衰特
性とする。

旧波形データメモリ部（２１０４）は、演算部（２１０
８）の演算結果をシーケンサ（８０２）から供給されて
いる信号ＷＲＯＷＤによって一時格納しておくレジスタ
Ｒ（ＯＷＤ）と、８チャネル分のエンベロープ付ノ〕ロ
波う１ラサンプル値／　（Ｘ　ｉ、　ｍ、ｎ、　ｑｌ　
’　）を記憶する１６ビツト×８語のメモリＭ（ＯＷＤ
）と、メモリΔ１（ＯＷＤ）の出力データを信号ＲＤ　
ＯＷ　ＤによってＷＢババス供給するゲートとで構成し
ている。通常メモ゛すＭ（ＯＷＤ）は読み出し状態とな
っており、　シーケンサ（８０２）から供〆合されてい
るチャネルコードＣＨＣに基づいたアドレスのエンベロ
ープ付加波形サンプル１＋Ｍを上述のゲートに供給して
いる。そして、信号ＷＲＲＡＭによってメモリΔ１（Ｏ
ＷＤ）は渋き込み状態となり、レジスタＲ（ＯＷＤ）に
格納してい。データがメモリＭ（ＯＷＤ）に１き込まれ
る。

ＥＤメモリ部（２１０４）は、演算部（２１０８）の演
算結果を信号ＷＲＥＤＬ　、　ＷｉｌＤｔｌによってそ
れぞｎ一時格納するレジスタＲ’（ＥＤＬ）、Ｒ（ＥＤ
Ｕ）と、８チャネル分のエンベロープデータＥＤを記憶
するメモリーｖ１（ＥＤＬ）　、　Ｍ　（ＥＤｔＪ）と
、メモリＭ（ＥＤＬ）の出力データを信号ＲＤＥＤＬに
よってＷＢババス供給す第　　　１２　　表 るゲートＬと、メモリＭ（Ｅｌ）ｔＪ）の出力データを
信号ＲＤＥＤＵによってＷＢババス供給するゲートＵと
で構成している。メモリＭ（ＥＤＬ）は１６ビツト×８
語、メモリＭ（ＥＤＵ）は４ビット×８語である。通常
メモリＭ　（ＥＤ−Ｌ　）　、　ｈｉ　（ＥＤＵ　）は
貌み出し状態となっており、チャネルコードＣＨＣに基
づい、たアドレスのエンベロープデータＥＤが読み出さ
れ、上述のケートＬ、ゲートＵにそれぞれ供給されろ。

また、信号ＥＤＵは乗算部（２１（１６）に、信号ＥＤ
Ｌはシフタ部（２１０７）に供給さｉ］７ている。

そして、信号ＷＲＲＡＭによってメモ９Ｂ、４（ＥＤＬ
）、Ｍ（ＥＤＵ）は書き込み状態となり、レジスタＲ（
ＥＤＬ）、Ｒ（ＥＤＵ）に格納しているデータがメモリ
Ｎ１（ＥＤＬ）、Ｍ（ＥＤＵ）に書き込まれる。

乗算部（２１０６）は、波形データを信４ＷＲＭＬＰに
よって一時格納するレジスタＲ（ＭＬＰｌ）と、信号５
ＥＬＷＥ＝’Ｏ’の時１）ＲＰ　（８（１８）から供紀
されている係数データＭＬＰを一時Ｓ納し、信号ＳＥＬ
〜ｖＥ−５°１′の時ＥＤメモリ部（２１０５）から供
給されているエンベロープデータＥＤＬを一時格納する
レジスタＲ（ＭＬＰ２）と、レジスタＲ（ＭＬＰｌ）に
格納しているデータを被乗数（２つの補数表現）として
レジスタＲ，（ｔ、（ＬＰ２）に格納しているデータを
乗数（絶対値表現）とする１６ビツト×１６ビツト＝８
２　　ビットの乗算器と、信号ＲＤＭＬＰによって粱獅
゛器の求シ、結果上位１６ピツトをＷＢババス供給する
ゲートとで構成している。

シフタ部（２１０７）は、演算部（２１０８）の演算結
果を信号ＷＲ３ＦＴによって一時格納するレジスタＲ（
ＳＦＴ）と、レジスタＲ（ＳＦＴ）に格納したデータを
ＥＤメモリ部（２１０５）から供給されているエンベロ
ープデータＥＤＵに橘づいてシフト繰作と、シフタの出
力データを信号ＷＲ８ＦＡによって一時格納するレジス
タＲ（ＳＦＡ）と、信号ＲＤＳＦＡによってレジスタＲ
＜５ＦＡ）に格納したデータをＷＡババス供給するゲー
トＡと、信号ＲＤＳＦＢによってシフタのデータを直接
ＷＢババス供給するゲートＢとで構成している。

第２４図は演算部（２１０８）の−具体例を示す構成図
である。（２４０１）はＷＡババスのデータを信号ＩＮ
Ｖによって反転する反転ゲート、（２４０２）は反転ゲ
ート（２４０１）の出力データを信号φ２の立下りエッ
ヂで一時格納するラッチＡＬで、信号ＷＣＲＡＬによっ
て格納状態が（００００）　＋６になる、すなわちリセ
ットされる。（２４０Ｂ）はＷＢババスヒのデータを信
号φ２の立下りエラ、ヂで一時格納するラッチＢＬ、（
２４０４）はキャリ入力、キャリ出力を有する１６　ビ
ット加算器（Ｆ”Ａ　）、（２４０５）はＦＡ（２４０
４）のキャリ出力を信号ＷＲＥＤＬによって記憶し、イ
ニ号ＲＤＥＤＬによってリセットするキャリフラグレジ
スタＥＣＦ（２４０６）はＡＮＤゲート、　　（２４０
７）はＯＲケート、（２４０８）は信号ＷＴＣＡによっ
てＦＡ　（２４０４）の出力データをＷＡババス供給す
るゲートＡ、（２４０９）はＷＣバスにデータ（ＦＦＦ
Ｆ）＋ｇを供給するゲートＢ、（２４１０）はＷＣバス
にＷＢババス上データを供給するゲートＣ，（２４１１
）はＦＡ　（２４０４）の出力データをＷＣパスに供給
するゲートＤ、（２４１２）はデータ（ＯＯ００）　１
ｇをｗｃババス供給するゲートＥ　、（２４１８）は信
号Ｔ’ＢＣ，信号ＷＲ，ＥＤＵ、信号ＷＲＥＤＬ、信号
ＥＡＤＧおよびＦＡ　（２４０４）の出力信号（ビット
位置４）に基づいてゲートＢ　（２４０９）〜ゲートＥ
　（２４１２）のいずれか１つを選択するゲート選択器
である。

ケートａ択器（２４１８）で選択するゲートについて説
明する。シーケンサ（８０２）から供給されている信号
Ｔ　Ｂ　ＣによつでゲートＣ（２４１０）か選択され、
ＷＣバスにはにＢバス上のデータか供給される。

△ＥＤ発生部（２１０８）から供給されている仮想キー
信号ＥＡＤＧがオン状態であると、信号Ｗ　ＲＥ　Ｄ　
Ｌあるいは信号ＷＲＥＤＬｉによってゲートＥ（２４１
２）が選択され、ＷＣバス上にはデータ（ＯＯＯＯ）　
＋ｉが供給される。すなわち、エンベロープデータＥＤ
Ｕ、　ＥＤＬをともに（００００）　＋６と設定するこ
とになる。この結果、エンベロープ付加波形サンプル値
／（Ｘｉ、。。

。、ｑ、ｒ）＝／會Ｘｉ、。１．。）となる。

また、ＦＡ　（２４０４）の出力信号（ビット位置４）
が′１′でかつ信号ＷＲＥＤＵが供給されるとゲートＢ
　（２４０９）が選択されｗｃババスデータ（ＦＦＦＦ
）ｎが供給される。すなわち、エンベロープデ！りＥＤ
Ｕを常時０”）＋ｓと設定することになる。

上述以外の状態では、ゲー）　Ｄ　（２４１１）が選択
され、ＦＡ　＜ｚ４ｏ４）の出力データがＷＣバスに供
給される。

なお、同波形データメモリ部（２１０５）、ＥＤメモリ
部（２１０６）に供給されている信号ＷＲＲＡＮは、Ｄ
ＲＰ　（８０８）で説明した信号ＷＲＲＡＭと同一のも
のである。

ＷＤＰ（８０７）もＤＲＰ　（８０８）、ＥＤＰ　（８
０６）と同（菓にシーケンサ（８０２）から供給される
制御ＣＥｉ８に基づいて上述する演算処理を行ない、Ｊ
：、述した■〜■の処理内容を実現する・ようになって
いる。

■仮想波形サンプル値／（Ｘｉ９ｍ、、）を求める。

信号ＲＤＷＤ　Ｉ　、　ＲＤＷＤ　Ｉ　　（命令ステッ
プ２に対応）によってＤＲＰ　（８０８）から供給され
ている波形サンプル値／（Ｘｉ、ｎ）と／　（Ｘｉ＋１
．　、　）をＷＡババスＷＢババス供給し、演算部（２
１０８）のラッチＡＬ、ＢＬに信号φ２立下りエッヂで
波形サンプル値を格納する。この時演算部（２１０８）
に加えられる信号ＩＮＶによってラッチＡＬに格納され
るデータは反転データ、すなわち／　（Ｘｔ、ｎ　）と
なる。

そして、ラッチＡＬ　（２４０２）、ラッチＢＬ（２４
０８）に格納されたデータを用いて演算部（２１０８）
で加算処理（／　（Ｘｔ、ｎ）＋／　（Ｘｔ十＋、　ｎ
）＋ｔ　）、すなわち（／’　（ｘ＋−１，ｎ）−／Ｃ
＜ｉ、　ｎ）　）が実行され、演算結果がＷＣバスに出
力され、信号Ｗ　ＲＭ　Ｌ　Ｐによって乗算部（２１０
６）内の被乗数レジスタＲ（ＭＬＰｌ）に信号φ２の立
上りエッチで瞥き込まれるとともに、ＤＲＰ（８０８）
から供給されている内挿係数（Ｎｍ＋ｎ）αが乗数レジ
スタＲ（ＭＬＰ２）に格納される。

そうすると、乗算部（２１０６）内で Ｃ，／　（Ｘｉ＋＋、　ｎ）−／　（Ｘｔ、　ｎ））Ｘ
　（Ｎｍ＋ｎ　）　ａの乗算が実行される。乗算結果は
命令ステップ４の終了までにＪＦニジい値になるものと
する。次に信号ＲＤＷＤＩによって矩形サンプル値／（
Ｘｉ、ｎ）をＷＡババス、信号ＲＤ　Ｍ　Ｌ　Ｐによっ
て乗算結果ヲＷＢバスに供給し、信号φ２の立下りエッ
ヂでラッチＡＬ、ＢＬにそれぞれのデータを格納する（
命令ステップ５に対応）。なお１乗算結果は乗算器の１
位１′６ビツトを利用しでいる。これは、　　１／２”
処理と等価なものである。

演算部（２，１０８）で加算処理を実行することにより
、（２）式で表わした仮想波形サンプル値／　（Ｘｉ、
　、１．　ｎ）が求められる。

■エンベロープ付力ロ波形すンプ痘ｆｔｉ　ｔ　（Ｌ、
　ｍ、ｙｌ。

ｑ＋’）を求める。

仮想波形サンプル値ｆ（Ｘｉ、−一）を、（ｉ−］ＷＲ
ＭＬ、Ｐ、信号ＷＲ８ＦＴ（命令ステップ６に対応）に
よって、乗算部（２１０６）内の被乗敞レジスタＲ（Δ
ＩＬＰＩ）とシフタ部（２１０７）内のレジスタＲ（Ｓ
ＥＴ）に信号φ２の立上りエッヂで格納する。また、Ｅ
Ｄメモリ部（２１０５）から乗算部（２１０６）に供給
しているエンベロープデータＥＤＬを信号５ＥＬＷＥ　
（命令ステップ６に対応）によって乗算部（２１０６）
内の乗数レジスタＲ（ＮＬＰ２）に格納し、乗算部Ｔｈ
ｅ（／（Ｘｉ、ｍ、ｎ）Ｘｒ）を実行する。

一万、シフタ部（２１０７）内のレジスタＲ（ＳＦＴ）
に格納した仮想波形サンプル値／（Ｘｉ、ｍ、、）をＥ
Ｄメモリ部（２１０５）からシフタ部（２１０７）に供
給されているエンベロープデータＥＤＵ（Ｑ）に基づい
て、シフト操作（／　（Ｘ　ｓ、　、ｎ、　ｎ）／　２
ｑ）を行な−Ａ、信号ＷＲ８ＦＢ（命令ステップ７ｉこ
対応）番こよって、シフタ部（２１０７）内の出力レジ
スタＲ（ＳＦＢ）Ｇこ格納する。

そして１乗算部（２１０６）で行なつｔコ乗算結果を。

（ｉ号ＴＢＣ，（Ｗ号＼ＶＲ８ＦＴ　（命令ステ・ツブ
８？こ対応）によってシフタ部（２１０７）内のレジス
タＲ（ＳＦＴ）に格納し、エンベロープデータＥＤｔＪ
（Ｑ）ｆこ卆づ（、′またシフト操作を行なう。

信号ＲＤ’ＳＦＡ、　ＲＩ）ＳＦＢ（命令ステ゛ツブ９
１こ対応）によって、シフタｆａｌｌ（（２１０７）内
のＩｇ力レジスタ　Ｒ（ＳＦＢ　）に格納しであるデー
タ（／　（Ｘ　ｉ、　ｍ、　ｎ）／２ｑ）を演算部（２
１０８）内のう゛ソチＢＬｉこ、シフタ部（２１０７）
を信号ＩＮＶによって論理反転し、演算部（２１０Ｂ）
内のラッチＡＬ、にそれギれ格納する。

そして、演Ｈ部（２１０８）で加算処理を実行すること
により、エンベロープ付加波形サンプルイ直／”（Ｘｌ
１ｍ、　ｎ、　ｑ、　ｒ　）が求められる。

■差分波形サンプル値り／　（Ｘｉ、　ｍ、　ｎ、　ｑ
、　ｒ）を求める。

エンベロープ付加波形サンプル値ｆ　（Ｘｉ、ａ＋、ｎ
、ｑ、ｒ）を信号〜ＶＲＯＷＤによって同波形メモ・り
部（２１０４）内のレジスタＲ（ＯＷｉ））に格納する
とともに、　信号ＴＣＡニよッテ、ＦＡ　（２４０４）
　（７）出力データをＷＡババス供給し、信号ＩＮＶに
よって論理反転を行ない、演算部（２１０８）内のラッ
チＡＬに格納する。また、信号ＲＤ　ＯＷ　Ｄによって
、旧エンベロープ付加波形サンプル値を同波形メモリ部
（２１０４）から読み出し、演算部（２１０８）内のラ
ッチＢＬに格納する。

そして、演算部（２１０８）で加算処理を実行すること
により、差分波形サンプルＩＩＩ！Ｄ　ｆ”（Ｘｉ、　
ｔｎ、　ａ、ｑ、　ｘ）が求められ、信号ＷＯＢＲによ
って０Ｂｋ（２１０９）内のレジスタＲ（ＯＢＲ）に差
分波形サンプル値を格納する。

■エンベロープデータＥＤの更新。

信号ＲＤＥＤＬ％ＲＤ△ＥＤ（命令ステップ３に対応）
によって、ＥＤメモリ部（２１０５）からエンベロープ
データＥＤが、△ＥＩ７発生部（２１０Ｂ）から増分デ
ータ△ＥＤ−がＷＡババスＷＢババスそれぞれ読み出さ
れ、信号φ２の立下りエッチで演算部（２１０ｇ）内の
う・ンチＡＬとＢＬにそれぞれ格納される。

そして、ＪＪｕ算処理（ＥＤＬ＋△ＥＤ）を演算部（２
１０８）で実行し、Ｗ［エンベロープデータＥＤを求め
、信号ＷＲＥＤＬ　（６ＦＪ令ステツプ４に対応）によ
って、ＥＤメモリ部（２１０５）内のレジスタＲ（ＥＤ
Ｌ）に新エンベロープデータＥｌ）を格納するとともに
、演算部（２１０８）内の加算器ＦＡ　（２４０４）の
キャリー出力を演算部（２１０８）内のフラグレジスタ
ＥＣＦ　（２４０５）に格納する。

４６号ＲＤＬ！、ＤｔＪ（命令ステップ３に対応）によ
って、エンベロープデータＥＤｖが読み出され、演算部
（２１０８）で、レジスタＥＣＦ　（２４０５）の内容
とエンベロープデータＥＤｔＪとの加算処理を実行して
、新エンヘロープデータＥＤｔＪを求める。求めたエン
ベロープＥＤＵを信号ＷＲＥＤＵによって、ＥＤメモリ
部（２１０５）内のレジスタＲ（ＥＤＵ　）に格納する
。

そして、ＤＲＰ　（８０Ｂ）と同様に、信号ＷＲＲＡＭ
によってレジスタＲ（ＥＩ＞Ｌ）　、　Ｒ（ＥＤｔＪ　
）、Ｒ（ＯＷＤ）に格納している各種データをチャネル
コードＣＨＣで指定されたそれぞれのメモリ領域にデー
タ転送を行なう。

アナログバッファメモリ部（８１２）　、ＤＡＣ（８１
１）にデータを供給するタイミングについて説明する。

信号ＣＲＤ’ＡＳ　（命令ステップ９に対応）によって
、宿き込みパルス発生部（２ｔ　１０　）で発注してい
る書き込みパルスをリセットする。そして、信号ＷＲＯ
ＢＲ（命令ステップ１１に対応）によって、ＯＢＲ（２
１０９）内ルシスタＲＣＯ’ＢＲ）　ニ差分波形サンプ
ル値Ｄ／　（Ｘｉ、ｍ、　ｎ、　ｑｔ　ｒ）を格納し、
ＤＡＣ（８１１）に供給してディジタル信号をアナログ
信号に変換しアナログバッファメモリ部（８１２）に供
給するとともに、書き込みパルス発生部（２１１Ｏ）で
チャネルコードＣＨＣで指定されたチャネルに対応する
誓き込みパルスをセットし、アナログバッファメモリ部
（８１２）内のアナログスイッチＡＷ１〜ＡＷ３　に供
給する。この時、信号ＣＬＲＦが′０′（計算要求を行
なっていない場合）の場合は、書き込みパルスをセット
しないようにする。

第１３表にＷＤＰ　（ｓｏ７）の演算シーケンスを示す
。

第１３表に示す命令ステップを順次実行することにより
、１述で説明した処理が実現する。

第１８衣に示した制御信号について説明する。

上述する信号はシーケンサ（８０２）から供給される。

ＲＬ）ＷＤＩは、ＤＲＰ　（８０８）から供給されてい
る波形データＷＤＩをＷＡババス供給す る命令。

ＲＤＷＤＩＩは、Ｉ）ＲＰ　（ｓｏｓ）から供給されて
いる波）１つデータＷＤＩＩをＷＢババス供給する命令
。

ＲＤ△ＥＤは、△ＥＤ発生耶（２１０３）内で選択され
たサスティンデータＤＳＬＩＳあるい はダンパデータＤＤＭＰを増分デー タ△ＥＤとしてＷＡババス供給する 命令。

ＲＤＳＦＡは、シフタ部（２１０７）内のシフタの出力
データをＷＡババス供給する命令。

ＲＤＥＤＬは、ＥＤメモリ部（２１０５）内のメモリＭ
（ＥＤＬ）から読み出されているエ ンベロープデータＥ　Ｄ　Ｉ？’をＷＢババス供給する
命令。

Ｒ１）ん１Ｉ−Ｐは、乗算部（２１０６）内の乗算器の
出力データ（上位１６ビツト）をＷＢババ ス供給する命令。

ＲＤＥＤＵ　ハ、ＥＤメモｌｊ部（２１０５）内ツメモ
リＭ（ＥＤＵ）から読み出されているエ ンベロープデータＥＤＵをＷＢババ ス供給する命令。

ＲＤＳＦＢ　ｉ、ｔ　、　シフタ部（２１０？）内ルシ
スタＲ（ＳＦＢ）に格納しているデータ （ｆ”（Ｘ　ｉ、　Ｉｌｌ、　ｎ　）／　２”　）をＷ
Ｂババス供給する命令。

ＲＩ）ＯＷＤ　ハ、同波形メモリｍ５（ｚ１ｏ４）内ツ
メモリＭ　（ＯＷＤ　）から読み出されているエンへｏ
　−フ付加波形サンプル値 をＷＢババス供給する命令。

ＷＲＭＬＰ　Ｌｔ、ｗｃバス上ノテデーを乗算部（２１
０６）内の被乗数レジスタＲ（ＭＬＰｌ）に 格納する命令。

ＷＲＥＤＬは、ＷＣバス上のデータをＥＤ　メモリ部（
２１０５）内のレジスタＲ（ＥＤＬ）に格納する命令。

ＷＲ５ＦＴは、ＷＣバス上のデータをシフタ部（２１０
７）内のレジスタＲ（ＳＦＴ）に格納する命令。

ＷＲＥＤＵは、ＷＣバス上のデータをＥＤメモリ部（２
１０５）内のレジスタＲ（ＥＤｔＪ）に格納する命令。

ＷＲＯＷＤは、ＷＣバス上のデータを旧波ノ１ンデータ
メモリ部（２１０４）内のレジスタ Ｒ（ＯＷＤ）に格納する命令。

ＷＲＯＢＲハ、ＷＣバス上のデータをＯＨＲ（２１０９
）内のレジスタＲ（ＯＷＲ）に格納す る命令。

ＩＮＶは、ＷＡババス上データの論理を反転し、反転し
たデータを演算部（２１０８）内のラッチＡＬ　（２４
０２）に供給する命令。

ＷＡＤＤ　ｌは、演算部（２１０８）内のＦＡ　（２４
０４）　にキャリ入力信号（＋１）を供給する 命令。

Ｗ　ＣＲＡ　Ｌは、演算部（２１０８）内のラッチＡＬ
（２４０２）をクリヤする命令。

５ＥＬＷＥは、乗算部（２１０６）内の乗数レジスタＲ
（λ４ＬＰ２）に格納するデータ選択命、紙択データは
、ＤＲＰ　（８０８）から供給されている係数データ（
Ｍｒ、Ｐ）　　　　・とＥＤメモリ部（２１０５）から
供給されているエンベロープデータＥＤＬ である。

Ｗ　ＲＳ　Ｆ　Ｂは、シフタ部（２１０７）内のシフタ
の出力データをシフタ部（２１０７）内のレジスタＲ（
ＳＦＢ）に格納する命令。

ＴＢＣは、ＷＢババス上データをＷＣバスに供給する命
令。

ＣＲＤＡＳは、書き込みパルス発生部（２１１０）から
アナログバッファメモリ部（８１２） に供給している多き込みパルスを リセットする命令。

ＴＣＡは、ぴ９部（２１０８）内のＦＡ　（２４０４）
の出力データをＷＡババス供給する命令。

なお、第１２表に示した、仮想キー（Ｐ号ＥＡＤＧがオ
ン状態時は、ル」坤゛部（２１０８）内のケート瀉択器
（２４１８）によってケートＥ　（２４１２）が選択さ
れ、エンベロープデータＥＤＬ、ＥＤＵはともにデータ
（００’００）＋ｇとなる。この結果、エンベロニブ付
加波形サンプル値／　（ＸｉｌｒｎｌｎｌＱｌ’）＝ｆ
（Ｘｉ、ｎｌ、ｎ）となる（ｑ＝０．ｒ＝０）。

そして、仮想キー信号ＥＡＤＧがオフ状１ルとなると、
エンベロープデータＥＤの更新処３Ｆｊ７（ＥＤ＝ＥＤ
＋△Ｉ！、Ｄ）が開始する。この結果、（５）式に示し
たエンベロープ付加波形サンプル値を求める演シ：処理
が行なわれ、減衰特性の楽音波形が得られる。

また、エンベロープデータＥｌ）の更新処理が進み、エ
ンベロープデータＥＤＵが（１１１１）２の状態となる
と、エンベロープデータＥＤｔＪの更新タイミングで演
算部（２１０Ｂ）内ＤゲートＢ　（２４０９）が選択さ
れ、エンベロープデータＥＤＵは常時（１１１１）！の
状態となる。この状態は、楽音波形の発音停止に相当す
る。

以上のように、波形内挿方法を（２）式に示したように
、仙正項を（＝１加した同種係数（Ｎｍ＋ｎ）α／ＨＮ
で￥現しているため、波形間のレベル差が大きくても不
用なノイズ成分の発生を防ぐことかできる。

さらに、成形形状の表化が少ない所では、データメモリ
部に格ｉ刊する汲カミａデータを少なくし、くり返し数
を大きくすることにより、データ圧縦が可Ｆヒとなる。

さらに、アナログ伯すにＫｍする変換部を、１つのｌ）
　Ａ　Ｃとアナログバッファメモリ部とで構成している
ので、ＤＡＣは１個だけでよく、チャネルことに独）：
２：に長年するから、２チヤネルの音を同時に哩らして
も、依子化ひずみによる混装調ひずみの発生がなくなる
。

さらに、波形の基本周波数に対してサンプリング周波数
を整数倍にしているので、発生する折り返し成分や、鍵
子化により生じるサンプル波成分をすべて、基本ＪＩ！
ａ波做゛の高寵波に一致させることかでき、したがって
にごりのない音をつくることができる。

次に、楽音発生部（６０７）円の各部の相互関係につい
て説明する。

まず、入力レジスタ部（ＳＯａ）について説明する。

入力レジスタ部（ＳＯａ）は、ＣＰＵ　（６０８）から
供給されたＩ１０ポートアドレスデータと楽音如生デー
タあるいはサスティンデータなとを一時格組するレジス
タＲ（ＡＤＤ）、Ｒ（ＤＡＴ　）と、　ＣＰＵ　（６０
８）から入力レジスタ部（８０８）に対して新データを
供給したことを指示する信号（ＣＰＵ　（６０８）から
供給されている信号１０ＲＱ−ＷＲを利用する）を記憶
するフラグレジスタ（レジスタＷＲＣＦで、指示する場
合は′１′となる）と、レジスタＲ（ＡＤＤ）に格納さ
れているアドレスを書き込みアドレス、シーケンサ（８
０２）から供給さγしるチャネルコードＣ７−を読み出
しアドレスとし、レジスタＲ（ＤＡＴ）に格納された楽
音発生データを記憶するレジスタファイル（８チャネル
分の楽酋発生データを記憶し、容量は８ビット×８語で
ある）と、レジスタＲ（ＡＤＤ）のアドレスチー夕に基
づいてサスティンデータ、タンパデータ、ビートデータ
や効果制御データを記憶する効果レジスタ部とで構成し
ている。

レジスタＲ（ＤＡＴ）に格納された新データをレジスタ
ファイルあるいは効果レジスタ部にデータ申ム送するタ
イミングは、レジスタＷＲＣＦが′１′の状態で、シー
ケンサ（８０２）から信号ＷＲＤＡＴが供水↑されると
、レジスタＲ（ＡＤＤ）に格納されたＩ１０ボートアド
レスに基づいた所定のアドレスにレジスタＲ（ＤＡ　Ｔ
）の格納データが転送される。

その体、レジスタ■″ＲＣＦをリセットする。

シーケンサ（８０２）から供給される信号ＷＲＤＡＴは
、レジスタファイルあるいは効果レジスタ部へのデータ
取り込み制御信号であり、第９表、第１１表、第１８表
に丙＜シた命令ステップ１のタイミングのたびに入力レ
ジスタ部（８０３）に供給される。

命令ステップ１のタイミングでレジスタファイルあるい
は効果レジスタ部に新データを取り込む地山は、ＦＤＰ
　（８０６）、ＷＤＰ　（８０７）やＤＲＰ（８０Ｂ）
の内部で各抽珈紳処理を実行中に楽音発生データや各種
効果データが変化すると正しい＠算処理が行なわれない
。そのため、演算処理を開始する命令ステップ１で取り
込んでいる。

相互関係の説明 チャネル１に対応する説明を行なう。なお、計算要求フ
ラグ信号ＣＣＲＦが発生し７ているものとする。

■シーケンサ（８０２）で発生しているチャネルコード
ＣＨＣかチャネル１のタイミングになると、入力レジス
タ５（ｓｏｓ）　Ｐ’ｂのレジスタファイルからチャネ
ル１に対応する楽音発圧データがＦＤＰ　（８０６’）
　、　ＷＤＰ　（８０７）　、　ＤＲＰ　（８０８）　
ニ供給される。

■そうすると、ＤＲＰ（８０，８）の詳和ｉな説明の所
で述べたように、ＤＲＰ（８０８）で楽音発生データ：
こ基づいて、ＤＢＫ　（６０６）から先頭番地、制碩１
データ、波形データ／（Ｘｉ、ｎ）と／　（Ｘｉ＋１　
、、）を読み取り、制御データに基づいて求めた係数デ
ータ（Ｎｍ＋ｎ）αとＤＢＫ　（６０６）から読み取っ
た波形データ／（Ｘｉ、、）と／　（Ｘｉ＋Ｉ　、ｎ）
　　とを命令ステップ１１のタイミングでＤＲＰ（ｓｏ
ａ）内のメモリＭ（Δ４Ｄ）、メモリＭ（ＷＤり、メモ
リＭい〜□Ｄｉｌ）に格納する。

■−万、ｗ　ｖ　Ｐ　（８０７）　テＬｔ　、命令ス−
ｙ　ツブ１〜１０のタイミングの１ｉ４１　、チャネル
コードＣＨＣに基づイーｃ　１）ＲＰ　（ｇｏｓ）　７
ノメモＩＪ　ｈ；（ＭＤ）、　、ｔ　−［−リＭ（ＷＤ
Ｉ）、メモリΔ１（ＷＤＩ）から読み出されて−いるイ
系砂データと波形デ゛−タ／（Ｘｉ、ｎＩ）と／　（Ｘ
ｉ＋　ｌ　、ｎ−、）を用いて、ＷＤＰ（８０７）の詳
肘（１な１況明の所で迂へたように、波形演算処理か行
４Ｃわれる。そして、命令ステップ１１　のタイミング
で、演算結果（差分成形サンプル＋＝　Ｄ／”（Ｘｔ、
ｍ、　ｎ−１，ｑ、　ｒ）かＷＤＰ（８０７）内のレジ
スタＲ（ＯＢＲ）に格納され、　ＤＡＣ（８１１）に供
給される。

１赴の■〜（ｊ、・の処理が、シーケンサ（８０２）か
ら発生しているチャネルコードＣＨＣのチャネル１にメ
］応する命令スラップ１〜１１の同一タイミング内で実
行される。

そして、再びチャネル１に対応するチャネルコ−ドＣＨ
Ｃがシーケンサ（８０２）から発生されると上述の処理
が行なわれる。

■上述の■の説明と同様に、チャネル１に対応する楽音
発生データが、　ＦＤＰ　’（８０６）、　Ｗ　Ｄ　Ｐ
（’８０？）、１）ＲＰ　（８０８）に供給される。

■上述の■の説明と同様に、ＤＲＰ（８０８）で、ＤＢ
Ｋ（６０６）内に格納している先頭番地、制御データ、
波形データ／（Ｘｉ、ｎ＋１）、　ｆ（Ｘｉ＋１．ｍ＋
ｎ）が読み込まれ、メモリＭ（ＭＤ）、メモリλ・１（
ＷＤ［）、メモリＭ（ＷＤ川）に格納される。

ただし、と述■で説明した内容と異なる点は、　ＤＢＫ
　（６０６）から読み取る制御データと波形データは、
上述■のタイミンク、すなわち前回のチャネル１の計算
タイミングで更新された波形ナンバｉ、波形サンプルナ
ンバｎに基づいたデータとなる。

■上述■と同様に、Ｄ、ＲＰＣ８０８）内のメモ’ＪＭ
（ＭＤ）、メ￥すＭ（ＷＤＩ）、メモリＭ（ＷＤＩ）か
ら耽み出されているデータに基づいて、波形演算処理が
行なわれる。

なお、今回の計算タイミングで波形演算処理に用いるデ
ータは、前回のチャネル１の計算タイミングでＤＲＰ（
８０８）内に読み込み処理を行なった係数データ、波形
データ／（Ｘｉ、ｎ）。

／　（Ｘｉ＋ｌ　、＋１）である。

以後、＃１算要求フラク信号ＣＬＲＦに基づいて、チャ
ネル１に対応する計算タイミングで、上述の処理がくり
返される。

上述の説明のように、ＤＲＰ　（８０８）で読み取った
データは、次回に発生する計算タイミング（ただし、計
算惨求フラグ信号Ｃ’ＬＲＦが発生している時）で、■
’１）Ｐ（８０７）で行なう１ジ形項算処理に利用され
る。

このように、試み出し、波形演算処理を、同一計算タイ
ミング内ですべて実行せず１時間的に処理タイミングを
分け、パイプライン的処理を行なうことにより、各部の
構成要素の動作スピードを低速化できる。

上述までの説明では、データメモＩＪ（ＤＢＫ）に格納
している波形データは、ＰＣＭデータの形で波　　′形
−周期を枚数分格納していたが、波形対称化、ＤＰＣＭ
化、ＡＤＰＣＭ化を行なった結果を波形データとしてＤ
ＢＫに格納し、ＤＲＰ（８０８）の内部で復元処理を行
なうことにより、波形データのデータ圧縮が可能である
。

発明の詳細 な説明したように、本発明の楽音発生装置は、少なくと
も２つ以北の楽音波形データとその楽音波形データを用
いて合成波形を発生する時に使用する制御データとを複
数組と、と記複数組のそ−れぞれの先頭番地とを記憶す
るデータメモリ部と、発音音階を決定するノートクロッ
ク発生部と、上記ノートクロック発生部の出刃信号に基
づいて上記データメモリに格納しである各種データを時
分割的に読み取るデータ読み出し部と、Ｌ記データ読み
出し部で読み出した各種データに基づいて合成波形サン
プルデータを求める波形計算部と、上記波形計算部のデ
ィジタル出力信号をアナログ信号に変換する変換部とを
具備し、楽音波形を発生するように構成したものであり
、楽音波形の形状が時間的に変化しｔコ自然楽器音に近
い楽音を発生することかできる。

さらに、同一データベース上に波形データ、制御データ
と先頭番地とを格納し、データ読み出し部で各種のデー
タをＷＩ８み取る場合に時分割的に読み取るようにして
いるので、データメモリ部とデータ読み出し部とのイン
ターフェース処理が簡略化できるとともに、ＩＭ］−デ
ータベース上に各種データを格納しているので、データ
メモリ部の回路構成も簡略化できる。

【図面の簡単な説明】

第１図〜第５図は本発明の動作説明図、第６図は本発明
の楽音発生装置を採用した電子楽器のブロック図、第７
図はＣＰＵ　（６０８）から楽音発生部（６Ｑ７）にデ
ータを供給する場合のタイムチャート図、第８図は楽音
発生部（６０７）の構成−１第９図はシーケンサ（８０
２）の−具体例のブロック図、第１０図はシーケンサ（
８０２）の動作タイムチャート図、第１１図はアナログ
バッファメモリ部（８１２）の−具体例の構成図、第１
２図は楽音発生部（６０７）の内部動作タイムチャート
図、第１８図はＦＤＰ（８０６）から比較レジスタ部（
８０５）に供給する周波数データの推移図、第１４図は
ＦＤＰ（８０６）の−具体例の構成図、第１５図はＦＤ
Ｐ（８０６）のデータ処理手順を示す処理流れ図、第１
６図は比較レジスタ部（８０５）の−具体例を示す＃Ｓ
構成図第１７囚は計算要求フラグ発生部（ｓｉｏ）の−
具体例を示す構成図、第１８図はＤＢＫ　（６０６）の
データ構成図、第１９図はＤＲＰ　（８０８）の−具体
例を示す構成図、第２０図はＷＤＰ　（８０７）の演嘗
処理の流れ図、第２１図はＷＤＰ・（８０，７）の−具
体例を示す構成図、第２２図はビブラート発生部（１４
０８）の−具体例を示す構成図、第２３図は演算部（１
９１８）の−具体例を示す構成図、第２４図は演算部（
２１０８）の−具体例を示す構成図である。 （６０１）・・・鍵盤部、（６０２）・・・操作部、（
６０８）・−・中央処理装置、（６０４）・・・ＲＡＭ
、（６０５）・・・ＲＯＭ、（６０６）・・・楽音合成
データＲＯＭ、（６０７）・・・　楽音発生部、（８０
１）・・・主発振器、（８０２）・・・シーケンサ、（
８０８）−・−人力レジスタ部、（８０４）・・−タイ
マー、（８０５）・・・比較レジスタ部、（８０６）・
・・周波数データプロセッサ、（８０７）・・・波形デ
ータプロセッサ、（８０８）・・・データリードプロセ
ッサ、（８０９）・・・読み出しパルス形成部、　（８
１０）・・・計葬要求フラグ発生部、（８１１）・・（
）ＡＣ、（８１２）・・・アナログバッファメモリ部、
　　（８１３）・・・栴分器 代理人　　森　本　　義　弘 第１５図 第１６図 Ｉｔ／２’

Claims (1)

【特許請求の範囲】
1. １、少なくとも２つ以上の楽音波形データとその楽音波
   形データを用いて合成波形を発生する時に使用する制御
   データとを複数組と、１記複数組のそれぞれの先頭番地
   とを同一データベース上に記憶するデ、−タメモリ部と
   、発音音階を決定すやノートクロック発生部と、上記ノ
   ートクロック発生部の出力信号に基づいて上記データメ
   モリに格納しである各種データを時分割的に読み取るデ
   ータ読み出し部と、上記データ読み出し部で読み出した
   各種データに基づいて合成波形サンプルデータを求める
   波形計算部と、上記波形計算部のディジタル出力信号を
   アナログ信号に変換する変換部とを具備し、楽音波形を
   発生するようにした楽音発生装置。